JP3194035B2 - 電子部品用パッケージの製造方法 - Google Patents
電子部品用パッケージの製造方法Info
- Publication number
- JP3194035B2 JP3194035B2 JP13735296A JP13735296A JP3194035B2 JP 3194035 B2 JP3194035 B2 JP 3194035B2 JP 13735296 A JP13735296 A JP 13735296A JP 13735296 A JP13735296 A JP 13735296A JP 3194035 B2 JP3194035 B2 JP 3194035B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- electronic component
- inner layer
- manufacturing
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、半導体チップ等の電子
部品を収容する電子部品用パッケージ、特に導通のため
のスルーホール内部をＴｇ値（ガラス変移点温度）１６
０℃以上の耐熱性樹脂ペーストで平滑に充填したことを
特徴とする電子部品用パッケージの製造方法に関する。
部品を収容する電子部品用パッケージ、特に導通のため
のスルーホール内部をＴｇ値（ガラス変移点温度）１６
０℃以上の耐熱性樹脂ペーストで平滑に充填したことを
特徴とする電子部品用パッケージの製造方法に関する。
【０００２】
【従来の技術】通常、導通のためのスルーホール内部を
樹脂等で充填した、半導体チップ等の電子部品を収容す
る電子部品用パッケージにおいて、表裏を貫通するスル
ーホール内部を樹脂等で充填する場合は、エポキシ系イ
ンク等の樹脂が用いられている。また、外層から任意の
内層までを接続するスルーホールを形成するためには、
ブラインドビアの製法が用いられている。また、キャビ
ティ部にサーマルビアを形成するためには、あらかじめ
穴明してスルーホールメッキを施した基材とキャビティ
部の窓明加工した基材を貼り合わせるか、またはサーマ
ルビア用のブラインドビアを形成した積層材のキャビテ
ィ部を削り出す製法が用いられている。
樹脂等で充填した、半導体チップ等の電子部品を収容す
る電子部品用パッケージにおいて、表裏を貫通するスル
ーホール内部を樹脂等で充填する場合は、エポキシ系イ
ンク等の樹脂が用いられている。また、外層から任意の
内層までを接続するスルーホールを形成するためには、
ブラインドビアの製法が用いられている。また、キャビ
ティ部にサーマルビアを形成するためには、あらかじめ
穴明してスルーホールメッキを施した基材とキャビティ
部の窓明加工した基材を貼り合わせるか、またはサーマ
ルビア用のブラインドビアを形成した積層材のキャビテ
ィ部を削り出す製法が用いられている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記パ
ッケージにおいては、表裏を貫通するスルーホールを充
填したエポキシ系インク等の樹脂は、乾燥固化する際に
凹みが生じて、スルーホールの直上または直下に部品用
パッドを設けるためには不向きである（図９）。また、
耐熱性を有しない樹脂を充填した場合は、ソルダーボー
ル等の部品を取り付けた後のリフロー等の加熱工程にお
いて、膨張してスルーホールよりはみ出し、部品取付部
位を破損する危険もある。また、外層から任意の内層ま
でを接続するブラインドビアを有する基板を製造するた
めには、まずブラインドビアを形成する層を積層して、
穴明後にスルーホールメッキを施し、さらに他の層と積
層した後に、表裏を貫通するスルーホール用の穴明して
スルーホールメッキを施す必要がある。したがって、多
くの工程を要するので高コストになってしまう。また、
キャビティ部にサーマルビアを有する基板を製造するた
めには、あらかじめサーマルビア用の穴明してスルーホ
ールメッキを施した基材とキャビティ部の窓明加工した
基材を貼り合わせる方法があるが、この場合はスルーホ
ール内部を密閉することは困難であり、キャビティ部へ
の湿度の浸入を防止することは難しい。また、サーマル
ビア用のブラインドビアを形成した積層材のキャビティ
部を削り出す方法の場合は、サーマルビア内部は積層時
のプリプレグによって密閉することができるのでキャビ
ティ部への湿度の浸入を防止することは可能であるが、
ブラインドビア形成のために多くの工程が必要であり高
コストになる。本発明はこのような問題点を鑑みてなさ
れ、導通のためのスルーホール内部をＴｇ値１６０℃以
上の耐熱性樹脂ペーストで平滑に充填し、表裏を貫通す
るスルーホールの直上および直下に部品用パッドを形成
することを可能とし、さらに内層削り出し技法を用い
て、外層から任意の内層まで接続するブラインドビアと
キヤビティ部に多数の密閉型サーマルビアを形成するこ
とによって、耐湿性等の信頼性に優れた、高多ピンの電
子部品用パッケージ（以下、パッケージという）を高生
産性のもとに低コストにて提供することを目的としてい
る。
ッケージにおいては、表裏を貫通するスルーホールを充
填したエポキシ系インク等の樹脂は、乾燥固化する際に
凹みが生じて、スルーホールの直上または直下に部品用
パッドを設けるためには不向きである（図９）。また、
耐熱性を有しない樹脂を充填した場合は、ソルダーボー
ル等の部品を取り付けた後のリフロー等の加熱工程にお
いて、膨張してスルーホールよりはみ出し、部品取付部
位を破損する危険もある。また、外層から任意の内層ま
でを接続するブラインドビアを有する基板を製造するた
めには、まずブラインドビアを形成する層を積層して、
穴明後にスルーホールメッキを施し、さらに他の層と積
層した後に、表裏を貫通するスルーホール用の穴明して
スルーホールメッキを施す必要がある。したがって、多
くの工程を要するので高コストになってしまう。また、
キャビティ部にサーマルビアを有する基板を製造するた
めには、あらかじめサーマルビア用の穴明してスルーホ
ールメッキを施した基材とキャビティ部の窓明加工した
基材を貼り合わせる方法があるが、この場合はスルーホ
ール内部を密閉することは困難であり、キャビティ部へ
の湿度の浸入を防止することは難しい。また、サーマル
ビア用のブラインドビアを形成した積層材のキャビティ
部を削り出す方法の場合は、サーマルビア内部は積層時
のプリプレグによって密閉することができるのでキャビ
ティ部への湿度の浸入を防止することは可能であるが、
ブラインドビア形成のために多くの工程が必要であり高
コストになる。本発明はこのような問題点を鑑みてなさ
れ、導通のためのスルーホール内部をＴｇ値１６０℃以
上の耐熱性樹脂ペーストで平滑に充填し、表裏を貫通す
るスルーホールの直上および直下に部品用パッドを形成
することを可能とし、さらに内層削り出し技法を用い
て、外層から任意の内層まで接続するブラインドビアと
キヤビティ部に多数の密閉型サーマルビアを形成するこ
とによって、耐湿性等の信頼性に優れた、高多ピンの電
子部品用パッケージ（以下、パッケージという）を高生
産性のもとに低コストにて提供することを目的としてい
る。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のパッケージは次の構成を備える。すなわ
ち、導通のためのスルーホール内部をＴｇ値１６０℃以
上の耐熱性樹脂ペーストで平滑に充填し、表裏を貫通す
るスルーホールの直上および直下に所要の部品用パッド
を形成し、さらに内層削り出し技法を用いて、外層から
任意の内層まで接続するブラインドビアとキャビティ部
に多数の密閉型サーマルビアを同時に形成することを特
徴とする。
めに、本発明のパッケージは次の構成を備える。すなわ
ち、導通のためのスルーホール内部をＴｇ値１６０℃以
上の耐熱性樹脂ペーストで平滑に充填し、表裏を貫通す
るスルーホールの直上および直下に所要の部品用パッド
を形成し、さらに内層削り出し技法を用いて、外層から
任意の内層まで接続するブラインドビアとキャビティ部
に多数の密閉型サーマルビアを同時に形成することを特
徴とする。
【０００５】
【作用】本発明によれば、導通のためのスルーホール内
部をＴｇ値１６０℃以上の耐熱性樹脂ペーストで平滑に
充填することにより、表裏を貫通するスルーホール、外
層から任意の内層までを接続するブラインドビア、キャ
ビティ部のサーマルビアの全てを同一工程で同時に穴明
してスルーホールメッキを施し、全てのスルーホール内
部を同一工程で同時に耐熱性樹脂ペーストで平滑に充填
できる。さらに内層削り出し技法を用いて、ブラインド
ビアとサーマルビアを同一工程で同時に形成するので、
密閉性に優れた貫通スルーホール、ブラインドビア、サ
ーマルビアを可能にして耐湿性等の信頼性向上を実現す
る。また、多くの工程を同時に実施して工程を大幅に省
略することが可能となり、生産性を向上して本発明が目
的とする電子部品用パッケージを低コストで提供するこ
とを可能とした。また、本発明は、通常の工法により形
成されるインナービア、サーフェイスブラインドビア等
と組み合わせて適用できることは勿論である。
部をＴｇ値１６０℃以上の耐熱性樹脂ペーストで平滑に
充填することにより、表裏を貫通するスルーホール、外
層から任意の内層までを接続するブラインドビア、キャ
ビティ部のサーマルビアの全てを同一工程で同時に穴明
してスルーホールメッキを施し、全てのスルーホール内
部を同一工程で同時に耐熱性樹脂ペーストで平滑に充填
できる。さらに内層削り出し技法を用いて、ブラインド
ビアとサーマルビアを同一工程で同時に形成するので、
密閉性に優れた貫通スルーホール、ブラインドビア、サ
ーマルビアを可能にして耐湿性等の信頼性向上を実現す
る。また、多くの工程を同時に実施して工程を大幅に省
略することが可能となり、生産性を向上して本発明が目
的とする電子部品用パッケージを低コストで提供するこ
とを可能とした。また、本発明は、通常の工法により形
成されるインナービア、サーフェイスブラインドビア等
と組み合わせて適用できることは勿論である。
【０００６】
【実施例】以下、本発明に係るパッケージ及びその製造
方法に関する好適な実施例について添付図面とともに説
明する。図では説明上、一部のみ示す。 図１は、積層した基板１０に穴明け加工を施して、
表裏を貫通するスルーホール、表層から任意の内層まで
接続するブラインドビア、キャビティ部のサーマルビア
用の所要のスルーホール形成用の穴２０を形成した状態
を示す。 図２は、スルーホールめっき３５により、穴の内壁
面にめっき層を施してスルーホール３０を形成すると共
に、銅箔１５表面にめっき層を形成した状態を示す。ス
ルーホールめっきは、無電解銅めっきを施した後、電解
銅めっきを施して行う。 図３は、スルーホール３０の内部にＴｇ値１６０℃
以上の耐熱性樹脂ペースト４０を充填し、乾燥固化した
後、その端面を研削して平坦化した状態を示す。 図４は、平坦化した耐熱性樹脂ペースト４０の表面
に、部品用パッドのためのめっき層５０を形成した状態
を示す。このめっき層５０は、基板１０の上面および下
面の表面にも形成される。このめっき層５０は無電解銅
めっきを施した後、電解銅めっきを施して行う。 図５は、エッチングを施し、基板１０の上面および
下面に、所要の部品用パッド７０および所要の回路を形
成した状態を示す。 図６は、内層削り出し技法を用いて、低面外層から
任意の内層まで接続するブラインドビア８０を形成した
状態である。図では第２層、第３層および第４層を接続
するブラインドビアを例示する。 図７は、図６の状態からさらに第３層のキャビティ
部を削り出すと共にサーマルビア８５を形成した状態を
示す。 図８は、ニッケル・金めっき７０を施した状態を示
す。その後、ワイヤー・ボンディング等を行って半導体
チップ等の電子部品を搭載後、ソルダー・ボール等の部
品を取り付けてパッケージ組み立てを完成する。
方法に関する好適な実施例について添付図面とともに説
明する。図では説明上、一部のみ示す。 図１は、積層した基板１０に穴明け加工を施して、
表裏を貫通するスルーホール、表層から任意の内層まで
接続するブラインドビア、キャビティ部のサーマルビア
用の所要のスルーホール形成用の穴２０を形成した状態
を示す。 図２は、スルーホールめっき３５により、穴の内壁
面にめっき層を施してスルーホール３０を形成すると共
に、銅箔１５表面にめっき層を形成した状態を示す。ス
ルーホールめっきは、無電解銅めっきを施した後、電解
銅めっきを施して行う。 図３は、スルーホール３０の内部にＴｇ値１６０℃
以上の耐熱性樹脂ペースト４０を充填し、乾燥固化した
後、その端面を研削して平坦化した状態を示す。 図４は、平坦化した耐熱性樹脂ペースト４０の表面
に、部品用パッドのためのめっき層５０を形成した状態
を示す。このめっき層５０は、基板１０の上面および下
面の表面にも形成される。このめっき層５０は無電解銅
めっきを施した後、電解銅めっきを施して行う。 図５は、エッチングを施し、基板１０の上面および
下面に、所要の部品用パッド７０および所要の回路を形
成した状態を示す。 図６は、内層削り出し技法を用いて、低面外層から
任意の内層まで接続するブラインドビア８０を形成した
状態である。図では第２層、第３層および第４層を接続
するブラインドビアを例示する。 図７は、図６の状態からさらに第３層のキャビティ
部を削り出すと共にサーマルビア８５を形成した状態を
示す。 図８は、ニッケル・金めっき７０を施した状態を示
す。その後、ワイヤー・ボンディング等を行って半導体
チップ等の電子部品を搭載後、ソルダー・ボール等の部
品を取り付けてパッケージ組み立てを完成する。
【０００７】
【発明の効果】本発明によれば、導通のためのスルーホ
ール内部を耐熱性樹脂ペーストで平滑に充填することに
より、表裏を貫通するスルーホール、外層から任意の内
層までを接続するブラインドビア、キャビティ部のサー
マルビアの全てを同一工程で同時に耐熱性樹脂ペースト
で平滑に充填するので、低コストで、密閉性に優れた耐
湿性等の信頼性向上を実現する。また、内層削り出し技
法を用いてブラインドビアとサーマルビアを同一工程で
同時に形成するほか、上記の如く従来必要とされた多く
の工程を省略することができるので、生産性を向上して
本発明が目的とする電子部品用パッケージを低コストで
提供することができる。本発明が、ＣＯＢ、ＬＣＣ、Ｂ
ＧＡ、ＭＣＭ等の基板に広く応用することができること
は勿論である。
ール内部を耐熱性樹脂ペーストで平滑に充填することに
より、表裏を貫通するスルーホール、外層から任意の内
層までを接続するブラインドビア、キャビティ部のサー
マルビアの全てを同一工程で同時に耐熱性樹脂ペースト
で平滑に充填するので、低コストで、密閉性に優れた耐
湿性等の信頼性向上を実現する。また、内層削り出し技
法を用いてブラインドビアとサーマルビアを同一工程で
同時に形成するほか、上記の如く従来必要とされた多く
の工程を省略することができるので、生産性を向上して
本発明が目的とする電子部品用パッケージを低コストで
提供することができる。本発明が、ＣＯＢ、ＬＣＣ、Ｂ
ＧＡ、ＭＣＭ等の基板に広く応用することができること
は勿論である。
【図１】基板にスルーホール形成用の穴を形成した状態
の断面図。
の断面図。
【図２】スルーホールめっきした状態の断面図。
【図３】スルーホールに樹脂ペーストを充填した状態の
断面図。
断面図。
【図４】樹脂表面および基板表面に部品用パッドのめっ
き層を形成した状態の断面図。
き層を形成した状態の断面図。
【図５】スルーホールの直上および直下に部品用パッド
を形成した状態の断面図。
を形成した状態の断面図。
【図６】内層削り出し技法によって、ブラインドビアを
形成した状態を示す断面図。
形成した状態を示す断面図。
【図７】内層削り出し技法によって、キャビティ部およ
びサーマルビアを形成した状態を示す断面図。
びサーマルビアを形成した状態を示す断面図。
【図８】ニッケル・金めっきを施した状態を示す断面
図。
図。
【図９】乾燥固化により凹みが生じた状態を示す断面
図。
図。
１０ 基板 １５ 銅箔 ２０ 穴 ３０ スルーホール ３５ スルーホールめっき ４０ 樹脂ペースト ５０ めっき層 ６０ 部品用パッド ７０ ニッケル・金めっき ８０ ブラインドビア ８５ サーマルビア ９０ 凹みが生じた樹脂
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H05K 3/46
Claims (3)
- 【請求項１】導通のためのスルーホール内部を樹脂等で
充填した、半導体チップ等の電子部品を収容する電子部
品用パッケージにおいて、 表裏を貫通するスルーホール内部に耐熱性樹脂ペースト
を充填し、その端面を研削して平坦化し、該スルーホー
ルの直上および直下に部品用パッドを形成したことを特
徴とする電子部品用パッケージの製造方法。 - 【請求項２】請求項１に記載の電子部品用パッケージに
おいて、内層削り出し技法を用いて外層から任意の内層
まで接続するブラインドビアを有する電子部品用パッケ
ージの製造方法。 - 【請求項３】請求項１または請求項２に記載の電子部品
用パッケージにおいて、半導体チップを搭載するキャビ
ティ部に、内層削り出し技法を用いて、多数の密閉型サ
ーマルビアを有する電子部品用パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13735296A JP3194035B2 (ja) | 1996-04-22 | 1996-04-22 | 電子部品用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13735296A JP3194035B2 (ja) | 1996-04-22 | 1996-04-22 | 電子部品用パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09289262A JPH09289262A (ja) | 1997-11-04 |
| JP3194035B2 true JP3194035B2 (ja) | 2001-07-30 |
Family
ID=15196654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13735296A Expired - Fee Related JP3194035B2 (ja) | 1996-04-22 | 1996-04-22 | 電子部品用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3194035B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4593831B2 (ja) * | 2001-06-04 | 2010-12-08 | 新日本無線株式会社 | チップサイズパッケージ |
| US6787896B1 (en) * | 2003-05-15 | 2004-09-07 | Skyworks Solutions, Inc. | Semiconductor die package with increased thermal conduction |
-
1996
- 1996-04-22 JP JP13735296A patent/JP3194035B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09289262A (ja) | 1997-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6594891B1 (en) | Process for forming multi-layer electronic structures | |
| US5357672A (en) | Method and system for fabricating IC packages from laminated boards and heat spreader | |
| JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
| EP1914803A1 (en) | Low profile ball grid array (BGA) package witth exposed die and method of making same | |
| JP2006520093A (ja) | 電子モジュールの製造方法 | |
| WO2000069239A1 (en) | Method for manufacturing a printed circuit board with integrated heat sink for semiconductor package | |
| JPH0258358A (ja) | 電子部品搭載用基板 | |
| EP1571706A1 (en) | Electronic device | |
| KR100271639B1 (ko) | 적층형 반도체패키지 및 그 제조방법 및 그 적층방법 | |
| JPH098175A (ja) | 多層プリント基板のボンディング用棚形成方法 | |
| US5966803A (en) | Ball grid array having no through holes or via interconnections | |
| JP3194035B2 (ja) | 電子部品用パッケージの製造方法 | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JP3101043B2 (ja) | プラスチックｉｃチップキャリア及びその製造方法 | |
| WO2008021797A1 (en) | Thermally enhanced bga package apparatus and method | |
| JP2001053194A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JP3373084B2 (ja) | 半導体パッケージ | |
| JP2784521B2 (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JP4373121B2 (ja) | 半導体装置の製造方法 | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| JP3151264B2 (ja) | ピングリッドアレー用多層基板の製造方法 | |
| JP2003060125A (ja) | 放熱型ｂｇａパッケージ及びその製造方法 | |
| JP2003060124A (ja) | 放熱型ｂｇａパッケージ及びその製造方法 | |
| JPH08139456A (ja) | 半導体搭載用多層配線板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |