TWI239615B - Semiconductor die package with increased thermal conduction - Google Patents

Semiconductor die package with increased thermal conduction Download PDF

Info

Publication number
TWI239615B
TWI239615B TW093110854A TW93110854A TWI239615B TW I239615 B TWI239615 B TW I239615B TW 093110854 A TW093110854 A TW 093110854A TW 93110854 A TW93110854 A TW 93110854A TW I239615 B TWI239615 B TW I239615B
Authority
TW
Taiwan
Prior art keywords
substrate
metal cover
layer
buried hole
metal
Prior art date
Application number
TW093110854A
Other languages
English (en)
Other versions
TW200501363A (en
Inventor
Sandra L Petty-Weeks
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of TW200501363A publication Critical patent/TW200501363A/zh
Application granted granted Critical
Publication of TWI239615B publication Critical patent/TWI239615B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1239615 (1) 玖、發明說明 【發明所屬之技術領域】 本發明主要與半導體領域有關，尤指，半導體晶粒封 裝領域。 【先前技術】 於半導體封裝中，安裝晶片於製造於基板表面上之晶 粒墊。於晶片安裝於基板上後，使用接合線電性連接位於 晶粒上之晶粒接合墊，至其對應基板接地墊以及基板上之 基板訊號墊。基板中的通孔提供基板晶粒墊與位於基板底 面之散熱器之間的連結。此連結同時可具有電性功能。通 孔亦提供基板訊號墊至位於基板底面上對應之基板訊號塊 之間的連結。 基板執行之一重要功能爲，在操作時散發晶粒產生的 熱能。希望爲多層基板，因爲其能允許增加之電路設計彈 性；但此亦可能增加熱導性所需之路徑，此減少封裝散熱 之能力。大體而言，藉由透過通孔連接基板晶粒墊至散熱 器，並經由散熱器至例如印刷電路板（PCB)，基板之基板 晶粒墊可提供晶粒之散熱導路徑。惟，由於習知基板之配 置，以及相關於習知基板之製程，透過半導體封裝之熱導 路徑非常受限。例如’於多層基板中之熱導性特別受限， 如四層基板。熱導性不足的結果爲，散熱非常受限，因此 ，使用此種封裝之半導體裝置可能遭受性能不良以及封裝 可靠性不足。再者，當使用砷化鎵（GaAs)晶片時，此問題 (2) , 1239615 t 更嚴重。相對於矽之熱導性（1 60 W/mK)，GaAs晶片具有 頗低之熱導性（45 W/mK)，因此，習知封裝熱導性不足對 於GaAs裝置而言造成更大問題。 是以，此技術中急需提供增加之熱導性的封裝結構與 方法。特別是，此技術中急需在多層基板中，提供增加之 熱導性的封裝結構與方法。 【發明內容】 · 本發明有關具有增加之熱導性之半導體晶粒封裝.。本 發明克服此技術中急需提供增加之熱導性的封裝結構，以 及，特別是具有多層基板之半導體晶粒封裝。 於範例實施例中，一種包括多層基板之結構，該基板 具有核心、上表面、以及下表面。位於基板上表面之基板 晶粒墊可接收晶粒，以及爲於基板下表面之散熱器。基板 晶粒墊以及散熱器亦可執行電性功能。該基板復包括於核 心內之至少一埋孔。該至少一埋孔位於第一金屬蓋下，以 d 及該第二金屬蓋位於該至少一埋孔下。於一實施例中，該 至少一埋孔之直徑約爲1 0 0-2 00微米，而該至少一埋孔長 度約爲1 0 0-2 00微米。於一特定實施例中，該至少一埋孔 鍍有金屬幹，其中例如，該金屬幹之厚度約爲15-50微米 〇 該第一金屬蓋熱耦合至基板晶粒墊，以及第二金屬蓋 γ 熱耦合至散熱器。於一特定實施例中，第一以及第二金屬 蓋包括銅。藉由此配置，該至少一埋孔提供基板晶粒墊以 : -5- 1239615 (3) 及散熱器之間的連結，因透過該至少一埋孔提供之較短熱 導性路徑，造成基板晶粒墊以及散熱器之間實質上增加的 熱導性，同時維持其餘基板區域上之多層結構。 依據一範例實施例，基板復包括第一中間金屬層以及 第二中間層。第一中間層位於並熱耦合至第一金屬蓋以及 該至少一埋孔之間，以及第二中間金屬層位於並熱耦合至 該至少一埋孔以及第二金屬蓋之間。該第一中間金屬層以 及第一金屬蓋視爲單一金屬層並在功能上與單一金屬層無 區分。同樣的，該第二中間金屬層以及第二金屬蓋視爲另 一單一金屬層並在功能上與另一單一金屬層無區分。 根據一實施例，本發明爲一種製造上述範例半導體晶 粒封裝結構。在熟悉該項技藝者閱讀下列詳細說明與所附 圖式，本發明之其他特徵與優點將更爲淸楚。 【實施方式】 本發明有關具有增加熱導性之半導體晶粒封裝。系列 說明包含有關本發明實施之特定資訊。熟悉該項技藝者將 了解到，本發明可以不同於本說明書所討論之方式所實施 。再者，爲不模糊本發明，並未說明本發明之某些特定細 節。本說明書中未特別說明之特定細節爲係在熟悉該項技 藝者之知識範圍內。 本說明書中的圖式以及所參照之詳細說明係僅有關本 發明之範例實施例。爲維持簡明，使用本發明之原理的發 明的其他實施例並未在此說明書中特別揭露，以及未在特 -6 - 1239615 (4) 別圖示於本圖式中。應注意到，爲能簡單說明，本圖式中 的各種元件與尺寸並非按比例繪製。 以比較方式說明本發明之特徵與優點，提供第1 A圖 中之習知半導體晶粒封裝結構1 00之簡單說明。第1 A圖顯 示包括晶粒126安裝於基板102之結構的剖面圖。基板102 具有基板晶粒墊1 04，製造於基板上表面，以及使用黏膠 1 2 8黏接晶粒1 2 6至基板晶粒墊1 〇4。於本範例中，基板爲 四層基板，包括金屬層104、106、108、以及110。第1A 圖中，基板晶粒墊104製造於金屬層1〇4中’散熱器110製 造於金屬層1 1 〇中。基板1 〇 2亦包括上介電質層1 1 2、核心 介電質層114，以及下介電質層116，其中，各層112、114 、以及Π 6包括，例如，樹脂介電質材料。核心介電質層 114之厚度140通常爲100-200微米（μηι) ’基板之厚度142通 常爲350-450微米。
晶粒1 2 6之上表面具有多個晶粒接合墊1 3 0。接合線 1 3 4用於電連接晶粒接合墊1 3 0至於基板1 〇 2上之基板接合 墊。於第1 Α圖中，接合線1 3 4連接晶粒接合墊1 3 0至基板 晶粒墊104上之區塊（land areas)132，其中，區塊132作爲 基板接地墊。通孔120a、120b、以及120c製造於基板102 上。如第1A圖中，各通孔120a、120b、以及120c包括已 鍍之穿透孔（PTH)，其中各通孔120a、120b、以及120c鍍 有金屬幹122，而金屬幹122之中心塡有樹脂124°第1B圖 顯示通孔1 2 0 a之上視圖’其中第1 A圖中之通孔1 2 0 a的剖 面圖係沿著線1 2 5。通孔1 2 0 b和1 2 0 c組態成與下述第1 B 1239615 (5) 圖之通孔12〇a類似。金屬幹122之厚度148典型約爲15-50 微米，以及由於下述某些限制，通孔直徑1 46典型約爲 2 00-2 5 0微米。 通孔120a、12 0b、以及120c提供基板晶粒墊104與散 熱器1 1 〇之間的連結。特別重要的爲從基板晶粒墊1 〇4至散 熱器1 1 0由通孔提供的熱導性。例如，熱路徑1 〇 3指出源自 晶粒126之一熱點的範例熱傳導路徑，透過結構基板1〇2傳 導以由散熱器1 1〇散熱。因爲結構1〇〇之特定配置以及製造 結構100之限制，從基板基模墊104透過結構100至散熱器 1 1 〇的熱傳導性並不非常有效率。 造成結構1 00無效率之熱傳導性的重要因素之一爲直 接對應至通孔120a、120b、以及120c長度之經由通孔 120a、120b、以及120c之熱傳導路徑長。通過通孔120a 、120b、以及120c之熱傳導路徑越長，結構更無法有效 率傳導從基板晶粒墊1 〇4而來至散熱器1 1 0的熱。如第1圖 所示，通孔120a、120b、以及120c從基板晶粒墊104延伸 至散熱器1 1〇。於此情況下，通過通孔120a、120b、以及 120c之熱傳導路徑大致對應基板102之厚度142 ’而對於 如結構100之多層結構而言，此熱傳導路徑特別長（約350-4 5 0微米），造成藉由結構100之熱傳導性不良。 經過基板102之通過通孔120a、〗2 Ob、以及120c之長 度的另一項不利的結果爲將限制係加諸於通孔1 20a、1 20b 、以及1 2 0 c之製造，其更進一步減低結構1 〇 〇之熱導效率 。例如，由於製造限制，通孔直徑1 46以及可置於基板晶 1239615 (6) 粒墊104下之通孔120a、120b、以及120c的數量嚴重的受 限。製造限制之一爲通孔外觀比’其係定義爲在電鍍前之 通孔長度與通孔直徑的比，並且特定通孔長度需要最小通 孔直徑146。因此，由於通孔120a、120b、以及〗2〇c頗爲 長之長度，各通孔120a、120b、以及120c需要大通孔直 徑146(通常約200-250微米）。大通孔直徑146造成可置於 基板晶粒墊104之下的通孔12〇a、120b、以及〗2〇c之數量 減少，特別係因爲對應相鄰通孔間距離之間距1 4 4係取決 於通孔直徑146。大通孔直徑146造成大間距144，限制了 可用於導熱電之位於晶粒1 2 6之下的通孔數量。此加諸於 基板晶粒墊104之下的通孔120a、120b、以及120c之數量 的限制，實際的限制了基板晶粒墊1 04與散熱器1 1 〇之間熱 傳導路徑的尺寸，造成藉由結構1 00更不有效率之熱導性 〇 第2圖顯示用以說明根據本發明之步驟的流程圖2 0 0， 該步驟係製造具有增加熱導性之封裝結構。已將對於熟悉 該項技藝者所知的某些細節以及特徵從流程圖200中省略 ，例如，一項步驟可包括一或多項次步驟，或有關特別的 裝備，其爲此技藝中已知者。雖然流程圖200指出的步驟 2 0 1至2 1 1足以說明本發明之一實施例，本發明之其他實施 例可使用與流程圖200中所示不同的步驟。 參照第3A、3B、3C、3D、以及3F，各結構301、303 、3 0 5、3 0 7、以及3 09分別說明執行第2圖流程圖200之步 驟20 1、2 03、2 0 5、2 07、與209的結果。例如，結構301顯 1239615 (7) 示執行步驟2 Ο 1的結果’結構3 Ο 3顯不執行步驟2 Ο 3的結果 ;以此類推。 首先參照第2圖與第3Α圖，由結構301顯示流程圖2〇〇 之步驟201的結果。第3Α圖顯示包括介電質層3 02之核心 3 1 4，如環氧樹脂以及玻璃’例如，包夾於金屬層3 60以及 3 6 2 之間。於步驟 201，將孔 3 64a、3 64b、3 64c、與 3 64d 鑽過核心314。核心314之厚度3 40約爲1 00-200微米。
繼續參照第2圖與第3B圖，由結構3 0 3顯示流程圖200 之步驟203的結果。步驟203包括電鍍孔3 64a、3 64b、3 64c 、與364d內表面，以形成通孔320a、320b、320c、以及 3 20d之通孔幹3 22。步驟203亦包括電鍍中間金屬層3 66與 3 6 8至核心3 1 4之上下表面。於本實施例中，中間金屬層 3 6 6與3 6 8之厚度3 7 0與3 72分別約爲10-50微米，若有需要 其可藉再處理而縮減。雖未顯示，中間金屬層3 66與3 68之 一或兩者皆可包括諸如電路或線跡之特徵，用於訊號走線 。部分核心3 1 4可藉由暫時電鍍遮罩或其他方式而保護不 受到電鍍。或者，亦在此步驟圖形化並電鍍中間金屬層 3 6 6與3 6 8上之電路，並在後續電鍍步驟中受到保護，例如 ，第2圖中的步驟205。再者，於步驟203，將樹脂3 24塡於 通孔3 20a、3 20b、3 20c、與3 20d中。於此應用中，通孔 3 2 0a、3 20b、320c、與320d亦稱爲“埋孔”。在後續製 程中，亦可電鍍覆蓋埋孔3 20a、3 2 0b、3 20c、與3 20d。 續參考第3 B圖，相較於第1 A圖之習知結構1 Ο Ο，於 結構3 0 3中的各埋孔3 20a、3 2 0b、320c、與3 20d長度大幅 -10- 1239615 (8) 縮短。於第3 B圖中，例如，各埋孔3 2 0 a、3 2 0 b、3 2 0 c、 與320d長度對應核心314厚度，且約爲100-200微米，而 於第1圖中，各通孔120a、120b、120c、與120d長度約爲 3 5 0 -4 5 0微米。此縮短的長度顯著的改善半導體封裝件之 散熱。各埋孔320a、3 20b、3 2 0c、與3 2 0d縮短的長度的 另一優點爲，於顯著的減少各埋孔3 2 0 a、3 2 0 b、3 2 0 c、與 320d長度的通孔直徑3 45的同時，能維持通孔電鍍之同樣 的外觀比。於一實施例中，通孔直徑3 4 5約爲1 0 0 - 2 0 0微米 。當減少通孔直徑3 4 5時，可增加爲於基板晶粒墊（於第3B 圖中尙未製造）下之埋孔320a、320b、320c、與320d的數 量，其有效改善通過基板3 Ο 2的散熱路徑。通孔幹3 2 2的厚 度3 4 7約爲1 5 - 5 0微米，而對應相鄰通孔中心之間距離的間 距344可顯著的減少。 繼續參考第2圖與第3C圖，由結構3 0 5顯示流程圖200 之步驟20 5的結果。步驟205包括電鍍覆蓋中間金屬層306 與3 0 8於結構3 0 3 (第3Β圖）之上下表面。中間金屬層3 06與 3 0 8包括譬如銅，並電鍍核心314之上表面以及中間金屬層 3 6 6 ;中間金屬層3 0 8亦可包括譬如銅，並電鍍核心3 1 4之 下表面以及中間金屬層3 6 8。於本實施例中，中間金屬層 3 06與3 0 8的厚度341與3 43分別爲10-35微米，若有需要其 可經再處理而減少。雖未顯示，中間金屬層3 0 6與3 0 8之一 或兩者皆可包括諸如電路或線跡之特徵，用於訊號走線。 步驟2 0 7復包括製造金屬蓋3 5 0與3 5 2分別於各中間金 屬層306與308之區域367上。基板302之區域367包括將於 1239615
稍後製造之晶粒黏接下方之面積。金屬蓋3 5 0與3 5 2包括諸 如銅之金屬，並可利用如臨時電鍍遮罩分別製造於中間金 屬層306與308上。舉例而言，金屬蓋350與352之厚度354 與3 5 6分別在約2 5 - 3 5微米範圍內。 金屬蓋3 5 0與3 5 2可更進一步細分爲兩種。第一種對應 至與在區域3 67中核心314介電質部分之上與之下的面積相 關的區域3 6 5上製造的金屬。第二種對應至與在通孔3 20a 、3 20b、3 20c、與3 20d之上與之下的面積相關的區域367 上製造的金屬。於第3 C圖中顯示的特定實施例，金屬蓋 350與352製造於區域365與369上，形成佔據區域367之連 續的蓋，雖然於其他實施例中，金屬蓋3 5 0與/或3 5 2可僅 製造於區域3 6 7中區域3 6 5與3 6 9其中之一。將於下較詳細 說明，金屬蓋3 5 0與3 5 2操作以在後續層壓步驟中取代介電 材料，並且亦分別在基板晶粒墊（尙未製造）與中間金屬層 3 06之間以及散熱器（尙未製造）與中間金屬層3 0 8之間形成 用於導電性與導熱性之金屬橋。 繼續參考第2圖與第3D以及3E圖，由第3D圖之操作 3 07a與3 0 7b說明流程圖200之步驟207的方法，而由第3E 途中之結構3 0 7顯示流程圖2 0 0之步驟2 0 7的結果。步驟2 0 7 包括分別在金屬蓋350與352以及中間金屬層306與308之暴 露區域374與376上層壓。於層壓操作307a中’以足夠壓 力將樹脂覆蓋箔3 5 8 a，包括銅箔3 60a與介電質362a ’如B 級樹脂，施加至金屬蓋3 5 0以及中間金屬層3 06之暴露區域 374上，使區域367中的金屬蓋350取代介電質362a，而使 1239615 (10) 銅箔3 6 0 a直接接觸金屬蓋3 5 0，如第3E圖所示的結果結構 3〇7。同樣的，於層壓操作3 0 7 b中，以足夠壓力將樹脂覆 蓋箔3 5 8 b，包括銅箔3 60b與介電質3 62b，如B級樹脂， 施加至金屬蓋3 5 2以及中間金屬層3 0 8之暴露區域3 7 6上， 使區域367中的金屬蓋352取代介電質362b，而使銅箔360b 直接接觸金屬蓋3 5 2，如第3 E圖所示的結果結構3 0 7。通 常，層壓操作3 07a與3 0 7b同時發生。其他介電質種類可 由銅箔層壓以得到同樣的結果。 於第3E圖中，結構3 07造成用於導熱與導電之包括金 屬蓋3 5 0之金屬橋形成於銅箔3 60a(銅箔3 60a之後形成於基 板晶粒墊中並稱爲“上金屬層” 3 60a)與中間金屬層3 06。 如下進一步之敘述，此配置偕同之較短和/或較大量之較 小直徑埋孔320a、320b、320c、與320d之製造，實質上 增加上金屬層3 60a以及下金屬層3 60b之間的導熱性。重 要地，於層壓期間，於基板3 02中製造金屬蓋3 5 0與3 5 2分 別取代介電質3 62a與3 62b，而非藉由鑽孔形成金屬蓋350 與3 5 2或從區域3 6 7挖掘出介電質3 6 2 a與3 62b，然後沉積 金屬於鑽出或控出的空間中。這技術能使用於製造基板 3 〇 2以及第3 F圖之相關已完成的結構3 0 9之製程有經濟效 應。舉例而言，介電質362a以及金屬蓋350之厚度366a通 常在約25至50微米之範圍內，而介電質362b以及金屬蓋 352之厚度366a亦通常在約25至50微米之範圍內。 繼續參考第2圖與第3 F圖’由結構3 0 9顯不流程圖2 0 0 之步驟209的結果。步驟209包括製造基板晶粒墊3 04於基 (11) 1239615 板302之上表面以及散熱器310於基板302之下表面。可藉 由例如遮罩與蝕刻第3F圖之結構3 09之上金屬層3 60a與下 金屬層360b，而製造基板晶粒墊304與散熱器310。亦可執 fT其他處理步驟以備製基板晶粒塾3 0 4用於接收晶粒，例 如表面淸潔和/或其他電鍍。雖爲了保持簡明而未顯示， 但基板訊號墊以及基板訊號島亦分別製造於基板3 02之上 與下表面。亦可執行其他製程，如製造電路與線跡於基板 晶粒墊區域外之基板3 02之上和/或下表面。 結構3 09提供從基板晶粒墊3 04到散熱器310顯著增加 的導熱性，用以散發由安裝於基板3 02上之晶粒（未顯示） 產生之熱。這些特別的特徵可參照第4圖中所示之根據本 發明一實施例的範例結構400而說明，其中基板402、基板 晶粒墊404、金屬蓋450、介電質462a、中間金屬層406、 核心414、埋孔420a、420b、420c、與420d、中間金屬層 408、金屬蓋452、介電質462b、以及散熱器410分別對應 於第3F圖之結構311中的基板3 02、基板晶粒墊3 04、金屬 蓋350、介電質362a、中間金屬層306、核心314、埋孔 320a、320b、320c、與320d、中間金屬層308、金屬蓋352 、介電質3 62b、以及散熱器310。爲簡明而爲顯示組成電 路之其他部分的基板4 0 2多層部分。 結構400可與封裝晶粒426—起使用。舉例而言，晶粒 426可爲用於如行動電話之無線裝置之GaAs功率放大器 晶粒。晶粒426藉由晶粒黏膠428連接至基板晶粒墊404。 於第4圖之特定實施例中，晶粒黏膠42 8熱連接與電連接晶 1239615 (12) 粒426至基板晶粒墊404。複數各晶粒黏接墊43 0係位於晶 粒426之上表面。晶粒黏接墊4 3 0以及基板黏接墊之間的電 性連接係藉由黏接線4 3 4所形成。例如，各黏接線4 3 4的一 端黏接至各自的晶粒黏接墊4 3 0，而各黏接線4 3 4的一端黏 接至基板晶粒墊404之各自的基板著陸墊43 2，提供接地連 結。雖爲了簡明而未於第4圖中顯示，但黏接線亦可用於 連接晶粒黏接墊至其對應的基板晶粒墊以提供訊號以及/ 或電源連結。 由於結構400之特定配置，可大幅改善從基板晶粒墊 404至散熱器410的熱導性。結構400之一顯著的特徵爲埋 孔420a、420b、420c、與420d之縮短的長度。例如，於 第4圖中埋孔420a、420b、420c、與420d之長度440約爲 100-200微米，而於第1圖中，埋孔120a、120b、120c、與 120d之長度大致對應基板102之厚度，其通常爲3 5 0-4 5 0 微米。因爲有較短的埋孔420a、420b、420c、與420d，通 過基板402之熱傳送可大幅改善。對多層基板而言亦可達 到增加的導熱性，如基板402，因爲此結構相較於第1圖所 示之習知的結構，縮短了導熱路徑。另外，金屬蓋45 0於 基板晶粒墊404(對應上金屬層）與中間金屬層4 06之間提供 金屬橋，而金屬蓋4 5 2於散熱器410(對應下金屬層）與中間 金屬層408之間提供金屬橋。因此，基板晶粒墊404、金屬 蓋450、以及中間金屬層406有效地作爲單一金屬層，大幅 改善基板晶粒墊404與中間金屬層406間的熱導性。同樣的 ，散熱器410、金屬蓋45 2、以及中間金屬層4 0 8有效地作 1239615 (13) 爲單一金屬層，大幅改善散熱器4 1 〇與中間金屬層4 Ο 8間的 熱導性。所以’熱路徑4 0 3實質上更有效的傳導從晶粒4 2 6 產生並經過基板402之熱，以由散熱器410散發。 另一項大幅增加從基板晶粒墊404與晶粒黏接墊43 0至 散熱器4 1 0的熱導性的特徵爲：可配置於基板晶粒墊下埋 孔數量的增加，這是因爲各埋孔420a、420b、420c、與 4 2 Od的通孔直徑445減少而造成。如上述，各埋孔420a、 420b、420c、與420d的通孔直徑445可因爲各埋孔420a、 420b、420c、與420d的長度440減少而減少。因此，可於 基板晶粒墊404下提供較多數量的埋孔420a、420b、420c 、與420d，用以於基板晶粒墊404與晶粒426至散熱器410 之間的導熱性與導電性。結果爲大幅增加經過基板402之 路徑，藉此更進一步改善透過基板402之熱導性效率。或 者，由於減少之外觀比，可保留埋孔直徑445不變，以及 額外金屬電鍍加至埋孔420a、420b、420c、與42 Od之幹 ，此亦大幅改善從封裝件出去之熱傳送。此結構400之改 善的熱導性效率可特別有優勢，若使用於GaAs晶粒，其 具有減低的熱導性，因此可由結構400所提供之增加的熱 導性而得到許多優勢。 根據本發明又一特徵，藉由於層壓程序期間分別取代 介電質462a與462b而製造金屬蓋45 0與4 5 2。如上述，此 技術避免昂貴且/或專門的製造成本。總體而言，結構4 1 1 以具經濟效益的方式提供增加的熱導，並對用於GaAs晶 粒與多層基板特別有益。 -16- 1239615 (14) 從上述本發明之範例說明，可實現各種技術用於實施 本發明之槪念，但均不背離本發明之範圍。再者，雖本發 明藉由參照至特定實施例來說明，熟悉該項技藝者可了解 能夠針對形式與細節作出改變但皆不背離本發明之精神與 範圍。例如，於一實施例中，可更改基板3 02與4 02中的金 屬層數量而仍不脫離本發明之精神與範圍。所說明之範例 實施例之全方面應視爲說明性而非限制性者。例如，於一 實施例中，第3 F圖之最後結構可藉由其他方式達成，如 使用限制的流體介電質，如 W . L . G 〇 r e M i c r ο 1 a m 6 0 0系列 之介電質，其可爲合成物，包含“ B級介電質樹脂”於惰 性矩陣中。可於層壓之前移除基板晶粒墊3 04與散熱器3 1 0 周圍的部分。應注意到習知的樹脂覆蓋箔以及預浸漬體（ 充滿B級樹脂的玻璃纖維）並不適用此目的。壓層前之步 驟（於第3A至3D圖中所示）應該爲類似者。再者，可不執 行一些如第2圖之步驟2 0 5的中間電鍍步驟而達成於第3 F 圖所示之最終結構。應了解本發明並不限於在此所述的特 定範例實施例，而能有許多不脫離本發明範圍之重配置、 改變、與代替。 因此，已說明一種具有增加的熱導性之半導體晶粒封 裝件。 【圖式簡單說明】 第1 A圖說明習知半導體晶粒封裝結構的剖面圖。 第1 B圖說明第1 A圖之結構中範例通孔的上視圖。 -17- 1239615 (15) 第2圖說明範例製程的流程圖，藉此製造本發明_實 施例。 第3 A圖說明剖面圖’包括根據本發明之〜實施例製 造的範例結構的一部分，以及對應第2圖流程圖$ ^ 步驟。 第3 B圖說明剖面圖，包括根據本發明之—實施例製 造的範例結構的一部分，以及對應第2圖流程圖之_製造 步驟。 弟3 C圖說明剖面圖’包括根據本發明之—實施例製 造的範例結構的一部分，以及對應第2圖流程圖之—製造 步驟。 第3 D圖說明剖面圖，包括根據本發明之一實施例製 造的範例結構的一部分，以及對應第2圖流程圖之一製造 步驟。 桌3 E圖I兌明剖面圖，包括根據本發明之一實施例製 造的範例結構的一部分，以及對應第2圖流程圖之一製造 步驟。 第3 F圖說明剖面圖，包括根據本發明之一實施例製 造的範例結構的一部分，以及對應第2圖流程圖之一製造 步驟。 第4圖說明根據本發明一實施例之範例結構的剖面圖 【主要元件符號說明】 -18- 1239615 1 00 (16) 結構 1 02 基板 103 熱路徑 104 基板晶粒墊（金屬層） 106、 108 金屬層 110 散熱器（金屬層） 112 上介電質層 114 核心介電質層 116 下介電質層 120a 、120b、 120c 通孔 122 金屬幹 124 樹脂 125 線 126 晶粒 128 黏膠 130 晶粒接合墊 132 區塊 134 接合線 140、 142 厚度 144 間距 146 直徑 148 厚度 200 流程圖 201、 203、 205、 207、 209
步驟 -19- 1239615 (17) 301、 303、 305、 307、 309、 400 結構 302 介電質層（基板） 3 04 基板晶粒墊 306 、 308 中間金屬層 3 0 7a 與 3 0 7b 操作 3 10 散熱器 3 14 核心 320a 、 320b 、 320c 、 3 20d 通孔（埋孔） 322 通孔幹 324 樹脂 340、 341、 343、 347 厚度 344 間距 345 直徑 350 、 352 金屬盖 358a 、 358b 樹脂覆蓋銅箔 360a 、 360b 銅范（上金屬層） 360 、 362 金屬層 362a 、 362b 介電質 364a 、 364b 、 364c 、 3 64d 孔 365 、 367 、 369 區域 366 、 368 中間金屬層 366a 、 366b 厚度 370 、 372 厚度 374 、 376 暴露區域 -20- 1239615 (18) 402 基 板 403 熱 路 徑 404 基 板 晶 中丄 Η 墊 4 10 散 熱 器 (金 420a 、420b 、 420c 、420d 426 晶 业丄 428 晶 业丄 黏 膠 430 晶 业丄 黏 接 墊 432 基 板 著 陸 墊 434 黏 接 線 440 長 度 450、 452 金 屬 蓋 462a 、462b 介 電 質 466 ' 468 中 間 金 屬 層 埋孔

Claims (1)

  1. (1) 1239615 拾、申請專利範圍 1 · 一種半導體晶粒封裝之結構，包含： 多層基板，具有核心、上表面、以及下表面； 基板晶粒墊，位於該基板之該上表面上；以及 散熱器，位於該基板之該下表面上，該基板進一步包 含第一金屬蓋、至少一埋孔、以及第二金屬蓋，該第一金 屬蓋位於該基板晶粒墊下並與之熱耦合，該至少一埋孔位 於該第一金屬蓋下並於該核心內，該第二金屬蓋位於該至 少一埋孔下，並熱耦合至該散熱器，該至少一埋孔於該基 板晶粒墊與該散熱器之間提供連結。 2.如申請專利範圍第1項之結構，其中該基板進一步 包含： 第一中間金屬層，位於該第一金屬蓋與該至少一埋孔 之間，並與該第一金屬蓋與該至少一埋孔熱耦合；以及 第二中間金屬層，位於該至少一埋孔與該第二金屬蓋 之間，並與該至少一埋孔與該第二金屬蓋熱耦合。 3 .如申請專利範圍第2項之結構，其中該基板進一步 包含： 第三層，位於該基板晶粒墊與該第一中間金屬層之間 ，該第一金屬蓋佔據該第三層之一部分；以及 第四層’位於該散熱器與該第二中間金屬層之間，該 第二金屬蓋佔據該第四層之一部分。 4 .如申請專利範圍第3項之結構，其中各該核心、該 第三層、以及該第四層之至少一部分進一步包含介電質。 -22- 1239615 (2) J ' r 5 ·如申請專利範圍第丨項之結構，其中該等第一與第 ‘ —*金屬盖包含銅。 6 ·如申請專利範圍第丨項之結構，其中該至少一埋孔 之直徑約爲100-200微米。 7 ·如申請專利範圍第！項之結構，其中該至少一埋孔 之長度約爲100-200微米。 8 ·如申請專利範圍第1項之結構，其中該至少一埋孔 之內表面電鍍有金屬幹。 φ 9 ·如申請專利範圍第8項之結構，其中該金屬幹的厚 度約爲1 5 - 5 0微米。 1 〇 . —種用於收納半導體晶粒之結構的製造方法，該 方法包含下列步驟： 製造具有核心、上表面、以及下表面之基板； 形成基板晶粒墊於該基板之該上表面； 形成散熱器於該基板之該下表面； 形成至少一埋孔於該基板之該核心； 0 形成第一金屬蓋，位於該基板晶粒墊下並與之熱耦合 ，該第一金屬蓋位於該至少一埋孔上；以及 形成第二金屬蓋，位於該至少一埋孔下，該至少一埋 孔於該基板晶粒墊與該散熱器之間提供連結。 1 1.如申請專利範圍第1 〇項之方法，進一步包含以包 含有第一樹脂覆蓋箔層之第一壓層材料，壓層該第一金屬 - 1C 蓋，藉此導致該第一樹脂覆蓋箔層直接接觸該第一金屬蓋 . -23- 1239615 (3) ' 1 2 ·如申請專利範圍第1丨項之方法，進一步包含以包 含有第二樹脂 覆蓋箱層之第二壓層材料，壓層該第二金屬蓋，藉此 導致該第二樹脂覆蓋箔層直接接觸該第二金屬蓋。 1 3 ·如申請專利範圍第1 0項之方法，進一步包含： 形成第一中間金屬層，位於該第一金屬蓋與該至少一 埋孔之間，並與該第一金屬蓋與該至少一埋孔熱耦合；以 及 鲁 形成第二中間金屬層，位於該至少一埋孔與該第二金 屬蓋之間，並與該至少一埋孔與該第二金屬蓋熱耦合。 i 4 ·如申請專利範圍第1 0項之方法，其中該等第一與 第二金屬蓋包含銅。 1 5 .如申請專利範圍第1 〇項之方法，進一步包含電鍍 金屬幹於該至少一埋孔之內表面。 16.—種半導體晶粒封裝之結構，包括： 多層基板，具有核心、上表面、以及下表面； φ 基板晶粒墊，位於該基板之該上表面上； 晶粒，藉由環氧化物安裝於該基板晶粒墊上； 散熱器，位於該基板之該下表面上’該基板進一步包 含第一金屬蓋、至少一埋孔、以及第二金屬蓋，該第一金 屬蓋位於該基板晶粒墊下並與之熱耦合’該至少一埋孔位 於該第一金屬蓋下並於該核心內’該第二金屬蓋位於該至 . 少一埋孔下，並熱耦合至該散熱器’該至少一埋孔於該基 * 板晶粒墊與該散熱器之間提供連結。 / -24- 1239615 (4) 1 7 .如申請專利範圍第1 6項之結構，其中該基板進一 步包含： 第一中間金屬層，位於該第一金屬蓋與該至少一埋孔 之間，並與第一金屬蓋與該至少一埋孔熱耦合；以及 第二中間金屬層，位於該至少一埋孔與該第二金屬蓋 之間，並與該至少一埋孔與該第二金屬蓋熱耦合。 1 8 .如申請專利範圍第1 7項之結構，其中該基板進一 步包含： 第三層，位於該基板晶粒墊與該第一中間金屬層之間 ，該第一金屬蓋佔據該第三層之一部分；以及 第四層，位於該散熱器與該第二中間金屬層之間，該 第二金屬蓋佔據該第四層之一部分。 1 9 .如申請專利範圍第1 8項之結構，其中各該核心、 該第三層、以及該第四層之至少一部分進一步包含介電質 〇 2 0.如申請專利範圍第16項之結構，其中該等第一與 第二金屬蓋包含銅。 -25-
TW093110854A 2003-05-15 2004-04-19 Semiconductor die package with increased thermal conduction TWI239615B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/438,968 US6787896B1 (en) 2003-05-15 2003-05-15 Semiconductor die package with increased thermal conduction

Publications (2)

Publication Number Publication Date
TW200501363A TW200501363A (en) 2005-01-01
TWI239615B true TWI239615B (en) 2005-09-11

Family

ID=32927436

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093110854A TWI239615B (en) 2003-05-15 2004-04-19 Semiconductor die package with increased thermal conduction

Country Status (6)

Country Link
US (1) US6787896B1 (zh)
JP (1) JP4570610B2 (zh)
KR (1) KR100778209B1 (zh)
CN (1) CN1791976A (zh)
TW (1) TWI239615B (zh)
WO (1) WO2004105127A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224059B2 (en) * 2003-10-21 2007-05-29 Intel Corporation Method and apparatus for thermo-electric cooling
US7250327B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism
JP2006024755A (ja) * 2004-07-08 2006-01-26 Fujitsu Ltd 回路基板
US20060044765A1 (en) * 2004-09-01 2006-03-02 Infowize Technologies Corporation Heat dissipation device
US20060186535A1 (en) * 2005-02-23 2006-08-24 Visteon Global Technologies, Inc. Semi-conductor die mount assembly
DE102005013762C5 (de) 2005-03-22 2012-12-20 Sew-Eurodrive Gmbh & Co. Kg Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters
US7718904B2 (en) * 2005-11-15 2010-05-18 Intel Corporation Enhancing shock resistance in semiconductor packages
US20080133688A1 (en) * 2006-10-05 2008-06-05 Holt John M Multiple computer system with dual mode redundancy architecture
US8021931B2 (en) * 2006-12-11 2011-09-20 Stats Chippac, Inc. Direct via wire bonding and method of assembling the same
US7561430B2 (en) * 2007-04-30 2009-07-14 Watlow Electric Manufacturing Company Heat management system for a power switching device
US8112884B2 (en) * 2007-10-08 2012-02-14 Honeywell International Inc. Method for providing an efficient thermal transfer through a printed circuit board
FR2972850B1 (fr) * 2011-03-17 2013-11-15 Valeo Sys Controle Moteur Sas Circuit électronique a double couche isolante et son procédé de fabrication
JP5788854B2 (ja) * 2012-11-15 2015-10-07 シライ電子工業株式会社 回路基板
US9123780B2 (en) 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
US9585240B2 (en) * 2013-10-24 2017-02-28 Qorvo Us, Inc. Advanced grounding scheme
JP6026391B2 (ja) * 2013-11-28 2016-11-16 京セラドキュメントソリューションズ株式会社 過電流防止装置
US9536808B1 (en) * 2015-06-16 2017-01-03 Macronix International Co., Ltd. Photo pattern method to increase via etching rate
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
US11758697B2 (en) 2019-09-26 2023-09-12 Ohio State Innovation Foundation Low inductance power module with vertical power loop structure and insulated baseplates
CN111863626B (zh) * 2020-06-28 2021-12-07 珠海越亚半导体股份有限公司 支撑框架结构及其制作方法
CN115954169A (zh) * 2023-01-12 2023-04-11 广东长虹电子有限公司 一种大功率贴片热敏电阻

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160289A (ja) * 1991-12-10 1993-06-25 Fujitsu Ltd 半導体チップの実装構造
KR0124788B1 (ko) * 1994-06-16 1997-11-26 황인길 반도체 패키지용 구리산화물-충진 폴리머 다이 어태치 접착제 조성물
JPH09205044A (ja) * 1996-01-26 1997-08-05 Tokin Corp チップ部品の製造方法
JP3194035B2 (ja) * 1996-04-22 2001-07-30 日本ミクロン株式会社 電子部品用パッケージの製造方法
JPH10308471A (ja) * 1997-05-07 1998-11-17 Akita Denshi Kk 混成集積回路装置およびその製造方法
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6201701B1 (en) * 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics
JP3216626B2 (ja) * 1999-01-20 2001-10-09 日本電気株式会社 増幅装置
JP4480818B2 (ja) * 1999-09-30 2010-06-16 株式会社ルネサステクノロジ 半導体装置
US6477054B1 (en) * 2000-08-10 2002-11-05 Tektronix, Inc. Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via

Also Published As

Publication number Publication date
CN1791976A (zh) 2006-06-21
WO2004105127A1 (en) 2004-12-02
JP4570610B2 (ja) 2010-10-27
KR20060009842A (ko) 2006-02-01
KR100778209B1 (ko) 2007-11-22
US6787896B1 (en) 2004-09-07
WO2004105127B1 (en) 2005-02-24
JP2006525653A (ja) 2006-11-09
TW200501363A (en) 2005-01-01

Similar Documents

Publication Publication Date Title
TWI239615B (en) Semiconductor die package with increased thermal conduction
US6867493B2 (en) Structure and method for fabrication of a leadless multi-die carrier
CN100394590C (zh) 带有埋设电感器的无引线芯片承载器的制造结构和方法
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
TW517359B (en) Enhanced die-up ball grid array packages and method for making the same
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
KR101730650B1 (ko) 실장 기판 및 반도체 모듈
CN102779808B (zh) 集成电路封装和封装方法
US8746308B2 (en) Manufacturing method of package carrier
JP2005347353A (ja) 回路装置およびその製造方法
JP2006019361A (ja) 回路装置およびその製造方法
US20040046255A1 (en) Chip package structure
US8669142B2 (en) Method of manufacturing package structure
US20040048415A1 (en) Fabrication method for a semiconductor CSP type package
US6960824B1 (en) Structure and method for fabrication of a leadless chip carrier
KR20060100479A (ko) 집적 회로 패키지
JP4471735B2 (ja) 回路装置
CN113826196A (zh) 双侧冷却的电子器件
US7247516B1 (en) Method for fabricating a leadless chip carrier
JP2000323610A (ja) フィルムキャリア型半導体装置
JP2008198916A (ja) 半導体装置及びその製造方法
US20060113658A1 (en) Substrate core and method for fabricating the same
JPH05218226A (ja) 多層配線基板
JPH06112355A (ja) セラミックパッケージ
JP4383258B2 (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent