KR100778209B1 - 열전도가 증가된 반도체 다이 패키지 - Google Patents

열전도가 증가된 반도체 다이 패키지 Download PDF

Info

Publication number
KR100778209B1
KR100778209B1 KR1020057019439A KR20057019439A KR100778209B1 KR 100778209 B1 KR100778209 B1 KR 100778209B1 KR 1020057019439 A KR1020057019439 A KR 1020057019439A KR 20057019439 A KR20057019439 A KR 20057019439A KR 100778209 B1 KR100778209 B1 KR 100778209B1
Authority
KR
South Korea
Prior art keywords
substrate
metal cap
metal
buried via
disposed
Prior art date
Application number
KR1020057019439A
Other languages
English (en)
Other versions
KR20060009842A (ko
Inventor
산드라 엘. 페티-위크스
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20060009842A publication Critical patent/KR20060009842A/ko
Application granted granted Critical
Publication of KR100778209B1 publication Critical patent/KR100778209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

예시적인 일실시예에서, 구조물은 코어, 상부면, 하부면을 구비한 기판을 포함한다. 기판 다이 패드는 기판의 상부면 상에 배치되고 다이를 수용할 수 있고, 열 확산기는 기판의 하부면 상에 배치된다. 기판은 제1 금속 캡, 적어도 하나의 베리드 비아, 및 제2 금속 캡을 포함한다. 제1 금속 캡은 기판 다이 패드 아래에 배치되어 이와 열적으로 연결된다. 적어도 하나의 베리드 비아는 기판의 코어 내부 제1 금속 캡 아래에 배치된다. 제2 금속 캡은 적어도 하나의 베리드 비아 아래에 배치되고 제2 금속 캡에 열적으로 연결된다.

Description

열전도가 증가된 반도체 다이 패키지{SEMICONDUCTOR DIE PACKAGE WITH INCREASED THERMAL CONDUCTION}
본 발명은 전체적으로 반도체 분야에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 다이 패키징 분야에 관한 것이다.
반도체 패키징 동안, 다이는 기판의 표면에 제조된 다이 패드 위에 장착된다. 다이가 기판 위에 장착된 후, 본드 와이어가 다이 상에 위치된 다이 본드 패드를 이에 대응하는 기판 그라운드 패드 및 기판 상에 위치된 기판 신호 패드에 전기적으로 연결하는데 사용된다. 기판 내 비아는 기판 다이 패드와 기판의 하부 표면 상에 배치된 열 확산기(heat spreader) 사이에 연결부를 제공한다. 상기 연결부는 전기적 기능을 또한 가질수 있다. 비아는 또한 기판의 하부 표면 상에 배치된 대응하는 기판 신호 랜드와 기판 신호 패드 사이에 연결부(connection)를 제공한다.
기판에 의해 수행되는 중요한 기능은 동작 동안 다이에 의해 발생된 열을 방산하는 기능이다. 다층 기판은 회로 설계에 유연성을 증가시키기 때문에 바람직하다. 그러나, 다층 기판은 열 전도에 요구되는 경로를 또한 증가시킬 수 있는데, 이는 패키지의 열 방산 기능을 감소시킨다. 일반적으로, 기판은 기판 다이 패드를 열 확산기에 연결하는 비아를 통해, 그리고 열 확산기를 통해 기판 다이 패드를 경유 하여 다이로부터 예를 들어, 인쇄회로기판("PC 보드" 또는 "PCB")까지 열 전도 경로를 제공한다. 그러나, 종래 기판의 배열 및 종래 기판과 관련된 제조 프로세스로 인해, 반도체 패키지를 통한 열 전도 경로는 심하게 제한된다. 예로서, 열 전도는 4-층 기판 등 다층 기판에서 특히 제한된다. 비효율적인 열 전도의 결과로서, 열 방산은 심하게 제한되고, 그러므로 그러한 패키지를 사용하는 반도체 소자는 성능 및 패키지 신뢰성이 불량하다. 또한, 상기 문제점은 갈륨 비소(GaAs) 다이가 사용되는 경우 더 악화된다. GaAs 다이는 Si(160W/mK)에 비하여 훨씬 낮은 열 전도율(45W/mK)을 갖고, 그 결과, 종래 패키지의 열 전도 비효율성이 GaAs 소자에 대한 문제점에 더 크게 존재한다.
따라서, 열 전도가 증가된 패키징 구조물 및 방법에 대한 필요성이 강력히 요구된다. 특히, 다층 기판에서 열 전도가 증가된 패키징 구조물 및 방법에 대한 필요성이 강력히 요구된다.
본 발명은 열 전도가 증가된 반도체 다이 패키지에 관한 것이다. 본 발명은 반도체 다이 패키지 및 특히 다층 기판을 갖는 반도체 다이 패키지에서 열 전도가 증가된 구조물에 대한 기술 분야에서의 필요성을 극복한다.
예시적인 일실시예에서, 구조물은 코어, 상부면 및 하부면을 구비한 다층 기판을 포함한다. 기판 다이 패드는 기판의 상부면 상에 배치되고 다이를 수용할 수 있으며, 열 확산기는 기판의 하부면 상에 배치된다. 기판 다이 패드 및 열 확산기는 전기적 기능을 또한 수행할 수 있다. 기판은 또한 코어 내에 적어도 하나의 베리드 비아(buried via)를 포함한다. 상기 적어도 하나의 베리드 비아는 제1 금속 캡 아래 배치되고, 제2 금속 캡은 상기 적어도 하나의 베리드 비아 아래 배치된다. 일실시예에서, 상기 적어도 하나의 베리드 비아의 직경은 약 100-200 미크론이고, 상기 적어도 하나의 베리드 비아의 길이는 약 100-200 미크론이다. 특정 일실시예에서, 상기 적어도 하나의 베리드 비아는 금속 배럴로 도금되고, 상기 금속 배럴의 두께는 예를 들어 약 15-50 미크론이다.
제1 금속 캡은 기판 다이 패드에 열적으로 연결되고, 제2 금속 캡은 열 확산기에 열적으로 연결된다. 특정 일실시예에서, 상기 제1 및 제2 금속 캡은 구리를 포함한다. 상기 배열로, 적어도 하나의 베리드 비아는 기판 다이 패드 및 열 확산기 사이에 연결부를 제공하여 남은 기판 영역 상에 다층 구조물을 유지하면서 적어도 하나의 베리드 비아를 통한 단축된 열 전도 경로로 인해 기판 다이 패드와 열 확산기 사이에 실질적으로 증가된 열 전도를 야기한다.
예시적인 일실시예에 따라, 기판은 제1 중간 금속층 및 제2 중간 금속층을 또한 포함한다. 제1 중간 금속층은 제1 금속 캡 및 적어도 하나의 베리드 비아 사이에 배치되어 이들을 열적으로 연결하고, 제2 중간 금속층은 적어도 하나의 베리드 비아 및 제2 금속 캡 사이에 배치되어 이들을 열적으로 연결한다. 상기 제1 중간 금속층 및 상기 제1 금속 캡은 단일 금속층의 역할을 하고 기능에서 단일 금속층과 구별할 수 없다. 마찬가지로, 상기 제2 중간 금속층 및 제2 금속 캡은 또다른 단일 금속층의 역할을 하고 기능에서 또다른 단일 금속층과 구별할 수 없다.
일실시예에 따라, 본 발명은 전술된 예시적인 반도체 다이 패키징 구조물을 제조하는 방법이다. 본 발명의 다른 특징 및 이점은 다음의 상세한 설명 및 첨부되는 도면을 참고한 후 당업자에게 보다 명백히 이해될 수 있을 것이다.
도 1a는 공지의 반도체 다이 패키징 구조물의 단면도이다.
도 1b는 도 1a의 구조물에서 예시적인 비아의 평면도이다.
도 2는 본 발명의 일실시예가 제조되는 예시적인 프로세스의 흐름도이다.
도 3a는 본 발명의 실시예에 따라 제조된 예시적인 구조물의 일부 및 도 2의 흐름도의 대응 프로세스 단계를 포함하는 단면도이다.
도 3b는 본 발명의 실시예에 따라 제조된 예시적인 구조물의 일부 및 도 2의 흐름도의 대응 프로세스 단계를 포함하는 단면도이다.
도 3c는 본 발명의 실시예에 따라 제조된 예시적인 구조물의 일부 및 도 2의 흐름도의 대응 프로세스 단계를 포함하는 단면도이다.
도 3d는 본 발명의 실시예에 따라 제조된 예시적인 구조물의 일부 및 도 2의 흐름도의 대응 프로세스 단계를 포함하는 단면도이다.
도 3e는 본 발명의 실시예에 따라 제조된 예시적인 구조물의 일부 및 도 2의 흐름도의 대응 프로세스 단계를 포함하는 단면도이다.
도 3f는 본 발명의 실시예에 따라 제조된 예시적인 구조물의 일부 및 도 2의 흐름도의 대응 프로세스 단계를 포함하는 단면도이다.
도 4는 본 발명의 일실시예에 따른 예시적인 구조물의 단면도이다.
본 발명은 열 전도가 증가된 반도체 다이 패키지에 관한 것이다. 다음의 설명은 본 발명의 실시에 관한 특정 정보를 포함한다. 당업자는 본 출원서에 특히 기재된 것과 다른 방법으로 실시될 수 있음을 인지할 것이다. 또한, 본 발명의 특정 설명은 본 발명을 명확히 하고자 기술되지 않는다. 본 출원서에 기술되지 않은 상기 특정 설명은 당업자의 지식 범위 내에 있다.
도면 및 상세한 설명은 단순히 본 발명의 예시적인 실시예에 관한 것이다. 간략을 위해, 본 발명의 원리를 사용하는 본 발명의 다른 실시예들은 본 출원서에 특별히 기재되지 않고 본 출원서의 도면에 의해 특별히 도시되지 않는다. 도시의 용이를 위해, 도면에 도시된 다양한 요소 및 치수는 일정한 비율로 도시되어 있지 않다.
본 발명의 특징 및 이점을 설명하기 위해 이와 대조하여 도 1a의 공지의 반도체 다이 패키지 구조물(100)의 간단한 설명이 제공된다. 도 1a는 기판(102) 상에 장착된 다이(126)를 포함하는 구조물(100)의 단면도를 도시한다. 기판(102)은 그 상부면 상에 제조된 기판 다이 패드(104)를 구비하고, 접착제(128)는 다이(126)를 기판 다이 패드(104)에 부착하기 위해 사용된다.
상기 예에서, 기판(102)은 금속층(104, 106, 108 및 110)을 포함하는 4-층 기판이다. 도 1a에서, 기판 다이 패드(104)는 금속층(104)으로 제조되고, 열 확산기(110)는 금속층(110)으로 제조된다. 기판(102)은 또한 상부 유전체층(112), 코어 유전체층(114), 및 하부 유전체층(116)을 포함하며, 여기서 층(112, 114 및 116) 각각은 예를 들어, 수지 유전체 물질을 포함한다. 코어 유전체층(114)의 두께(140)는 전형적으로 약 100-200 미크론(㎛)이고, 반면 기판(102)의 두께(142)는 전형적으로 약 350-450 ㎛이다.
다이(126)는 그 상부면에 다수의 다이 본드 패드(130)를 구비한다. 본드 와이어(134)는 다이 본드 패드(130)를 기판(102) 상의 기판 그라운드 패드에 전기적으로 연결하기 위해 사용된다. 도 1a에서, 본드 와이어(134)는 다이 본드 패드(130)를 기판 다이 패드(104) 상의 랜딩 영역(132)에 연결하며, 랜딩 영역(132)은 기판 그라운드 패드로서 기능한다. 비아(120a, 120b 및 120c)는 기판(102)에 제조된다. 도 1a에서 보여지는 바와 같이, 각 비아(120a, 120b 및 120c)는 도금 도통홀(plated through hole: PTH)을 포함하며, 각 비아(120a, 120b 및 120c)의 내부면은 금속 배럴(122)로 도금되고 각 배럴(122)의 중심은 수지(124)로 충진된다. 도 1b는 비아(120a)의 평면도이며, 도 1a에서 비아(120a)의 단면도는 라인(125)을 따른 것이다. 비아(120b 및 120c)는 도 1b에 관하여 후술되는 바와 같이 비아(120a)와 유사한 구성이다. 배럴(122)의 두께(148)는 전형적으로 약 15-50㎛이고, 비아 직경(146)은 후술되는 특정 제한으로 인해 전형적으로 약 200-250㎛이다.
비아(120a, 120b 및 120c)는 기판 다이 패드(104) 및 열 확산기(110) 사이에 연결부를 제공한다. 기판 다이 패드(104)로부터 열 확산기(110)까지의 비아(120a, 120b 및 120c)에 의해 제공된 열 전도가 특히 중요하다. 예를 들어, 열 경로(103)는 열 확산기(110)에 의한 방산을 위해 구조물(100)을 통해 전도되는, 다이(126)로부터 기원하는 열점(hot spot)에 대한 예시적인 열 전달 경로를 지시한다. 그러나, 구조물(100)의 특정 배열 및 구조물(100)의 제조에 의해 부과되는 제한으로 인해, 기판 다이 패드(104)로부터 구조물(100)을 통한 열 확산기(110)로의 열 전도는 상당히 비효율적이다.
구조물(100)의 열 전도의 비효율성을 야기하는 중요 인자는 비아(120a, 120b 및 120c)의 길이와 직접 대응하는 비아(120a, 120b 및 120c)를 통과하는 열 전도 경로의 길이이다. 비아(120a, 120b 및 120c)를 통과하는 열 전도 경로가 더 길수록, 구조물(100)은 기판 다이 패드(104)로부터 열 확산기(110)로 열을 전도하는데 덜 효율적이다. 도 1a에 도시된 바와 같이, 비아(120a, 120b 및 120c)는 기판 다이 패드(104)로부터 열 확산기(110)로 연장된다. 이 경우, 비아(120a, 120b 및 120c)를 통과하는 열 전도 경로의 길이는 일반적으로 기판(102)의 두께(142)에 대응하고, 구조물(100) 등의 다층 구조물에 대해, 상기 열 전도 경로는 특히 길어서(약 350-450 ㎛) 구조물(100)을 통한 열 전도가 불량하다.
기판(102)을 통과하는 비아(120a, 120b 및 120c)의 길이로 인한 또다른 역 결과로, 구조물(100)의 열 전도 효과를 추가로 감소시키는 제한이 비아(120a, 120b 및 120c)의 제조시에 부과된다. 예를 들어, 제조시 제약으로 인해, 기판 다이 패드(104) 아래에 위치될 수 있는 비아(120a, 120b 및 120c)의 수 및 비아 직경(146)은 심하게 제약을 받는다. 그러한 제조시 제약 중의 하나는 비아 에스펙트비(aspect ratio)이며, 이는 도금 전 비아 직경에 대한 비아 길이의 비에 의해 정의되고, 소정의 비아 길이에 대해 최소 비아 직경(146)을 요구한다. 따라서, 각 비아(120a, 120b 및 120c)의 상당한 길이로 인해, 대형 비아 직경(146)(전형적으로 약 200-250㎛)이 각 비아(120a, 120b 및 120c)에 대해 요구된다. 대형 비아 직경(146)은, 특히, 인접 비아의 중심 사이의 거리에 대응하는 피치(144)가 비아 직경(146)에 종속하므로, 기판 다이 패드(104) 아래 위치될 수 있는 비아(120a, 120b 및 120c)의 수가 감소된다. 대형 비아 직경(146)은 열 전도를 위해 다이(126) 아래에 위치될 수 있는 비아의 수를 제한하면서, 대형 피치(144)를 야기한다. 기판 다이 패드(104) 아래 위치될 수 있는 비아(120a, 120b 및 120c)의 수에 부과된 상기 제한은 기판 다이 패드(104) 및 열 확산기(110) 사이의 열 전달 경로의 사이즈를 효과적으로 제한하며, 구조물(100)을 통해 덜 효과적인 열 전도를 야기한다.
도 2는 본 발명의 일실시예에 따른, 열 전도가 증가된 패키징 구조물을 제조하는 단계를 기술하는 흐름도(200)이다. 당업자에게 명백한 일부 상세 설명 및 특징이 흐름도(200)에서 생략되었으며, 예를 들어, 한 단계는 하나 이상의 하부 단계로 구성될 수 있거나 종래 기술에서 공지된 구체적인 장비들을 포함할 수 있다. 흐름도(200)에 도시된 단계(201) 내지 단계(211)은 본 발명의 일실시예를 설명하는데 충분하고, 본 발명의 다른 실시예는 흐름도(200)에 도시된 단계와 상이한 단계를 사용할 수 있다.
도 3a, 도 3b, 도 3c, 도 3d 및 도 3f에서, 각 구조물(301, 303, 305, 307 및 309)는 도 2의 흐름도(200)의 수행 단계(201, 203, 205, 207 및 209) 각각의 결과를 도시한다. 예를 들어, 구조물(301)은 단계(201)를 수행한 결과를 도시하고, 구조물(303)은 단계(203)를 수행한 결과를 도시한다.
먼저 도 2 및 도 3a를 참고하면, 흐름도(200)의 단계(201)의 결과는 구조물(301)에 의해 도시된다. 도 3a는 예를 들어, 금속층(360 및 362) 사이에 샌드위치 된 에폭시 수지 및 글래스의 혼합물 등의 유전체층(302)을 포함하는 코어(314)를 도시한다. 단계(201)에서, 홀(364a, 364b, 364c 및 364d)은 코어(314)를 관통하여 뚫린다. 코어(314)의 두께(340)는 약 100-200㎛이다.
도 2 및 도 3b를 참고하면, 흐름도(200)의 단계(203)의 결과는 구조물(303)에 의해 도시된다. 단계(203)는 홀(364a, 364b, 364c 및 364d)의 내부면을 도금하여 비아(320a, 320b, 320c 및 320d)의 비아 배럴(322)을 형성하는 단계를 포함한다. 단계(203)는 또한 중간 금속층(366 및 368) 각각으로 코어(314)의 상부면 및 하부면을 도금하는 단계를 포함한다. 상기 예시적인 실시예에서, 중간 금속층(366 및 368)의 두께(370 및 372) 각각은 약 10-50㎛이고, 필요하면 추가 프로세싱에 의해 감소될 수 있다. 도시되지 않았으나, 중간 금속층(366 및 368) 중의 하나 또는 둘다는 신호 라우팅을 위한 회로 또는 트레이스 등의 구성을 포함할 수 있다. 코어(314)의 부분들은 임시 도금 마스크 또는 다른 수단에 의해 도금되는 것이 방지될 수 있다. 대안으로, 중간 금속층(366 및 368) 상의 회로는 또한 상기 단계 동안 패턴화되고 도금되며 후속 도금 단계, 예를 들어 도 2의 단계(205) 동안 보호된다. 또한 단계(203) 동안, 비아(320a, 320b, 320c 및 320d)는 수지(324)로 충진된다. 본 출원서에서, 비아(320a, 320b, 320c 및 320d)는 또한 "베리드 비아"로 언급된다. 베리드 비아(320a, 320b, 320c 및 320d)는 다음 제조 단계 동안 도금될 수도 있고 캡될 수도 있다.
계속 도 3b를 참고하면, 구조물(303)에서 베리드 비아(320a, 320b, 320c 및 320d)의 길이는 도 1a의 공지된 구조물(100)과 비교하여 상당히 감소된다. 도 3b에서, 예를 들어, 각 베리드 비아(320a, 320b, 320c 및 320d)의 길이는 코어(314)의 두께에 대응하고, 약 100-200㎛이며, 반면 도 1에서, 각 비아(120a, 120b 및 120c)의 길이는 약 350-450㎛이다. 상기 감소된 길이는 반도체 패키지로부터 열전달을 상당히 향상시킨다. 각 베리드 비아(320a, 320b, 320c 및 320d)의 길이가 감소됨으로써 추가된 장점은 각 베리드 비아(320a, 320b, 320c 및 320d)의 비아 직경(345)이 비아 도금을 위한 동일한 에스펙트비를 유지하면서 상당히 감소될 수 있다는 것이다. 일실시예에서, 비아 직경(345)은 약 100-200㎛이다. 비아 직경(345)의 감소로, 증가된 수의 베리드 비아(320a, 320b, 320c 및 320d)가 기판 다이 패드(도 3b에서는 아직 제조되지 않음) 아래 위치될 수 있고, 기판(302)을 통한 열 전달 경로를 효과적으로 향상시킨다. 배럴(322)의 두께(347)는 전형적으로 약 15-50㎛이고, 인접한 비아의 중심 간 거리에 대응하는 피치(344)는 상당히 감소될 수 있다.
계속 도 2 및 도 3c를 참고하면, 흐름도(200)의 단계(205)의 결과가 구조물(305)에 의해 도시된다. 단계(205)는 구조물(303)(도 3b)의 상부면 및 하부면 위에 중간 금속층(306 및 308)을 도금하는 단계를 포함한다. 중간 금속층(306)은 예를 들어 구리를 포함하고, 코어(314)의 상부면 및 중간 금속층(366)을 도금한다. 중간 금속층(308)은 또한 구리를 포함하고, 코어(314)의 하부면 및 중간 금속층(368)을 도금한다. 상기 예시적인 실시예에서, 중간 금속층(306 및 308) 각각의 두께(341 및 343)는 약 10-35㎛이며, 필요하면, 추가 프로세싱에 의해 감소될 수 있다. 도시되지 않았으나, 중간 금속층(306 및 308) 중의 하나 또는 둘다는 신호 라우팅을 위한 회로 또는 트레이스 등의 구성을 포함할 수 있다.
단계(207)는 금속 캡(350 및 352)을 영역(367)의 각 중간층(306 및 308) 각각의 표면 위에 제조하는 단계를 더 포함한다. 기판(302)의 영역(367)은 이후에 그 아래에 다이 부착물이 제조될 영역에 대응한다. 금속 캡(350 및 352)은 구리 등의 금속을 포함하고 예를 들어 임시 도금 마스크를 사용하여 층(306 및 308) 각각 위에 제조될 수 있다. 예로서, 금속 캡(350 및 352) 각각의 두께(354 및 356)은 약 25 내지 35 ㎛의 범위에 있다.
금속 캡(350 및 352)은 두가지 타입으로 추가로 분리될 수 있다. 첫번째 타입은 영역(367) 내 코어(314)의 유전체부 위 및 아래 영역과 관련된 영역(365) 위에 제조된 금속에 대응한다. 두번째 타입은 비아(320a, 320b, 320c 및 320d) 위 및 아래 영역과 관련된 영역(369) 위에 제조된 금속에 대응한다. 다른 실시예에서 금속 캡(350 및/또는 352)이 영역(367) 내 영역(365 및 369) 중의 하나에서만 제조될 수 있더라도, 특히 도 3c에 도시된 실시예에서, 금속 캡(350 및 352)은 영역(365 및 369) 둘다의 위에 제조되어 영역(367)을 점유하는 연속 캡(contiguous cap)을 형성한다. 보다 상세히 후술되듯이, 금속 캡(350 및 352)은 후속 라미네이션 단계 동안 유전체 물질을 대체하고, 기판 다이 패드(아직 제조되지 않음)와 중간 금속층(306) 사이 및 열 확산기(아직 제조되지 않음) 및 중간 금속층(308) 사이 각각에 열 및 전기 전도를 위한 금속 브리지를 또한 형성하도록 동작한다.
계속하여 도 2 및 도 3d와 도 3e를 참고하면, 흐름도(200)의 단계(207)의 프로세스는 도 3d의 동작(307a 및 307b)에 의해 도시되고, 흐름도(200)의 단계(207)의 결과는 도 3e의 구조물(307)에 의해 도시된다. 단계(209)는 금속 캡(350 및 352) 및 중간 금속층(306 및 308)의 노출된 영역(370 및 372) 위에 라미네이팅하는 단계를 포함한다. 라미네이션 동작(307a) 동안, B 스테이지 수지 등의 구리 포일(360a) 및 유전체(362a)를 포함하는 수지 코팅된 포일(358a)은 금속 캡(350) 및 중간 금속층(306)의 노출 영역(370) 위에 충분한 압력으로 인가되어 유전체(362a)가 영역(367)에서 금속 캡(350)으로 대체되고 구리 포일(360a)은 도 3e의 결과 구조물(307)에서 도시된 바와 같이 금속 캡(350)과 직접 접촉한다. 유사하게, 라미네이션 동작(307b) 동안, B 스테이지 수지 등의 구리 포일(360b) 및 유전체(362b)를 포함하는 수지 코팅된 포일(358b)은 금속 캡(352) 및 중간 금속층(308)의 노출 영역(372) 위에 충분한 압력으로 인가되어 유전체(362b)가 영역(367)에서 금속 캡(352)으로 대체되고 구리 포일(360b)은 도 3e의 결과 구조물(307)에서 도시된 바와 같이 금속 캡(352)과 직접 접촉한다. 전형적으로, 라미네이션 단계(307a 및 307b)는 동시에 일어난다. 다른 타입의 유전체가 구리 포일로 라미네이트되어 동일한 결과를 산출할 수 있다.
도 3e에서, 구조물(307)은 구리 포일(360a)(구리 포일(360a)은 후에 기판 다이 패드로 형성되고 "상부 금속층"(360a)으로 지칭될 수 있다.) 및 중간 금속층(306) 사이의 열 및 전기 전도를 위한 금속 캡(350)을 포함하는 금속 브리지가 된다. 금속 캡(352)은 구리 포일(360b)(구리 포일(360b)는 후에 열 확산기로 형성되고 "하부 금속층"(360b)로 지칭될 수 있다.) 및 중간 금속층(308) 사이의 열 및 전기 전도를 위한 금속 브리지로서 기능을 한다. 추가로 후술되듯이, 단축된 및/또는 복수의 소형 직경 베리드 비아(320a, 320b, 320c 및 320d)의 제조에 관한 상기 배 열은 상부 금속층(360a) 및 하부 금속층(360b) 사이의 열 전도를 실질적으로 증가시킨다. 중요하게는, 금속 캡(350 및 352)은 라미네이션 동안, 영역(367)으로부터 유전체(362a 및 362b)를 드릴링 또는 굴착하고, 다음으로 후속하여 금속을 드릴된 또는 굴착된 공간으로 증착하는 다른 방법에 의해 금속 캡(350 및 352)을 형성하기 보다는 유전체(362a 및 362b)를 각각 대체하기 위해 기판(302)에 제조된다. 상기 기법은 도 3f에 도시된 기판(302) 및 관련 완성된 구조물(311)을 제조하는 비용 절감형 프로세스가 된다. 예로서, 유전체(362a) 및 금속 캡(350)의 두께(366a)는 전형적으로 약 25 내지 50㎛의 범위에 있고, 유전체(362b) 및 금속 캡(352)의 두께(366b)는 또한 전형적으로 약 25 내지 50㎛의 범위에 있다.
도 2 및 도 3f를 참고하면, 흐름도(200)의 단계(209)의 결과는 구조물(309)에 의해 도시된다. 단계(209)는 기판(302)의 상부면 상에 기판 다이 패드(304) 및 기판(302)의 하부면 상에 열 확산기(310)를 제조하는 단계를 포함한다. 기판 다이 패드(304) 및 열 확산기(310)는 예를 들어 도 3f의 구조물(309)의 상부 금속층(360a) 및 하부층(360b)을 마스킹하고 에칭함으로써 제조될 수 있다. 표면 클리닝 및/또는 추가 도금 등의 추가 프로세싱 단계가 또한 다이를 수용하기 위해 기판 다이 패드(304)를 준비하도록 전형적으로 수행된다. 간략화하고자 도시되지 않았으나, 기판 신호 패드 및 기판 신호 랜드는 기판(302)의 상부면 및 하부면 각각 상에 또한 제조된다. 기판 다이 패드 영역 밖의 기판(302)의 상부면 및/또는 하부면 상에 회로 및/또는 트레이스를 제조하는 등의 추가의 제조 프로세스가 또한 수행될 수 있다.
구조물(309)은 기판(302) 상에 장착된 다이(미도시)에 의해 발생된 열을 방산시키기 위해 기판 다이 패드(304)로부터 열 확산기(310)로의 열 전도를 상당히 증가시킨다. 상기 특정부들은 도 4에 도시된 본 발명의 일실시예에 따른 예시적인 구조물(400)과 관련하여 도시되고, 여기서 기판(402), 기판 다이 패드(404), 금속 캡(450), 유전체(462a), 중간 금속층(406), 코어(414), 베리드 비아(420a, 420b, 420c 및 420d), 중간 금속층(408), 금속 캡(452), 유전체(462b), 및 열 확산기(410) 각각은 도 3f의 구조물(311)에서 기판(302), 기판 다이 패드(304), 금속 캡(350), 유전체(362a), 중간 금속층(306), 코어(314), 베리드 비아(320a, 320b, 320c 및 320d), 중간 금속층(308), 금속 캡(352), 유전체(362b), 및 열 확산기(310)에 대응한다. 회로의 나머지를 포함하는 기판(402)의 다층부는 명료함을 위해 도시되지 않는다.
구조물(400)은 다이(426)를 패키징하는 것과 관련하여 사용될 수 있다. 예로서, 다이(426)는 이동 전화기 등 무선 장비에 사용되기 적합한 GaAs 파워 증폭기 다이일 수 있다. 다이(426)는 다이 부착 접착제(428)로 기판 다이 패드(404)에 부착된다. 도 4에 도시된 특정 실시예에서, 다이 부착 접착제(428)는 다이(426)를 기판 다이 패드(404)에 열적으로 전기적으로 연결한다. 다수의 다이 본드 패드(430)는 다이(426)의 상부면 상에 배치된다. 다이 본드 패드(430) 및 기판 다이 패드 사이의 전기적 연결은 본드 와이어(434)에 의해 이루어진다. 예를 들어, 각 본드 와이어(434)의 일단은 각각의 다이 본드 패드(430)에 본딩되고, 각 본드 와이어(434)의 타단은 그라운드 연결을 제공하기 위해 기판 다이 패드(404)의 각 기판 랜딩 영역(432)에 본딩된다. 상기 특정 배열에서, 랜딩 영역(432)에 근접한 기판 다이 패드(404)의 영역은 "기판 그라운드 패드"로서 기능한다. 간략화를 위해 도 4에는 도시되지 않았으나, 본드 와이어는 신호 및/또는 파워 연결부를 제공하기 위해 각자의 대응하는 기판 본드 패드에 다이 본드 패드를 연결하기 위해 사용될 수 있다.
구조물(400)의 특정 배열로 인해, 기판 다이 패드(404)로부터 열 확산기(410)로의 열 전도는 매우 향상된다. 구조물(400)의 중요한 특징은 베리드 비아(420a, 420b, 420c 및 420d)의 길이(440)가 감소된다는 것이다. 예를 들어, 도 4에서 베리드 비아(420a, 420b, 420c 및 420d)의 길이(440)는 약 100-200㎛이고, 반면 도 1에서 비아(120a, 120b 및 120c)의 길이는 일반적으로 기판(102)의 두께에 대응하며, 이는 전형적으로 약 350-450㎛이다. 베리드 비아(420a, 420b, 420c 및 420d)가 짧아짐으로써, 기판(402)을 통한 열 전달은 매우 향상된다. 상기 증가된 열 전도는 기판(402) 등 다층 기판에 대해서도 달성되며, 이는 상기 구조물이 도 1에 도시된 종래의 구조물과 비교하여 열 전도 경로를 단축하기 때문이다. 또한, 금속 캡(450)은 기판 다이 패드(404)(상부 금속층에 대응) 및 중간 금속층(406) 사이에 금속 브리지를 제공하고, 금속 캡(452)은 열 확산기(410)(하부 금속층에 대응) 및 중간 금속층(408) 사이에 금속 브리지를 제공한다. 따라서, 기판 다이 패드(404), 금속 캡(450) 및 중간 금속층(406)은 기판 다이 패드(404) 및 중간 금속층(406) 사이의 열 전도를 매우 향상시킨 단일 금속층으로서 효과적으로 기능을 한다. 마찬가지로, 열 확산기(410), 금속 캡(452) 및 중간 금속층(408)은 열 확산기(410) 및 중간 금속층(406) 사이의 열 전도를 매우 향상시킨 단일 금속층으로서 효과적으로 기능을 한다. 따라서, 열 경로(403)는 열 확산기(410)에 의한 방산을 위해 기판(402)을 통해 다이(426)로부터 발생된 열을 전도하는데 실질적으로 보다 효과적이다.
기판 다이 패드(404) 및 다이 본드 패드(430)로부터 열 확산기(410)로의 열 전도를 매우 증가시킨 구조물(400)의 또다른 특징은 각 베리드 비아(420a, 420b, 420c 및 420d)의 비아 직경(445)을 감소시킨 결과로서 기판 다이 패드 아래 위치될 수 있는 베리드 비아의 수가 증가된다는 것이다. 전술된 바와 같이, 각 베리드 비아(420a, 420b, 420c 및 420d)의 비아 직경(445)은 각 베리드 비아(420a, 420b, 420c 및 420d)의 길이(440)를 감소시킨 결과로서 감소될 수 있다. 따라서, 보다 다수의 베리드 비아(420a, 420b, 420c 및 420d)가 기판 다이 패드(404) 및 다이(426) 내지 열 확산기(410) 사이의 열적 및 전기적 전도를 위해 기판 다이 패드(404) 아래 제공될 수 있다. 그 결과, 기판(402)을 통한 전체 열 전달 경로가 매우 증가되어, 기판(402)을 통한 열 전도 효율성을 더욱 향상시킨다. 대안으로, 감소된 에스펙트비로 인해, 베리드 비아 직경(445)은 변하지 않을 수 있고 추가의 금속 도금 단계가 비아(420a, 420b, 420c 및 420d)의 배럴에 추가되어 또한 패키지로부터 열 전달을 매우 향상시킨다. 구조물(400)의 상기 향상된 열 전도 효율성은 GaAs 다이를 사용하는데 특히 이로우며, 감소된 열 전도율을 갖는 상기 GaAs 다이는 그러므로 구조물(400)에 의해 제공된 증가된 열 전도로부터 상당한 이득을 얻는다.
본 발명의 또다른 특징에 따르면, 금속 캡(450 및 452)은 라미네이션 프로세스 동안 유전체(462a 및 462b)를 대체함으로써 제조된다. 전술된 바와 같이, 상기 기법은 고가 및/또는 특수 제조 비용을 절감한다. 요약하면, 구조물(411)은 비용 절감 방식으로 상당히 증가된 열 전도를 제공하고, GaAs 다이 및 다층 기판으로 사용하는데 특히 이점을 갖는다.
본 발명의 전술된 예시적인 실시예로부터 다양한 기법이 본 발명의 범위를 벗어나지 않고 그 개념을 수행하는데 사용될 수 있다. 또한, 본 발명이 특정 실시예를 특히 참고하여 기술되었으나, 당업자는 본 발명의 정신 및 범위를 벗어나지 않고 형태 및 상세에 대한 변경이 있을 수 있음을 이해할 것이다. 예를 들어, 일실시예에서, 기판(302 및 402) 내 금속층의 수는 본 발명의 정신 및 범위를 벗어나지 않고 수정될 수 있다. 기술된 예시적인 실시예는 모든 관점에서 설명적이고 제한적이지 않다. 예를 들어, 일실시예에서, 도 3f의 최종 구조물은 불활성 메트릭스에 "B 스테이지 유전체 수지"를 포함하는 합성물일 수 있는 W.L.Gore Microlam 600 시리즈 유전체 등의 제한된 흐름 유전체를 사용하는 등 다른 수단에 의해 또한 완성될 수 있다. 기판 다이 패드(304) 및 열 확산기(310) 주변부는 라미네이션 전에 제거될 수 있다. 종래의 수지 코팅된 포일 및 프리프래그(prepreg)(B 스테이지 수지로 포화된 유리 섬유)는 본 발명의 목적에 적합하지 않다. 라미네이션에 앞서는 단계들(도 3a 내지 도 3d에 도시)은 유사할 수 있다. 또한, 도 3f에 도시된 최종 구조물은 도 2의 단계(205) 등 중간 도금 단계 중의 일부를 수행하지 않고 완성될 수 있다. 본 발명은 여기서 설명된 특정 예시적인 실시예에 제한되지 않으며, 본 발명의 범위를 벗어나지 않고 많은 재배열, 수정 및 대체가 가능하다.
따라서, 열 전도가 증가된 반도체 다이 패키지가 설명되었다.

Claims (23)

  1. 코어 및 코어 두께, 상부면 및 하부면을 구비한 다층 기판;
    상기 기판의 상기 상부면 상에 배치된 기판 다이 패드;
    상기 기판의 상기 하부면 상에 배치된 열 확산기를 포함하며,
    상기 기판이 제1 금속 캡, 적어도 하나의 베리드 비아 및 제2 금속 캡을 더 포함하고, 상기 제1 금속 캡이 상기 기판 다이 패드 아래에 배치되어 이에 열적으로 연결되고, 상기 적어도 하나의 베리드 비아가 상기 제1 금속 캡 아래에 및 상기 코어 내에 배치되고, 상기 제2 금속 캡이 상기 적어도 하나의 베리드 비아 아래에 배치되고 상기 열 확산기에 열적으로 연결되고, 상기 적어도 하나의 베리드 비아가 상기 기판 다이 패드 및 상기 열 확산기 사이에 연결부를 제공하며,
    상기 적어도 하나의 베리드 비아가 상기 코어 두께에 대응하는 길이를 갖는 것을 특징으로 하는 구조물.
  2. 제1항에 있어서, 상기 기판은
    상기 제1 금속 캡 및 상기 적어도 하나의 베리드 비아 사이에 배치되어 이들을 열적으로 연결하는 제1 중간 금속층; 및
    상기 적어도 하나의 베리드 비아 및 상기 제2 금속 캡 사이에 배치되어 이들을 열적으로 연결하는 제2 중간 금속층을 더 포함하는 것을 특징으로 하는 구조물.
  3. 제2항에 있어서, 상기 기판은
    상기 기판 다이 패드 및 상기 제1 중간 금속층 사이에 배치되고, 상기 제1 금속 캡이 일부를 점유하고 있는 제3 층; 및
    상기 열 확산기 및 상기 제2 중간 금속층 사이에 배치되고, 상기 제2 금속 캡이 일부를 점유하고 있는 제4 층을 포함하는 것을 특징으로 하는 구조물.
  4. 제3항에 있어서, 적어도 상기 코어 각각의 일부, 상기 제3 층 및 상기 제4 층은 유전체를 더 포함하는 것을 특징으로 하는 구조물.
  5. 제1항에 있어서, 상기 제1 및 제2 금속 캡은 구리를 포함하는 것을 특징으로 하는 구조물.
  6. 제1항에 있어서, 상기 적어도 하나의 베리드 비아의 직경은 100-200 미크론인 것을 특징으로 하는 구조물.
  7. 제1항에 있어서, 상기 적어도 하나의 베리드 비아의 길이는 100-200 미크론인 것을 특징으로 하는 구조물.
  8. 제1항에 있어서, 상기 적어도 하나의 베리드 비아의 내부면은 금속 배럴로 도금된 것을 특징으로 하는 구조물.
  9. 제8항에 있어서, 상기 금속 배럴의 두께는 15-50 미크론인 것을 특징으로 하는 구조물.
  10. 반도체 다이를 수용하는 구조물을 제조하는 방법에 있어서,
    코어 및 코어 두께, 상부면 및 하부면을 구비한 기판을 제조하는 단계;
    상기 기판의 상기 상부면 상에 기판 다이 패드를 형성하는 단계;
    상기 기판의 상기 하부면 상에 열 확산기를 형성하는 단계;
    상기 기판의 상기 코어에 적어도 하나의 베리드 비아를 형성하는 단계;
    상기 기판 다이 패드 아래에 배치되어 이와 열적으로 연결되고, 상기 적어도 하나의 베리드 비아 위에 배치되는 제1 금속 캡을 형성하는 단계;
    상기 기판 다이 패드 및 상기 열 확산기 사이에 연결부를 제공하는 상기 적어도 하나의 베리드 비아 아래에 배치된 제2 금속 캡을 형성하는 단계를 포함하며,
    상기 적어도 하나의 베리드 비아가 상기 코어 두께에 대응하는 길이로 형성되는 것을 특징으로 하는 반도체 다이를 수용하는 구조물 제조 방법.
  11. 제10항에 있어서, 제1 수지 코팅된 포일층을 포함하는 제1 라미네이팅 재료로 상기 제1 금속 캡 위에 라미네이팅하여 상기 제1 포일층을 상기 제1 금속 캡에 직접 접촉시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 다이를 수용하는 구조물 제조 방법.
  12. 제11항에 있어서, 제2 수지 코팅된 포일층을 포함하는 제2 라미네이팅 재료로 상기 제2 금속 캡 위에 라미네이팅하여 상기 제2 포일층을 상기 제2 금속 캡에 직접 접촉시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 다이를 수용하는 구조물 제조 방법.
  13. 제10항에 있어서,
    상기 제1 금속 캡 및 상기 적어도 하나의 베리드 비아 사이에 배치되어 이들을 열적으로 연결하는 제1 중간 금속층을 형성하는 단계; 및
    상기 적어도 하나의 베리드 비아 및 상기 제2 금속 캡 사이에 배치되어 이들을 열적으로 연결하는 제2 중간 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 다이를 수용하는 구조물 제조 방법.
  14. 제10항에 있어서, 상기 제1 및 제2 금속 캡은 구리를 포함하는 것을 특징으로 하는 반도체 다이를 수용하는 구조물 제조 방법.
  15. 제10항에 있어서, 상기 적어도 하나의 비아의 내부면을 금속 배럴로 도금하는 단계를 더 포함하는 것을 특징으로 하는 반도체 다이를 수용하는 구조물 제조 방법.
  16. 코어 및 코어 두께, 상부면 및 하부면을 구비한 다층 기판;
    상기 기판의 상기 상부면 상에 배치된 기판 다이 패드;
    에폭시에 의해 상기 기판 다이 패드에 고정된 다이;
    상기 기판의 상기 하부면 상에 배치된 열 확산기를 포함하며,
    상기 기판이 제1 금속 캡, 적어도 하나의 베리드 비아 및 제2 금속 캡을 더 포함하고, 상기 제1 금속 캡이 상기 기판 다이 패드 아래에 배치되어 이에 열적으로 연결되고, 상기 적어도 하나의 베리드 비아가 상기 제1 금속 캡 아래에 및 상기 코어 내에 배치되고, 상기 제2 금속 캡이 상기 적어도 하나의 베리드 비아 아래에 배치되고 상기 열 확산기에 열적으로 연결되고, 상기 적어도 하나의 베리드 비아가 상기 기판 다이 패드 및 상기 열 확산기 사이에 연결부를 제공하며,
    상기 적어도 하나의 베리드 비아가 상기 코어 두께에 대응하는 길이를 갖는 것을 특징으로 하는 구조물.
  17. 제16항에 있어서, 상기 기판은
    상기 제1 금속 캡 및 상기 적어도 하나의 베리드 비아 사이에 배치되어 이들을 열적으로 연결하는 제1 중간 금속층; 및
    상기 적어도 하나의 베리드 비아 및 상기 제2 금속 캡 사이에 배치되어 이들을 열적으로 연결하는 제2 중간 금속층을 더 포함하는 것을 특징으로 하는 구조물.
  18. 제17항에 있어서, 상기 기판은
    상기 기판 다이 패드 및 상기 제1 중간 금속층 사이에 배치되고, 상기 제1 금속 캡이 일부를 점유하고 있는 제3 층; 및
    상기 열 확산기 및 상기 제2 중간 금속층 사이에 배치되고, 상기 제2 금속 캡이 일부를 점유하고 있는 제4 층을 더 포함하는 것을 특징으로 하는 구조물.
  19. 제18항에 있어서, 적어도 상기 코어 각각의 일부, 상기 제3 층 및 상기 제4 층은 유전체를 더 포함하는 것을 특징으로 하는 구조물.
  20. 제16항에 있어서, 상기 제1 및 제2 금속 캡은 구리를 포함하는 것을 특징으로 하는 구조물.
  21. 코어, 상부면 및 하부면을 구비한 다층 기판;
    상기 기판의 상기 상부면 상에 배치된 기판 다이 패드;
    상기 기판의 상기 하부면 상에 배치된 열 확산기를 포함하며,
    상기 기판이 제1 금속 캡, 적어도 하나의 베리드 비아 및 제2 금속 캡을 더 포함하고, 상기 제1 금속 캡이 상기 기판 다이 패드 아래에 배치되어 이에 열적으로 연결되고, 상기 적어도 하나의 베리드 비아가 상기 제1 금속 캡 아래에 및 상기 코어 내에 배치되고, 상기 제2 금속 캡이 상기 적어도 하나의 베리드 비아 아래에 배치되고 상기 열 확산기에 열적으로 연결되고, 상기 적어도 하나의 베리드 비아가 상기 기판 다이 패드 및 상기 열 확산기 사이에 연결부를 제공하며,
    상기 기판은
    상기 제1 금속 캡 및 상기 적어도 하나의 베리드 비아 사이에 배치되어 이들을 열적으로 연결하는 제1 중간 금속층;
    상기 적어도 하나의 베리드 비아 및 상기 제2 금속 캡 사이에 배치되어 이들을 열적으로 연결하는 제2 중간 금속층;
    상기 기판 다이 패드 및 상기 제1 중간 금속층 사이에 배치되고, 상기 제1 금속 캡이 일부를 점유하고 있는 제3 층; 및
    상기 열 확산기 및 상기 제2 중간 금속층 사이에 배치되고, 상기 제2 금속 캡이 일부를 점유하고 있는 제4 층을 더 포함하는 것을 특징으로 하는 구조물.
  22. 반도체 다이를 수용하는 구조물을 제조하는 방법에 있어서,
    코어, 상부면 및 하부면을 구비한 기판을 제조하는 단계;
    상기 기판의 상기 상부면 상에 기판 다이 패드를 형성하는 단계;
    상기 기판의 상기 하부면 상에 열 확산기를 형성하는 단계;
    상기 기판의 상기 코어에 적어도 하나의 베리드 비아를 형성하는 단계;
    상기 기판 다이 패드 아래에 배치되어 이와 열적으로 연결되고, 상기 적어도 하나의 베리드 비아 위에 배치되는 제1 금속 캡을 형성하는 단계;
    상기 기판 다이 패드 및 상기 열 확산기 사이에 연결부를 제공하는 상기 적어도 하나의 베리드 비아 아래에 배치된 제2 금속 캡을 형성하는 단계; 및
    제1 수지 코팅된 포일층을 포함하는 제1 라미네이팅 재료로 상기 제1 금속 캡 위에 라미네이팅하여 상기 제1 포일층을 상기 제1 금속 캡에 직접 접촉시키는 단계를 포함하는 것을 특징으로 하는 반도체 다이를 수용하는 구조물 제조 방법.
  23. 제22항에 있어서, 제2 수지 코팅된 포일층을 포함하는 제2 라미네이팅 재료로 상기 제2 금속 캡 위에 라미네이팅하여 상기 제2 포일층을 상기 제2 금속 캡에 직접 접촉시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 다이를 수용하는 구조물 제조 방법.
KR1020057019439A 2003-05-15 2004-04-06 열전도가 증가된 반도체 다이 패키지 KR100778209B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/438,968 US6787896B1 (en) 2003-05-15 2003-05-15 Semiconductor die package with increased thermal conduction
US10/438,968 2003-05-15

Publications (2)

Publication Number Publication Date
KR20060009842A KR20060009842A (ko) 2006-02-01
KR100778209B1 true KR100778209B1 (ko) 2007-11-22

Family

ID=32927436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019439A KR100778209B1 (ko) 2003-05-15 2004-04-06 열전도가 증가된 반도체 다이 패키지

Country Status (6)

Country Link
US (1) US6787896B1 (ko)
JP (1) JP4570610B2 (ko)
KR (1) KR100778209B1 (ko)
CN (1) CN1791976A (ko)
TW (1) TWI239615B (ko)
WO (1) WO2004105127A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224059B2 (en) * 2003-10-21 2007-05-29 Intel Corporation Method and apparatus for thermo-electric cooling
US7250327B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism
JP2006024755A (ja) * 2004-07-08 2006-01-26 Fujitsu Ltd 回路基板
US20060044765A1 (en) * 2004-09-01 2006-03-02 Infowize Technologies Corporation Heat dissipation device
US20060186535A1 (en) * 2005-02-23 2006-08-24 Visteon Global Technologies, Inc. Semi-conductor die mount assembly
DE102005013762C5 (de) * 2005-03-22 2012-12-20 Sew-Eurodrive Gmbh & Co. Kg Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters
US7718904B2 (en) * 2005-11-15 2010-05-18 Intel Corporation Enhancing shock resistance in semiconductor packages
US20080133688A1 (en) * 2006-10-05 2008-06-05 Holt John M Multiple computer system with dual mode redundancy architecture
US8021931B2 (en) * 2006-12-11 2011-09-20 Stats Chippac, Inc. Direct via wire bonding and method of assembling the same
US7561430B2 (en) * 2007-04-30 2009-07-14 Watlow Electric Manufacturing Company Heat management system for a power switching device
US8112884B2 (en) * 2007-10-08 2012-02-14 Honeywell International Inc. Method for providing an efficient thermal transfer through a printed circuit board
FR2972850B1 (fr) * 2011-03-17 2013-11-15 Valeo Sys Controle Moteur Sas Circuit électronique a double couche isolante et son procédé de fabrication
JP5788854B2 (ja) * 2012-11-15 2015-10-07 シライ電子工業株式会社 回路基板
US9123780B2 (en) 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
US9585240B2 (en) * 2013-10-24 2017-02-28 Qorvo Us, Inc. Advanced grounding scheme
JP6026391B2 (ja) * 2013-11-28 2016-11-16 京セラドキュメントソリューションズ株式会社 過電流防止装置
US9536808B1 (en) * 2015-06-16 2017-01-03 Macronix International Co., Ltd. Photo pattern method to increase via etching rate
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
US11758697B2 (en) * 2019-09-26 2023-09-12 Ohio State Innovation Foundation Low inductance power module with vertical power loop structure and insulated baseplates
CN111863626B (zh) * 2020-06-28 2021-12-07 珠海越亚半导体股份有限公司 支撑框架结构及其制作方法
CN115954169A (zh) * 2023-01-12 2023-04-11 广东长虹电子有限公司 一种大功率贴片热敏电阻

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001073A (ko) * 1994-06-16 1996-01-25 황인길 반도체 패키지용 구리산화물-충진 폴리머 다이어 태치 접착제 조성물
US6201701B1 (en) * 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics
US6477046B1 (en) * 1997-05-09 2002-11-05 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160289A (ja) * 1991-12-10 1993-06-25 Fujitsu Ltd 半導体チップの実装構造
JPH09205044A (ja) * 1996-01-26 1997-08-05 Tokin Corp チップ部品の製造方法
JP3194035B2 (ja) * 1996-04-22 2001-07-30 日本ミクロン株式会社 電子部品用パッケージの製造方法
JPH10308471A (ja) * 1997-05-07 1998-11-17 Akita Denshi Kk 混成集積回路装置およびその製造方法
JP3216626B2 (ja) * 1999-01-20 2001-10-09 日本電気株式会社 増幅装置
JP4480818B2 (ja) * 1999-09-30 2010-06-16 株式会社ルネサステクノロジ 半導体装置
US6477054B1 (en) * 2000-08-10 2002-11-05 Tektronix, Inc. Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001073A (ko) * 1994-06-16 1996-01-25 황인길 반도체 패키지용 구리산화물-충진 폴리머 다이어 태치 접착제 조성물
US6477046B1 (en) * 1997-05-09 2002-11-05 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6201701B1 (en) * 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics

Also Published As

Publication number Publication date
WO2004105127A1 (en) 2004-12-02
KR20060009842A (ko) 2006-02-01
WO2004105127B1 (en) 2005-02-24
US6787896B1 (en) 2004-09-07
CN1791976A (zh) 2006-06-21
JP4570610B2 (ja) 2010-10-27
TWI239615B (en) 2005-09-11
TW200501363A (en) 2005-01-01
JP2006525653A (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
KR100778209B1 (ko) 열전도가 증가된 반도체 다이 패키지
US6867493B2 (en) Structure and method for fabrication of a leadless multi-die carrier
CN100394590C (zh) 带有埋设电感器的无引线芯片承载器的制造结构和方法
US9648722B2 (en) PCB embedded power module
US7087988B2 (en) Semiconductor packaging apparatus
US8524532B1 (en) Integrated circuit package including an embedded power stage wherein a first field effect transistor (FET) and a second FET are electrically coupled therein
EP2894950B1 (en) Embedded heat slug to enhance substrate thermal conductivity
US6753600B1 (en) Structure of a substrate for a high density semiconductor package
CN104733419A (zh) 三维空间封装结构及其制造方法
TWI584420B (zh) 封裝載板及其製作方法
TW201343013A (zh) 封裝載板及其製作方法
JP4521251B2 (ja) 配線性が高いマイクロビア基板
KR20100056376A (ko) 실장 기판 및 반도체 모듈
JP7080322B2 (ja) 半導体装置
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US6960824B1 (en) Structure and method for fabrication of a leadless chip carrier
US20040183213A1 (en) Semiconductor packaging substrate and method of producing the same
EP3345464B1 (en) Method of making an led device
US7247516B1 (en) Method for fabricating a leadless chip carrier
US11153963B2 (en) Circuit carrier structure and manufacturing method thereof
US20040211594A1 (en) Vertical routing structure
KR19980060684A (ko) 칩 캐리어 및 이 제조방법과 이 칩 캐리어를 이용한 반도체 부품
US20060113658A1 (en) Substrate core and method for fabricating the same
KR20020086000A (ko) 인쇄회로기판 및 그 제조방법
JP2018207080A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121025

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151027

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161026

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171026

Year of fee payment: 11