KR100211852B1 - 전자회로기판 및 그 제조 방법 - Google Patents

전자회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100211852B1
KR100211852B1 KR1019900011819A KR900011819A KR100211852B1 KR 100211852 B1 KR100211852 B1 KR 100211852B1 KR 1019900011819 A KR1019900011819 A KR 1019900011819A KR 900011819 A KR900011819 A KR 900011819A KR 100211852 B1 KR100211852 B1 KR 100211852B1
Authority
KR
South Korea
Prior art keywords
electronic circuit
circuit board
sintered body
porous ceramic
ceramic sintered
Prior art date
Application number
KR1019900011819A
Other languages
English (en)
Other versions
KR910005735A (ko
Inventor
데루요다까시 쯔까다
사찌히로 노다
Original Assignee
엔도 마사루
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1225951A external-priority patent/JP2803751B2/ja
Priority claimed from JP1226585A external-priority patent/JP2803752B2/ja
Priority claimed from JP1245952A external-priority patent/JP2803754B2/ja
Priority claimed from JP1247048A external-priority patent/JP2803755B2/ja
Application filed by 엔도 마사루, 이비덴 가부시키가이샤 filed Critical 엔도 마사루
Publication of KR910005735A publication Critical patent/KR910005735A/ko
Application granted granted Critical
Publication of KR100211852B1 publication Critical patent/KR100211852B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Abstract

신뢰성이 우수한 전자회로기판은 그 표면상에 직접적으로 도전성 회로, 저항, 및 캐패시터 등의 막상 소자를 갖는 다공질 세라믹 소결체로 구성된다. 다공질 세라믹 소결체의 기공에는 수지로 채워지며, 막상 소자의 하부면은 쐐기형으로 밀착되어 다공질 세라믹 소결체의 표면상의 기공 또는 오목부에 끼워진다. 이러한 전자회로기판을 형성하는 방법은 다공질 세라믹 소결체의 표면상에 직접적으로 막상 소자를 형성하는 단계를 포함한다. 그후 쐐기형으로 밀착하여 다공질 세라믹 소결체의 표면상의 기공 및 오목부에 막상 소자의 하부면을 끼우도록 수지로 다공질 세라믹 소결체의 기공을 세운다.

Description

전자회로기판 및 그 제조 방법
제1도는 본 발명에 따른 제1실시예의 전자회로기판을 도시한 단면도.
제2도는 본 발명에 따른 제1실시예의 전자회로기판의 주요부를 확대한 단면도.
제3도는 제3실시예의 다층 전자회로기판을 도시한 단면도.
제4도는 제3실시예의 다층 전자회로기판을 도시한 것으로서, 1개의 전자회로기판의 단면도.
제5도는 제3실시예의 다층 전자회로기판의 주요부를 확대한 단면도.
제6도는 제4실시예의 다층 전자회로기판의 단면도.
제7도는 제5실시예의 다층 전자회로기판의 단면도.
제8도는 제7실시예의 다층 전자회로기판을 도시한 단면도.
제9도는 제7실시예의 다층 전자회로기판을 도시한 것으로서, 1개의 전자회로기판의 단면도.
제10도는 제7실시예의 다층 전자회로기판을 도시한 것으로서, 주요부를 확대한 단면도.
제11도는 제8실시예의 다층 전자회로기판의 단면도.
제12도는 제10실시예의 다층 전자회로기판을 도시한 단면도.
제13도는 제10실시예의 다층 전자회로기판을 도시한 것으로서, 1개의 전자회로기판의 단면도.
제14도는 제10실시예의 다층 전자회로기판을 도시한 것으로서, 주요부를 확대한 단면도.
제15도는 제11실시예의 다층 전자회로기판의 단면도.
제16도는 제16실시예의 다층 전자회로기판을 도시한 단면도.
제17도는 제16실시예의 다층 전자회로기판을 도시한 것으로서, 1개의 전자회로기판의 단면도.
제18도 내지 21도는 막상 소자, 각각의 방열체와 다공질 세라믹 소결체의 접한 상태를 도시한 주요부를 확대한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 다공질 코제라이트 기판 2, 12, 512, 522, 532 : 도전성 회로
3,13,513,523,533 : 저항체 10 : 세라믹 입자
11: 다공질 세라믹 소결체 40 : 도체층
48 : 글래스 접착제 49 : 금속 접착제
51,52,53 : 전자회로기판 55, 57 : 스루 흘
본 발명은 표면에 도전성 회로 등의 막상 소자를 형성한 신뢰성이 뛰어난 전자회로기판에 관한 것이다.
최근에, 전자회로기판으로서는 여러 가지 알려져 실용화되어 있으며, 예를 들면, 글래스에폭시 복합체, 알루미늄질 소결체, 및 멀라이트질 소결체 등을 재료로 하는 전자회로기판이 제안되어 사용되고 있다. 그리고, 고집적화를 촉진하는 한 방법으로서, 실리콘 집적회로 등을 기판에 직접 장착하는 방법이 검토되고 있다.
그러나, 글래스에폭시 복합체는 실리콘 집적회로와 열팽창율이 크게 다르므로, 그 기판에 직접 장착할 수 있는 실리콘 집적회로는 매우 작은 것으로 한정된다. 이 뿐만 아니라 글래스에폭시 복합체의 기판은 회로 형성 공정에서 그 사이즈가 변하기 쉬우므로, 특히 미세하고 정밀한 회로가 요구되는 기판은 적용이 곤란하다.
알루미늄질 소결체나 멀라이트질 소결체는 경도가 높고 기계가공성이 떨어진다. 이 때문에 예를 들면, 스루흘(through holes)등을 설치하기 위해 기계가공이 필요한 경우에는, 생성형체(green shaped body)의 단계에서 가공한 후 소결하는 방법이 행해지고 있다. 그런, 연소(firign)시의 수축을 균일하게 생기게 하는 것은 곤란하고, 특히 치수(dimensional)의 고정확도가 요구되거나 사이즈가 큰 것을 제조하는 것은 곤란하였다.
그래서, 이들 문제에 대처하기 위하여 특개소 61-287190호 또는 특개소 64-82689호에는 다공질 세라믹 소결체의 기공내에 수지를 함침한 기판이 제안되어 있다.
이 기판은 세라믹 기공률을 변화시킴으로써, 그 위에 장착되는 부품, 예를 들면, 실리콘 집적회로 등의 열팽창에 그 열팽창을 맞춘다. 이 기판의 열팽창은 낮아서 기판은 치수 안정면에서 우수하다. 또, 기계가공이 용이하고, 대형화 및 경량화에 대응할 수 있다.
한편, 최근에서는 고집적화를 위하여 전자회로기판의 다층화가 진행되고 있다. 칩 저항, 콘덴서 등의 칩 부품을 대체하여 이들 소자를 막상으로 회로상에 형성한 막상소자를 가지는 전자회로기판이 개발되고 있다. 이와같이, 막상의 도전성 회로, 저항체, 콘덴서 등의 막상 소자를 형성함으로서, 전자회로기판의 소형화, 경량화를 실현할 수 있다.
[본 발명이 해결하려는 과제]
그러나, 상기의 다공질 세라믹 수지함침 기판에 막상 소자를 형성한 전자회로기판은 사용상 신뢰성이 부족하다.
즉, 다공질 세라믹 수지함침체에서는, 그 표면에 형성한 막상소자가 수지상에 형성되기 때문에, 막상 소자는 수지의 동작에 의하여 현저하게 영향을 받는다. 예를 들면, 고습도, 고온도에 의하여 상기 수지와 접촉하고 있는 막상 소자의 초기 특성, 예를 들면, 저항치, 콘덴서 용량이 큭 변동한다는 큰 결점이 있다.
본 발명은 이러한 종래의 문제점에 감안하여, 상기 다공질 세라믹 소결체 수지 함침 기판의 장점을 생기게 하는 내고습도성, 내고온성에 뛰어나고, 신뢰서이 높은 전자회로기판을 제공하려는 것이다.
[과제를 해결하기 위한 수단]
본 발명은 도전성 회로, 저항, 콘덴서 등의 막상 소자를 그 표면에 직접 형성하고 있는 다공질 세라믹 소결체 및, 이 다공질 세라믹 소결체의 기공내에 채워진 수지로 구성되며, 상기 막상 소자의 하부면은 끼워져 밀착된 상태로 상기 다공질 세라믹 소결체의 표면상의 기공 및 요철에 삽입되는 것을 특징으로 하는 전자회로기판을 제공한다.
즉, 본 발명의 전자회로기판에 있어서, 다공질 세라믹 소결체의 표면에 기공 및 요철에, 도전성 회로등의 막상 소자가 쐐기형으로 밀어젖히고 들어가 직접 밀착한다. 한편, 그 이외의 기판 내부의 기공내에서는 수지가 채워진다.
또, 상기 전자회로기판을 제조하는 방법에 있어서, 다공질 세라믹 소결체의 표면에 막상소자를 직접 형성하고, 그 후에 다공질 세라믹 소결체의 기공내에 수지를 함침시키는 방법이 있다.
다공질 세라믹 소결체의 표면에 도전성 회로등의 막상 소자를 형성하는 방법에 있어서, 우선 세라믹의 생성형체에 막상 소자를 형성하는 입자를 포함한 페이스트를 인쇄 등의 방법에 의하여 도포하고, 다음에 세라믹의 생성형체를 소결체가 형성되는 온도에서 연소하는 방법이 있다.
또한, 다른 방법으로서는 우선 다공질 세라믹 소결체를 작성하여 둔 후, 그 표면에 상기 페이스트를 도포하고, 다음에 연소하는 방법이 있다.
다공질 세라믹 소결체의 표면에 회로이외의 부분을 마스크하여 증착, 스퍼터링 등에 의하여 도전성 회로등의 막상 소자를 형성하고, 그 후 상기 마스크를 제거하는 방법이 있다.
어느 방법에서도, 다공질 세라믹 소결체와 막상 소자가 직접 밀착하고 있는 것이 중요하다.
상술하듯이, 다공질 세라믹과 막상 소자가 직접 밀착하고 있으므로, 막상 소자는 온도, 습도 등의 환경변화에 대하여 매우 안정하게 되는 것이다. 여기에서, 막상 소자란 도전성 회로, 막상 저항체, 막상 콘덴서 등, 기판상에 막상으로 형성하는 전자 부품을 말한다.
또, 상기 다공질 세라믹 소결체의 재질로서는 코제라이트, 알루미늄, 질화 알루미늄, 멀라이트, 티탄산 마그네슘, 티탄산 알루미늄, 이산화실리콘, 산화납, 산화아연, 산화 베리륨, 산화주석, 산화바튬, 산화마그네슘, 산화칼슘 중의 적어도 1종의 주성분으로 하는 세라믹 등이 있다. 이중에, 코제라이트는 열팽창율이 실리콘 집적회로의 열팽창율에 가깝고 바람직한 재료이다.
또, 상기 소결체중에 함침시키는 수지로서는 에폭시수지, 폴리이미드수지, 트리아진수지, 폴리패라반산수지, 폴리아미드이미드수지, 실리콘수지, 에폭시실리콘수지, 아클릴산수지, 메타크릴산수지, 아니린산수지, 페놀수지, 우레탄 계수지, 프란계수지, 비소수지 등이 있다.
이들 수지를 다공질 소결체의 기공내에 함침시키는 방법으로서는, 수지를 가열 용융하여 두고, 이중에 이미 막상 소자를 형성하고 있는 다공질 소결체를 침적하는 방법이 있다. 또, 수지를 용매에 녹여 함침시키는 방법, 모노마 상태의 수지를함침시킨 후 폴리마화하는 방법 등이 있다.
본 발명에서, 상기 다공질 세라믹 소결체는 평균 기공 지름이 0.2내지 15㎛인 것을 좋다. 그 이유는 평균 기공 지름이 0.2㎛ 보다도 작으면, 상기 막상 소자와 다공질 세라믹 소결체의 밀착력이 저하하기 때문이다. 즉, 밀착력 향상에 영향을 주는 쐐기 효과가 저하하기 때문이다. 즉, 밀착력 향상에 영향을 주는 쇄기 효과가 저하하기 때문이다. 한편, 평균 기공 지름이 15㎛보다도 크면, 다공질 세라믹 소결체의 표면보다 많이 깊은 막상 소자가 들어가고, 정밀도가 높은 전자회로기판의 형성이 곤란하게 되기 때문이다.
또한, 본 발명에서는, 기공율이 10%(용량비)이상인 것이 좋다. 그 이유는 기공율이 10%보다 작으면, 상기 쐐기 효과가 저하하기 때문이다.
표면에 도전성 회로등의 막상 소자를 형성한 다공질 세라믹 소결체에 대해서는, 세라믹 입자가 구성하는 다공질부의 기공에 수지가 채워진다.
상기 도전성 회로에 도금, 다른 부품과의 접속을 행하고자 할 때는 다공질 세라믹 소결체에 수지를 채우기 전에, 미리 마스크 처리하여 수지와 접촉하지 않도록 하고, 채운 후에는 상기 마스크를 제거하는 것으로 도체면을 노출시키는 것도 가능하다.
이와 같이 형성된 기판의 표리의 도통은 다공질 세라믹 소결체에 수지를 채운 후에 스루 흘을 형성하고, 무전해 구리 도금 등으로 쉽게 도통할 수 있다.
[작용 및 효과]
본 발명의 전자회로기판은 다공질 세라믹 소결체의 표면에 막상 소자를 직접 밀착시키고 있으므로, 막상 소자는 상기 소결체의 입자사이에 쐐기형으로 강하게 결합되어 분리되지 않는다. 또한 막상 소자가 형성되어 있지 않는 부분은 수지가 채워져 있으므로, 내고습도성, 내고온도성도 우수하다.
수지를 채우는 것으로 기판의 강도를 증가시키고, 균열이 생기지 않게 함과 동시에 기계가공을 용이하게 하며, 파손, 치핑 등의 가공결함을 방지할 수 있다. 기체의 투과를 막고 사용 환경으로부터의 영향을 저감하는 것에 효과적이다.
따라서, 본 발명에 의하면, 내고습도성, 내고온도성에 뛰어나고, 신뢰성이 높은 전자회로기판을 제공할 수 있다.
상기와 같이 구성한 전자회로기판은 절연층을 통해 그 복수 매를 적층 형태로 접합하여, 다층의 전자회로기판으로 하는 것도 가능하다(제3도 참조).
이러한 다층전자회로기판의 제조방법으로서는 막상 전자를 형성함과 함께 기공내에 수지를 함침한 다공질 세라믹 소결체로 된 전자회로기판을 복수매 준비하고, 이 전자회로기판을 절연층을 통해 적층하여 다층 전자회로기판을 제조하는 방법이 있다.
상기 절연층으로서는 수지 또는 수지와 무기재료의 복합재가 있다. 이런 수지로서는 에폭시수지, 페놀수지, 폴리아미드수지 등을 사용한다. 수지와 무기재료의 복합재료로는 에폭시 수지와 글래스파이버, 페놀수지와 종이, 이미드수지와 실리카 분말 등을 사용한다.
또, 상기와 같이 하여 얻은 다층 전자회로기판의 표면에는 상기 절연층을 설치하고, 그 위에 도체층을 형성하는 것도 가능하다(제7도 참조).
상기 도체층은 전자회로를 말한다. 상기 도체층은 예를들면 도체 호일의 접착, 스퍼터링, 증착, 무전해 도금에 의하여 형성된다.
또한, 상기 전자회로기판은 적충하지 않고 이것을 단독으로 사용하고, 그 전자회로기판의 표면에 절연층을 통해 상기 도체층을 설치한 다층 전자회로기판으로 하는 것도 가능하다(제6도 참조).
상기 다층 전자회로기판은 상기와 같은 각각의 전자회로기판을 절연층을 통해 다층으로 적층하게 된다.
따라서, 내고습도성, 내고온도성, 및 기계가공성이 뛰어나고, 신뢰성이 높은 다층 전자회로기판을 제공할 수 있다.
또한, 상기 뛰어난 성능을 가지는 전자회로기판의 표면에 상기 절연층을 설치하여 그 위에 도체층을 형성한 경우에는, 상기 발명과 마찬가지로 뛰어난 성능을 가지는 다층 전자회로기판을 제공할 수 있다.
또, 상기 다층 전자회로기판의 제조에서는 다공질 세라믹 소결체의 표면에 막상 소자를 직접 형성하고, 그 후 다공질 세라믹 소결체를 복수매 적층하고, 그 후에 다공질 세라믹 소결체의 기공내에 수지를 함침시키는 방법이 있다.
상기 방법에 의하여 얻어진 다층 전자회로기판에서는, 다공질 세라믹 소결체의 표면 기공 및 요철에, 도전성 회로등의 막상 소자가 쐐기형으로 들어가서 직접 밀착하고 있다. 한편, 막상 소자가 형성된 부분이외의 가공내에는, 전자회로기판을 적층한 후에 수지가 채워진다.
상기 제조방법에 의하여 내고습도성, 내고온도성 및 기계가공성에 뛰어나고, 신뢰성이 높은 다층 전자회로기판을 제공할 수 있다.
상기 다층 전자회로기판은 복수의 전자회로기판이 다공질 중간층을 통해 다층 상태로 적층되어 있으며, 이 다공질 중간층의 기공내에는 수지가 함침되어 있는 구성으로 하는 것도 가능하다.
상기 다층 전자회로기판의 제조방법으로는 다공질 세라믹 소결체의 표면에 막상 소자를 직접 형성한 전자회로기판을 복수매 사용하고, 이들을 상기 다공질 중간층을 개재하여 적층, 접착하며, 다음에 상기 소결체의 기공내에 수지를 함침하는 방법이 있다.
상기 다공질 중간층으로서는 글래스등의 무기질 또는 금속의 다공질체를 사용한다. 이러한 다공질 중간층으로서는 비교적 융점이 낮은 글래스, 혹은 세라믹, 알루미늄, 금, 은, 구리, 텅스텐 등이 있다. 상기와 같이 다공질 형태로 하기 위해서는 분말형 입자를 기판면에 도포하여 기판을 중합한 후 융점이하의 온도에서 가열 소결하는 수단을 사용한다.
상기 다공질 중간층의 기공율은 열전도율의 저하를 방지하는 점과 열팽창차가 생기는 응력을 완화하는 이유에서 5내지 50%가 좋다.
또, 이러한 다공질 중간층은 전자회로기판사이에 세라믹 분말의 생성 형태를 삽입하여 고온으로 연소함으로서 형성하는 것도 가능하다. 이러한 연소에 의해 상기 생성형체중의 세라믹 분말이 소결하는 것에 따라서 다공질 중간층을 형성하는 것이다(제10실시예 참조).
또한, 상기 다공질층 중간층으로서 금속을 사용하는 경우, 상기 중간층에 접하는 기판면상에 상기 막상 소자가 있는 경우에는 그 막상 소자와 다공질 중간층사이에는 전기 절연층을 설치한다.
또, 상기 다공질 중간층의 기공내에도 다공질 세라믹 소결체의 경우와 마찬가지로 수지가 함침된다.
상기 다층 전자회로기판에서는 적층되어 있는 각각의 전자회로기판사이에 상기 다공질 중간층이 개재되어 있다. 그리고, 상기 다공질 중간층은 무기질 또는 금속에 의하여 구성되어 있으므로 전열성이 좋다. 그런고로, 각 전자회로기판에서 발생한 열은 다공질 중간층보다 외부로 효율좋게 방열된다.
따라서, 내고습도성, 내고온도성, 방열성 및 기계가공성이 우수하고, 신뢰성이 높은 다층 전자회로기판을 제공할 수 있다.
또, 본 발명에서는 상기 다공질 세라믹 소결체의 표면에 열판을 접합하고, 전자회로기판을 구성하는 것도 가능하다. 또, 이 전자회로기판은 적층하여 다층 전자회로기판으로 하는 것도 가능하다.
또한, 상기 다층 전자회로기판을 제조하는 방법으로서는 다공질 세라믹 소결체의 표면에 막상 소자를 직접 형성함과 함께 그 소결체에 방열체를 접착한 전자회로 기판을 복수매 사용하고, 이들 사이에 상기 다공질 중간층을 개재시켜, 적층, 접착하고, 다음에 상기 소결체의 가공내에 수지를 함침하는 방법이 있다.
상기 전자회로기판에서, 방열체는 직접 또는 접착체를 통해, 상기 기공 및 요철에 쐐기형으로 들어가 밀착하고 있다. 한편, 막상 소자를 형성한 부분이외의 기공내에는 전자회로기판을 적층한 후에 수지가 채워진다.
상기 방열체로서는 후술하는 바같이. 세라믹 소결체, 다이아몬드, 금속막 등이 있다. 또한, 이들 방열체는 다공질 세라믹 소결체에, 직접 혹은 접착층을 통해 접착한다.
즉, 다공질 세라믹 소결체의 표면에 직접 방열체를 접착하는 방법으로서는 세라믹의 생성형체에 미리 펀칭에 의한 개구부를 설치하여 두고, 한편으로는 준비하여 둔 방열체를 각각의 개구부에 삽입하고 다음에 이들을 소결하는 것이고, 상기 방열체를 연소하여 끼워 맞춘다. 또한, 포트프레스 등에 의하여 가압하면서 접합하는 방법이 있다. 상기 방열체로서는 고방열성 세라믹 소결체인 알루미늄, 탄화실리콘, 질화 알루미늄, 산화베리륨 등의 세라믹 소결체가 있다.
또한, 다른 방법으로서는 다공질 세라믹 소결체의 표면에, CVD등에 의하여 고방열성 세라믹, 예를들면, 다이아몬드, 탄화실리콘, 질화알루미늄 등의 막상 방열체를 형성하는 방법이 있다. 더욱이, 스프레잉, 중착, 스퍼터링에 의하여 각종 금속 혹은 무기질막의 방열체를 형성하는 방법이 있다.
한편, 다공질 세라믹 소결체와 방열체를 접착하는 접착제로서는 금속 또는/ 및 무기 재료 접착제가 있다.
이러한 접착제에 의한 접착방법으로서는 세라믹 소결체를 준비하고, 상기 접착제의 분말을 도포하여 두고, 상기 방열체를 접촉하여 배치한 후, 상기 접착제의 분말이 용융하는 온도까지 가열하는 방법이 있다. 이때, 다공질 세라믹 소결체와 방열체는 그 열팽창율이 서로 비슷한 것아 좋지만, 그렇지 않는 경우에는 방열체의 열팽창율을 작게 하여 열팽창차를 작게 한다. 또는, 금속의 무기 재료 분말의 비율을 변화시켜 열팽창율을 조절하거나, 금속 혹은 무기재료층은 다공질 세라믹 소결체와 방열체의 중간적인 열팽창율을 가지기 위해, 여러 단계로 형성되며, 이로써, 이들 사이의 열응력을 완화시키는 것이 좋다,
또한, 상기 금속 또는/ 및 무기재료로 된 접착체층은 가능한한 치밀질인 것이 좋다. 그 이유는 우수한 방열성을 발휘시키기 위해서이다. 이를 위하여, 가공률은 30%이하인 것이 좋다.
그리고, 상기와 같이 방열체와 막상 소자를 설치한 전자회로기판은 그 복수매를 적층형으로 겹치고, 이들 사이를 상기 다공질 중간층에 의하여 접합하여 다층체로 하고, 그후, 다공질 세라믹 소결체의 기공에 수지를 함침시켜, 다층 전자회로기판으로 한다(제16도 참조).
상기 전자회로기판에서는 방열체, 막상 소자가 마찬가지로 다공질 세라믹 소결체에 밀착 접합되어 있으므로, 소결체의 입자간에 쐐기형으로 강하게 결합하고 있다. 이 때문에, 기판상의 막상 소자로부터 발생하는 열을 효율 좋게 방열체에 전열 시킬 수 있다.
또한, 이와 같이 방열성이 우수하므로, 상기 전자회로기판은 발열량이 큰 실리콘 집적회로 또는 고저항 소자를 많이 장착할 수 있고, 소형화, 고집적화에 대처할 수 있다. 전원 모듈이나 적외선 발생장치 등 발열이 큰 장치의 전자회로 기판으로서도 유용하다.
따라서, 내고습도성, 내고온도성, 발열성 및 기계가공성에 뛰어나고, 신뢰성이 높은 다층 전자회로기판을 제공할 수 있다.
[실시예]
[제1실시예]
평균지름이 1.6㎛인 코제라이트 분말 100중량부에 대하여 폴리비닐 알콜 2중량부, 폴리에틸렌 글리콜 1중량부, 스테아린산 0.5 중량부 및 물 100 중량부를 배합하고, 볼밀(ball mill)중에서 3시간 혼합한 후 분무 건조한다.
이 건조물을 적량 취하고, 금속 다이틀 사용하여 1.0t/㎠의 압력에서 성형하고, 크기가 220㎜ x 250㎜ x 1.2㎜이고, 밀도가 1.5g/㎠(60vol%)인 세라믹 생성형체를 얻는다.
이 생성형체를 대기중에서 1400℃로 1시간 연소하여 다공질 코제라이트 소결체로 한다.
얻어진 다공질 세라믹 소결체는 밀도가 1.8g/㎠이고, 기공율이 30 vol(용량)%이고, 평균 기공 지름이 3.2㎛이다.
이 다공질 코제라이트 소결체의 표면에 평균 입자 지름 11㎛의 은-백금 입자를 46% 포함한 점도 90Pa·s의 페이스트를 325 메쉬의 스크린으로 인쇄한다. 이것에 의하여, 상기 다공질 코제라이트 소결체상에 막상 소자로서의 도전성 회로를 형성하고, 건조한후, 공기중 850℃에서 연소된다.
이 시점에 있어서, 상기 도전성 회로 패턴의 밀착 강도는 3kg/㎟이다. 다음에, 평균입자 지름이 16㎛인 산화루테늄 입자를 38% 포함한 점도 160 Pa·s의 페이스트를 325메쉬의 스크린으로 인쇄하고, 상기 도체상에 막상 소자로서의 막상 저항체를 형성한다. 건조한 후, 공기중에서 850℃로 연소한다. 이때의 저항치는 23Ω/?이다.
다음에, 이 다공질 코제라이트 소결체에 상기 막상 소자 형성면과는 반대면으로부터 2액성의 에폭시수지를 함침하고, 경화하여 전자회로기판을 얻는다. 이 함침은 무용매성의 액상 에폭시를 진공하에서 함침하는 방법으로 실행한다.
이 시점에 있어서 패턴의 밀착 강도는 3.8kg/㎟이다. 이 기판을 85℃'·85%RH(상대습도)에서 1000시간, 고온, 고습 수명 시험을 행한다. 그 결과, 저항치의 변화율은 0.32%이고, 우수한 안정성을 가지고 있다.
상기와 같이 하여 얻어진 전자회로기판은 제1도에 나타나듯이, 다공질 코제라이트 기판(11)의 표리 양면에 막상의 도전성 회로(2)와, 막상 저항체(13)를 밀착형성한 것이다.
상기 밀착상태는 제2도에 나타나듯이, 다공질 코제라이트 기판(11)을 구성하는 다수의 세라믹 입자(10)사이의 기공 및 요철 부분에 막상의 도전성 회로(12), 저항체(13)의 하면이 쐐기형으로 들어간 상태로 한다. 또한, 상기 기판(1)의 내부에서는 세라믹 입자(10)사이에 형성된 기공내에 수지(4)가 채워진 상태에 있다.
한편, 비교를 위하여 마찬가지로 하여, 다공질 코제라이트 소결체를 제작한 후, 즉시 동일한 2액성의 에폭시 수지를 함침하고, 동시에 구리 박막을 적층하여 기판을 얻는다. 다음에, 에칭이 의하여 회로 형성을 한다. 이때의 필링(peeling) 강도는 1.8kg/㎝로 낮다.
다음에. 이 회로 표면에 수지-탄소계의 저항체를 인쇄에 의하여 형성한다. 저항치는 870Ω/?이다, 마찬가지로 이 기판을 85℃
Figure kpo00002
85%RH에서 1000시간, 고습 수명 시험을 행한다. 그 결과, 저항치의 변화율은 5.3%이고 불안정하다.
[제2실시예]
평균 입자 지름이 2.4㎛인 알루미늄 분말 50중량부에 대하여 평균 입자 지름이 0.7㎛인 알루미늄 분말 50중량부와 폴리아크릴산 에스테르 12중량부, 폴리에스테르 분산 제 1중량부, 디브틸푸타레이트 2중량부 및 초산 에틸 50중량부를 배합하고 불밑중에서 3시간 혼합한 후, 시트 성형된다.
이 생성형체를 대기중 1550℃에서 1시간 연소하여, 다공질 알루미늄 소결체를 형성하였다.
얻어진 다공질 알루미늄 소결체는 밀도가 2.9g/㎠, 공기율이 25vol%, 평균기공 지름이 1.2㎛인 소결체이다.
이 다공질 알루미늄 소결체의 표면에 평균 입자 지름 18㎛인 란타늄 보라이드-산화주석 입자를 41% 포함한 점도 110Pa·s의 페이스트를 250 메쉬의 스크린으로 인쇄한다. 이것에 의하여, 상기 다공질 알루미늄 소결체상에 제1실시예와 마찬가지로 막상의 저항체를 형성하고, 건조한 후 질소중에서 900℃로 연소한다.
다음에, 이 막상 저항체상에 평균입자 지름 8㎛인 구리 입자를 50% 포함한 정도 120Pa·s의 페이스트를 250 메쉬의 스크린으로 인쇄한다. 이것에 의하여, 막상의 도체회로를 형성하고, 건조한후, 질소중에서 600℃로 연소한다. 이때의 패턴의 밀착강도는 2.5kg/㎟이다. 또, 이때의 저항치는 80kΩ/?이다.
이 다공질 알루미늄 소결체에 2액성의 에폭시 수지를 함침하고 경화하여 전자회로기판을 얻는다.
이 시점에 있어서, 패턴의 밀착강도는 3.4kg/㎟이다. 이 기판을 85℃, 85% RH에서 1000시간, 고온, 고습 수명 시험을 행한 바, 저항치의 변화율은 1.1%이고, 뛰어난 안정을 가지고 있다.
이 전자회로기판에 직경 0.4mm의 다이아몬드 드릴로 스루 흘을 설치하고, 무전해 구리 도금을 하여 표리의 도통시킨다. 또, 이 기판에서는 길이 350mm, 폭 250mm의 기판에, 12만개 이상의 구멍이 형성되게 할 수 있다.
[제3실시예]
본 발명의 실시예에서 이러한 다층 전자회로기판에 대하여 제3도 내지 제5도를 참조하여 설명한다.
다층 전자회로기판은 제3도에 나타나듯이 중앙의 전자회로기판(2)의 상하에 절연층(3)을 통해 전자회로기판(1,1)을 적층하고, 이들을 일체적으로 접착한 것이다. 전자회로기판(1)은 제4도에 나타나듯이, 기판으로서의 다공질 세라믹 소결체(11)의 표면측에 막상 도전성 회로(12)와 막상 저항체(13)를 이면측에 막상 도전성 회로(12)를 밀착 형성한 것이다.
또, 상기 밀착상태는 제5도에 나타나듯이, 다공질 세라믹 소결체(11)를 구성하는 다수의 세라믹 입자(10)사이의 요철 표면 부분에 막상의 도전성 회로(12), 막상의 저항체(13)의 하면이 쐐기형으로 들어간 상태이다. 또, 다공질 세라믹 소결체(11)의 내부에서는 세라믹 입자(10)사이에 형성된 기공내에 수지(14)가 채워진 상태이다.
상기 전자회로기판(2)은 전자회로기판(1)과 마찬가지로 구성되어 있다.
상기와 같이, 본 실시예의 다층 전자회로기판은 전자회로기판(1,1)사이에 전자회로기판(2)을 절연층(3)을 통해 설치한 것이고, 각 전자회로기판(1,1,2)은 그 표리 양면에 막상 소자를 가진다. 그런고로, 본 실시예는 6층 회로의 다층 전자회로기판이다.
[제4실시예]
본 실시예는 제6도에 나타나듯이, 전자회로기판(1)의 표면에 절연층(3)을 설치하고, 그 위에 도체층(40)을 형성한 것이다. 전자회로기판(1)은 제3실시예와 동일한 것을 사용한다.
[제5실시예]
본 실시예는 제7도에 나타나듯이, 8층 회로의 다층 전자회로기판이고, 또 가장 바깥 표면에도 절연층상에 도체층을 형성하고 있다.
즉, 본 실시예의 다층 전자회로기판은 전자회로기판(51,52,53)을 절연층(3)을 통해 적층 접착하고, 상하의 가장 바깥 표면에는 절연층(3)의 표면에 도체층(40)을 설치한 것이다.
상긱 각 전자회로기판(51,52,53)은 막상 도전성 회로(512,522,532), 막상 저항체(513,523,533)를 그 표면에 형성하고 있다. 전자회로기판(51,52,53)에 있어서, 막상 도전성 회로, 막상 저항체사이에는 기판-기판 도통 스루 흘(55), 기판 내 스루홀(57)이 각각 설치되어 있다.
이들 막상 도전성 회로(512,522,532), 막상 저항체(513,523,533)와, 기판으로서의 다공질 세라믹 소결체의 밀착상태, 다공질 세라믹 소결체내의 수지 채움상태 등은 제3실시예에 나타난 전자회로기판(1)과 마찬가지이다.
이렇게 하여, 상기 제3내지 제5실시예의 다층 전자회로기판은 그것을 구성하는 각 전자회로기판이 상기와 같은 구성을 가지고 있으므로, 내고습도성, 내고온도성이 뛰어나고 신뢰성이 높다.
[제6실시예]
상기 제5실시예에서 나타낸 8층 회로의 다층 전자회로기판(제7도 참조)을 제작하고, 테스트를 행한다.
상기 다층 전자회로기판은 우선 전자회로기판(A)과 전자회로기판(B)을 제작하에 두고, 전자회로기판(A,A)사이에 전자회로기판(B)을 적층함으로서 제작한다.
즉, 전자회로기판(A)을 제작하기 위하여, 평균 입자 지름이 1.6㎛인 코제라이트 분말 100중량부에 대하여 폴리비닐 알콜 2중량부, 폴리에틸렌글리콜 1중량부, 스테아린산 0.5중량부, 및 물 100중량부를 배합하고, 볼밀중에서 3시간 혼합한 후, 분무한다.
이 건조물을 적정 량 취하고 금속 타이어를 사용하여 1.0t/㎠의 압력에서 성형하고 크기가 가 220㎜ x 250㎜ x 1.2㎜이고, 밀도가 1.5g/㎠(60vol%)인 세라믹 생성형체를 얻는다.
이 생성형체를 대기중 1400℃로 1시간 연소하여 다공질 코제라이트 소결체로 한다.
얻어진 다공질 세라믹 소결체는 두께가 0.2mm이고, 밀도가 1.8g/㎠이고, 기공율이 30 vol(용량)%이고, 평균 기공 지름이 3.2㎛이다.
이 다공질 코제라이트 소결체의 표면에 평균 입자 지름 11㎛의 은-백금 입자를 46% 포함한 점도 90Pa·s의 페이스트를 325 메쉬의 스크린으로 인쇄한다. 이것에 의하여, 상기 다공질 코제라이트 소결체상에 막상 소자로서의 도전성 회로를 형성하고, 건조한 후, 공기중 850℃에서 연소된다.
이 시점에 있어서, 상기 도전성 회로 패턴의 밀착 강도는 3kg/㎟이다. 다음에, 평균입자 지름이 16㎛인 산화루테늄 입자를 38% 포함한 점도 160 Pa·s의 페이스트를 325메쉬의 스크린으로 인쇄하고, 상기 도체상에 막상 소자로서의 막상 저항체를 형성한다. 건조한 후, 공기중에서 850℃로 연소한다. 이때의 저항치는 23Ω/?이다.
다음에, 이 다공질 코제라이트 소결체에 2액성의 에폭시수지를 함침하고, 경화하여 전자회로기판을 얻는다. 이 함침은 무용매성의 액상 에폭시를 진공하에서 함침하는 방법으로 실행한다.
이 시점에 있어서 패턴의 밀착 강도는 3.8kg/㎟이다. 이 기판을 85℃'·85%RH(상대습도)에서 1000시간, 고온, 고습 수명 시험을 행한다. 그 결과, 저항치의 변화율은 0.32%이고, 우수한 안정성을 가지고 있다. 다음에 이 기판의
Figure kpo00003
0.5mm의 다이아몬드 드릴로 스루 흘을 형성하고, 10㎛의 무전해 구리 도금에 의하여 표리 회로의 일부를 도통시킨다.
이상에 의하여, 전자회로기판(A)을 제작한다.
다음에 전자회로기판(B)을 제작하기 위하여, 평균 입자 지름이 2.4㎛인 알룸늄 분말 50중량부에 대하여 평균 입자 지름이 0.7㎛인 알류미늄 분말 50중량부와 폴리아크릴산에스테르 12중량부, 폴리에스테르 분산제 1중량부, 디브틸푸타레이트 2중량부 및 초산에틸 50중량부를 배합하고, 볼밀 중에서 3시간 혼합한 후, 시트를 성형한다.
이 생성형체를 대기압하의 공기중에서 1550℃의 온도로 1시간 연소하여, 다공질 알루미늄 소결체를 형성한다.
얻어진 소결체는 두께가 0.3mm로서 밀도가 2.9g/㎠, 기공율이 25vol%, 평균 기공 지름이 1.2㎛이다.
이 소결체의 표면에 평균 입자 지름 18㎛의 란타늄 브라이드-산화주석 입자를 41% 포함하는 점도 110Pa·s의 페이스트를 250내지 스크린으로 인쇄하고, 막상 저항체를 형성하며, 건조한 후 절소중에서 900℃로 연소한다.
다음에, 이 막상 저항체상에 평균 입자 지름 8㎛인 구리 입자를 50% 포함하는 점도 120Pa·s의 페이스트를, 250메쉬의 스크린으로 인쇄하여 도체 회로를 형성하고, 건조한 후 질소중에서 600℃로 연소한다. 이때의 패턴 밀착강도는 2.5kg/㎟이다. 이때, 저항치는 80㏀/?이다.
이 다공질 알루미늄 소결체에 2액성의 에폭시 수지를 함침하고 경화하여 전자회로기판을 얻는다.
이 기관의 패턴의 밀착강도는 3.4kg/㎟이다. 더욱이, 이 기판을 85℃ 85%RH에서 1000시간 고온, 고습 수명 시험을 행한 바, 저항치의 변화율은 1.1%이고 뛰어난 안정성을 가지고 있다.
이 전자회로기판에
Figure kpo00004
0.25mm의 다이아몬드 드릴로 스루흘을 형성하고, 15㎛의무전해 구리 도금을 하여 표리를 도통시킨다.
이상에 의하여, 전자회로기판(B)을 제작한다.
다음에, 상기 다공질 코제라이트 소결체로 된 전자회로기판(A)(제,1, 3층)과, 상기 다공질 알루미늄 소결체로 된 전자회로기판(B)(제2층)을 상기 제7도와 같이 적층하고, 각각의 기판 사이에 절연층으로서의 0.05mm의 BT수지계 프래프레그를 개재시켜 적층 프레스한다.
다음에, 이 적층제에
Figure kpo00005
0.40mm의 다이아몬드 드릴로 스루흘을 형성하고, 10㎛의 무전해 구리도금을 하여 상기 3매의 기판사이를 도통시킨다.
다음에, 상기 적층제의 표리에 절연층으로 에폭시계의 수지를 100㎛ 도포하고, 그 위에 18㎛의 구리 박막을 배치하여 진공 프레스를 하여, 표리 면에 각각 도체층을 형성한다.
다음에, 그 적층체에
Figure kpo00006
0.40mm의 다이아몬드 드릴로 표리 및 중간층까지 구멍을 내고, 마찬가지로 10㎛의 무전해 구리 도금을 하여 도통을 한 후, 표리면의 도체층을 에칭으로 회로를 형성한다.
이와 같이 하여, 얻어진 다층 전자회로기판은 8층 회로이고, 총 두께는 1.25mm로서 매우 얇은 것이다. 이 다층 전자회로기판은 1㎠당 막상의 저항수가 48개이고, 콘덴서 소자가 22개 내장된 매우 실장 밀도가 높은 것이다.
이 다층 전자회로기판에 대하여, 20℃에서 30초, 260℃에서 30초의 오일딥(oil dipping)반복 내열 시험을 실시한다. 그 결과, 500 사이클에서도 단선, 기판간 분리 등의 불량은 발생하지 않는다.
또한, 상기 전자회로기판(A,B)는 상기 제4도, 제5도에 나타나듯이, 다공질 세라믹 소결체(11)의 표리 앙면에 막상의 도전성 회로(12)와, 막상 저항체(13)을 강하게 밀착 형성한 것이다(상세한 것은 제3실시예를 참조).
한편, 비교를 위하여 마찬가지로, 다공질 코제라이트 소결체를 제조한 후, 즉시 동일한 2액성의 에폭시 수지를 함침하고, 동시에 구리 박막을 적층하여 기판을 얻는다. 다음에 에칭에 의하여 회로를 형성한다. 이때의 필링 강도는 1.8kg/cm로 낮다.
상기 전자회로기판(A,B)에서는 각각 길이 350mm, 폭 250mm의 기판에, 12만개 이상의 구멍을 낼 수 있다. 이와 같이 본 발명의 전자회로기판은 강도가 높고, 기계가공이 뛰어나다.
[제7실시예]
본 발명의 실시예의 이러한 다층 전자회로기판에 대하여 제8도 내지 제10도를 참조하여 설명한다. 그 다층 전자회로기판은 제8도에 나타나듯이, 중앙의 전자회로기판(2)의 상하에 전자회로기판(1,1)을 적층하고, 이들을 일체적으로 접착한 것이다. 상기 전자회로기판(1)은 제9도에 나타나듯이, 기판으로서의 다공질 세라믹 소결체(11)의 표면측에 막상 도전성 회로(12)와 막상 저항체(13)를 또한 이번측에는 막상 도전성 회로(12)를 밀착 형성한 것이다.
상기 밀착상태는 제10도에 나타나듯이, 다공질 세라믹 소결체(11)를 구성하는 다수의 세라믹 입자(10)사이의 요철 표면 부분에 막상 도전성 회로(12), 막상 저항체(13)의 하면이 쐐기형으로 들어간 상태이다. 다공질 세라믹 소결체(11)의 내부에서는 세라믹 (10)사이에 형성된 기공내에, 적층후에 함침된 수지(14)가 채워져 있다.
또한, 상기 전자회로기판(2)에서도 전자회로기판(1)과 마찬가지다.
상기와 같이, 본 실시예와 다층 전자회로기판은 전자회로기판(1,1)사이에 전자회로기판(2)을 설치한 것이고, 각각의 전자회로기판(1,1,2)은 그 표리 양면에 막상 소자를 갖는다. 그러므로, 본 실시예는 6층 회로의 다층 전자회로기판이다.
다층 전자회로기판은 적층체로 한 후에, 그 전체를 용융 수지중에 침적하여 그 수지를 함침하고 있으므로, 각 기판사이에도 수지(14)가 채워지고, 그 표면이 수지에 의하여 피복된 상태이다.
[제8실시예]
본 실시예에서는 제11도에 나타나듯이, 8층 회로의 다층 전자회로기판이고, 가장 바깥 표면에도 절연층상에 도체층을 형성한 것이다.
즉, 본 실시예의 다층 전자회로기판은 전자회로기판(51,52,53)을 적층접착하게 되고, 상하의 최표면에는 절연층(3)을 설치하여, 그 표면에 도체층(40)을 설치한다.
상기의 각 전자회로기판(51,52,53)_은 막상 도전성 회로(512,522,532), 막상 저항체(513,523,533)를 그 표면에 형성하고 있다. 전자회로기판(51,52,53)에 있어서 막상 도전성 회로, 막상 저항체의 사이, 가장 바깥 표면의 도체층(40)사이에는, 기판-기판도통 스루 흘(55), 기판내 스루 흘(57)이 각각 설치되어 있다. 또한, 각 전자회로기판(51,52,53)사이에는 함침된 수지층(14)이 개재되어, 이들 사이의 전기 절연성을 확보하고 있다.
이들 막상 도전성 회로(512,522,532), 막상 저항체(513,523,533)와, 기판으로서의 다공질 세라믹 소결체가 밀착상태, 다공질 세라믹 소결체내의 수지 채움 상태 등은 제7실시예에 나타낸 전자회로기판(1)과 동일하다.
이렇게 하여, 상기 제7 및 제8실시예에서 이러한 다층 전자회로기판은 그것을 구성하는 각 전자회로기판이 상기와 같은 구성을 가지고, 다공질 세라믹 소결체의 기공내에서는 수지가 함침되어 있으므로, 내고습도성, 내고온도성, 기계가공성이 뛰어나고 신뢰성이 높다.
[제9실시예]
상기 제8실시예에 나타난 8층 회로의 다층 전자회로기판제11도 참조)을 제조하고 테스트를 행한다.
다층 전자회로기판은 우선 전자회로기판(A)과, 전자회로기판(B)는 제작하여두고, 전자회로기판(A,A)사이에 전기회로판(B)을 적층함으로서 제조된다.
즉, 전자회로기판(A)을 제작하기 위하여, 평균 입자 지름이 1.8㎛인 코제라이트 분말 100중량부에 대하여 폴리비밀 알콜 2중량부, 폴리에틸렌글리콜 1중량부, 스테아린산 0.5중량부 및 물 100중량부를 배합하고 볼밀중에서 3시간은 혼합한 후, 분무 건조한다.
이 건조물을 적정량 취하고, 금속 다이어를 사용하여 1.05t/㎠의 압력에서 성형하고, 크기가 크기가 가 220㎜ x 250㎜ x 1.2㎜이고, 밀도가 1.5g/㎠(60vol%)인 세라믹 생성형체를 얻는다.
이 생성형체를 대기중 1400℃로 1시간 연소하여 다공질 코제라이트 소결체로 한다.
얻어진 다공질 세라믹 소결체는 두께가 0.2mm이고, 밀도가 1.8g/㎠이고, 기공율이 30 vol(용량)%이고, 평균 기공 지름이 3.2㎛이다.
이 다공질 코제라이트 소결체의 표면에 평균 입자 지름 11㎛의 은-백금 입자를 46% 포함한 점도 90Pa·s의 페이스트를 325 메쉬의 스크린으로 인쇄한다. 이것에 의하여, 상기 다공질 코제라이트 소결체상에 막상 소자로서의 도전성 회로를 형성하고, 건조한 후, 공기중 850℃에서 연소된다.
이 시점에 있어서, 상기 도전성 회로 패턴의 밀착 강도는 3kg/㎟이다. 다음에, 평균입자 지름이 16㎛인 산화루테늄 입자를 38% 포함한 점도 160 Pa·s의 페이스트를 325메쉬의 스크린으로 인쇄하고, 상기 도체상에 막상 소자로서의 막상 저항체를 형성한다. 건조한 후, 공기중에서 850℃로 연소한다. 이때의 저항치는 23Ω/?이다.
여기서, 이 기판을 85℃,85%RH(상대습도)에서 1000시간, 고온, 고습 수명 시험을 행한다. 그 결과, 저항치의 변화율은 0.32%이고, 우수한 안정성을 가지고 있다
이상에 의하여, 전자회로기판(A)을 제작한다.
다음에, 전자회로기판(B)을 제작하기 위하여 평균입자 지름이 2.4㎛인 알루미늄 분말 50중량부에 대하여 평균 입자 지름이 0.7㎛인 알루미늄 분말 50중량부와 폴리아크릴산, 에스테르 12중량부, 폴리에스테르 분산제 1중량부, 디브틸푸타레이트 2중량부 및 초산에틸 50중량부를 배합하고, 볼밑중에서 3시간 혼합한 후, 시트 성형한다.
이 생성형체를 대기압하의 공기중에서 1550℃의 온도로 1시간 연소하여 다공질 알루미늄 소결체를 형성한다.
얻어진 소결체는 두께가 0.25mm에서 밀도가. 2.9g/㎤, 가공율이 25 vol%, 평균 기공 지름이 1.2㎛이다.
이 소결체의 표면에 평균 입자 지름 18㎛인 란타늄 보라이드-산화주석 입자를 41% 포함하는 점도 110Pa·s의 페이스트를 250 메쉬의 스크린으로 인쇄하고, 막상 저항체를 형성하고, 건조한 후 질소중에서 900℃로 연소한다.
다음에, 이 막상 저항체상에 평균 입자 지름 8㎛의 구리 입자를 50% 포함하는 점도 120Pa·s의 페이스트를, 250 메쉬의 스크린으로 인쇄하여 도체 회로를 형성하고, 건조한 후 질소중에서 600℃에사 연소한다. 이때의 패턴 밀착 강도는 2.5kg/㎟이다. 또한 이때의 저항치는 80㏀/?이다.
더욱이, 이 기판을 85℃, 85%RH에서 1000시간, 고온, 고습 수명 시험을 행한 바, 저항치의 변화율은 0.8%이고, 뛰어난 안정성을 가지고 있다.
이상에 의하여 전자회로기판(B)을 제조한다.
다음에, 상기 다공질 코제라이트 소결체로 된 전자회로기판(A)(제1,3층)과, 상기 다공질 알루미늄 소결체로 된 전자회로기판(B)는 (제2층)을 상기 제11도와 같이 적층한다.
다음에, 그 적층제에 2액성 에폭시수지를 함침, 경화시켜, 다층 전자회로기판을 얻는다. 이 함침은 그 적층체를 진공하에서 탈기(脫氣)한 후, 그 적층체를 넣은 용기내에 경화되지 않는 유동성 높은 상태의 수지를 투입하고 함침시킴으로서 행한다. 또, 이러한 함침일때에 10기압의 가압을 행하고, 층분히 함침시킨다. 그후 150℃, 8시간의 과열을 행하는 수지를 경화시킨다.
다음에, 이 적층체에
Figure kpo00007
0.40mm의 다이아몬드 드릴로 스루 흘을 형서하고, 10㎛의 무전해 구리 도금을 하여 상기 3매의 기판사이를 도통시킨다.
다음에, 상기 적층제의 표리에 절연층으로서의 0.05mm BT 수지계 프리프레그와, 그 위에 18㎛의 구리 박막을 배치하여 진공 프레스를 행하여 표리면에 각각 도체층을 형성한다.
다음에, 그 적층체에
Figure kpo00008
0.40mm의 다이아몬드 드릴로 표리 및 중간층까지 구멍을 내고, 마찬가지로 15㎛의 무전해 구리 도금을 하여 도통시킨 후, 표리면의 도체층을 에칭하여 회로를 형성한다.
이와 같이하여, 얻어진 다층 전자회로기판은 8층 회로이고, 총 두께는 1.05mm로서 매우 얇은 것이다. 이 다층 전자회로기판은 1㎠당 막상의 저항수가 46개이고, 콘덴서 소자가 24개 내장된 매우 실장 밀도가 높은 것이다.
이 다층 전자회로기판에 대하여, 20℃에서 30초, 260℃에서 30초의 오일딥 반복 내열 시험을 실시한다. 그 결과, 500 사이클에서도 단선, 기판간 분리 등의 불량은 발생하지 않는다.
또, 이 다층 전자회로기판을 85℃, 85% RH에서 1000시간, 고온, 고습 수명 시험을 행한 바, 저항치의 변화율은 산화루테늄계의 것은 0.38%이고, 란타늄 보라이드-산화주석계의 것은 1.53%로서 매우 안정하다.
또한, 상기 전자회로기판(A,B)는 상기 제2도, 제3도에 나타나듯이, 다공질 세라믹 소결체(11)의 표리 앙면에 막상의 도전성 회로(12)와, 막상 저항체(13)을 강하게 밀착 형성한 것이다(상세한 것은 제7실시예를 참조)
한편 비교를 위하여, 마찬가지로 하여 다공질 코제라이트 소결체를 제작한 후, 즉시 같은 2액성의 에폭시 수지를 함침하고, 동시에 구리 박막을 적층하여 기판을 얻는다. 다음에 에칭에 의하여 회로를 형성한다. 이때의 필링 강도는 1.8kg/cm로 낮다.
상기 전자회로기판(A,B)에서는 각각 길이 350mm, 폭 250mm의 기판에 12만개 이상의 구멍을 낼 수 있다. 이와 같이, 본 발명의 전자회로기판은 강도가 높고, 기계가공성이 뛰어나다.
[제10실시예].
본 발명의 실시예의 이러한 다층 전자회로기판에 대하여 제12도 내지 제14도를 사용하여 설명한다.
다층 전자회로기판은 제12도에 나타나듯이, 중앙의 전자회로기판(2)의 상하에 전자회로기판(1,1)을 적층하고, 이들은 다공질 중간층(6)을 개재시켜 일체로 접착한 것이다. 상기 전자회로기판(1)은 제13도에 나타나듯이, 기판으로서의 다공질 세라믹 소결체(11)의 표면측에 막상 도전성 회로(12)와 막상 저항체(13)를, 이면측에는 막상 도전성 회로(12)를 밀착 형성한 것이다.
상기 밀착상태는 제14도에 나타나듯이, 다공질 세라믹 소결체(11)를 구성하는 다수의 세라믹 입자(10)사이의 요철 표면 부분에 막상 도전성 회로(12), 막상 저항체(13)의 하면이 쐐기형으로 들어간 상태이다. 다공질 세라믹 소결체(11)의 내부에서 세라믹 입자(10)사이에 형성된 기공내에, 적층후에서 함침된 수지(14)가 채워져 있다.
상기 전자회로기판(2)도 전자회로기판(1)과 마찬가지다. 또한 다공질 중간층의 기공내에서도 상기 수지가 함침되어 있다.
상기와 같이, 본 실시예의 다층 전자회로기판은 전자회로기판(1,1)사이에 전자회로기판(2)을 배치하여 다공질 중간층(6)에 의하여 서로 접착한 것이고, 각 전자회로기판(1,1,2)은 그 표리 양면에 막상 소자를 갖는다. 그러므로, 본 실시예는 6층 회로의 다층 전자회로기판이다. 상기 다공질 중간층으로서 글래스가 사용된다.
또한, 다층 전자회로기판은 적층체로 한 후에, 그 전체를 용융 수지중에 침적하여 그 수지를 함침시키고 있으므로, 그 표면이 수지에 의하여 피복된 상태에 있다.
[제11실시예]
본 실시예는 제15도에 나타나듯이, 8층 회로의 다층 전자회로기판이고, 가장 바깥 표면에 절연층을 설치하여 그위에 도체층을 형성한다.
즉, 본실시예의 다층 전자회로기판은 전자회로기판(51,52,53)을 적층 접착하고, 또한 상하의 가장 바깥 표면에는 절연층(3)을 설치하고, 그 표면에 도체층(40)을 설치한 것이다.
상기 각 전자회로기판(51,52,53)은 막상 도전성 회로(512,522,532), 막상 저항체(513,523,533)를 그 표면에 형성하고 있다. 전자회로기판(51,52,53)에 있어서 막상 도전성 회로, 막상 저항체사이, 가장 바깥 표면의 도체층(40)사이에는 기판-기판 도통 스루 흘(55), 기판내 스루 흘(57)이 각각 설치되어 있다.
각 전자회로기판(51,52,53)사이에는 다공질 중간층(6)이 개재되어, 이들 사이가 접착되어 있다. 상기 다공질 중간층은 세라믹 재료로 구성되어 있다.
이들 막상 도전성 회로(512,522,532), 막상 저항체(513,523,533)와, 기판으로서 다공질 세라믹 소결체의 밀착 상태, 다공질 세라믹 소결체, 다공질 중간층내의 수지 채움 상태 등은 제10실시예에 나타낸 전자회로기판(1)과 마찬가지이다.
이렇게 하여, 상기 제10 및 제11실예의 이러한 다층 전자회로기판은 그것을 구성하는 각 전자회로기판이 상기와 같은 구성을 가지고, 각 전자회로기판사이에 전열성이 좋은 다공질 중간층이 배치되어 있다. 다공질 세라믹 소결체의 기공내에는 수지가 함침되어 있다. 그러므로 다층, 전자회로기판은 내고습도성, 내고온도성, 방열성 및 기계 가공성에 뛰어난 신뢰성이 높다.
[제12실시예]
상기 제11실시예에 나타낸 8층 회로의 다층 전자회로기판(제15도 참조)을 제착하고, 테스트를 행한다.
상기 다층 전자회로기판은 우선 전자회로기판(A)과 전자회로기판(B)을 제작하여 두고 전자회로기판(A,A)사이에 전자회로기판(B)을 적층함으로서 제작한다.
즉, 전자회로기판(A)을 제작하기 위하여, 평균 입자 지름이 1.8㎛인 코제라이트 분말 100중량부에 대하여 폴리비닐알콜 2중량부, 폴리에틸렌 글리콜 1중량부, 스테아린산 0.5중량부 및 물 100중량부를 배합하고, 볼밀중에서 3시간 혼합한 후, 분무 건조한다. 이 건조물을 적정량 취하고, 금속 다이를 사용하여 1.0t/㎠의 압력에서 형성하고, 크기가 220mm x 250mm x 1.2mm, 밀도가 1.5g/㎤(60 vol%)의 세라믹 생성형체를 얻는다.
이 생성형체에 구멍을 낸 후, 300℃로 연소하여, 유기계 바인더를 제거한 후 성형체 표면에 스퍼터링에 이하여 두께 0.5㎛의 금 패턴을 배선한다.
이상에 의하여, 전자회로기판(B)을 제작한다.
다음에, 상기 다공질 코제라이트 성형체로 된 전자회로기판(A)(제1,3층)과, 상기 다공질 알루미늄 성형체로 된 전자회로기판(B)(제2층)을 상기 제15도와 같이 3층으로 적층한다. 그리고, 10kg/㎠로 가압하면서 공기중에서 135℃에서 연소한다. 이것에 의하여, 소결체로 된다.
여기서, 얻어진 소결체의 물리적 특성이 측정된다.
그 결과, 각 층의 평균 기공 지름, 밀도, 기공율은 코제라이트 층에서는 3.0㎛, 1.8g/㎤, 32%(vol)이고, 알루미늄층에서는 0.52㎛, 2.54g/㎤, 35%이다.
또한, 상기 코제라이트 층과 알루미늄층의 사이에는 Al2O3-SiO2-MgOrP의 중간층이 0.5㎛ 형성되어 있다. 이 다공질 중간층의 평균 가공 지름, 기공율은 1.5㎛, 42%의 다공질층이다. 층간의 밀착성은 1.8kg/㎟으로 양호한 밀착성을 갖는다.
다음에, 이 적층체의 표리면에, 평균 입자 지름 16㎛인 산화루테늄 입자를 38% 포함하는 점도 170Pa·s의 페이스트를 325 메쉬의 스크린으로 인쇄하고, 박막의 저항체를 형성한다. 건조한후, 공기중, 850℃에서 연소한다. 이때의 저항치는 59Ω/?이다.
이 단계에서, 이 기판을 85℃, 85%RH(상대습도)에서 1000시간, 고온, 고습, 수명 시험을 행한바, 저항치의 변화율은 0.12%이고, 뛰어난 안정을 가지고 있다. 다음에, 그 적층제에 2액성의 에폭시 수지를 함침, 경화시켜, 다층 전자회로기판을 얻는다. 이 함침은 기판을 진공하에 두고, 탈포된(defoamed)에폭시수지를 진공하에서 함침하고, 다음에 열경화시킴으로써 행한다.
다음에, 이 수지함침한 적층체의 표리에 절연층으로서 0.05mmd의 BT 수지계 프리프레그와, 그위에 18㎛의 구리 박막을 배치하여 진공 프레스를 행하고, 표리면에 각각 도체층을 형성한다.
다음에 그 적층체에
Figure kpo00009
0.40mm의 다이아몬드 드릴로 표리 및 중간층까지 구멍을 내고, 마찬가지로 15㎛의 무전해 구리 도금을 하여 도통시킨 후, 표리면의 도체층을 에칭하여 회로를 형성한다.
이렇게 하여 얻어진 다층 전자회로기판은 8층 회로이고, 총 두께는 0.86mm로서 매우 얇은 것이다. 이 다층 전자회로기판은 1㎠당 막상의 저항수가 26개이고, 콘덴서 소자가 14개 내장된 매우 실장 밀도가 높은 것이다.
이 다층 전자회로기판에 대하여, 20℃에서 30초, 260℃에서 30초의 오일딥 반복 내열 시험을 실시한다. 그 결과, 500 사이클에서도 단선, 기판간 분리 등의 불량은 발생하지 않는다.
이 다층 전자회로기판을 85℃, 85%RH(상대습도)에서 1000시간, 고온, 고습, 수명 시험을 행한바, 저항치의 변화율은 0.18%이고, 매우 안정하다.
그 다층 전자회로기판에 대하여 진공하에서 레이져 프래쉐 시험에 의하여 열전도율을 측정한다. 그 결과, 3.6w/m.k와 방열성이 높다. 또한, 다공질 중간층을 설치하지 않고, 유기계 접착 필름에서 접착한 것은 0.9w/m.k이다.
또한, 상기 전자회로기판(A,B)은 상기 제13도, 제14도와 같이 다공질 세라믹 소결체(11)의 표리 양면에 막상의 도전성 회로(12)와, 막상 저항체(13)을 강하게 밀착 형성한 것이다(상세한 것은 제10실시예 참조).
한편, 비교를 위하여 마찬가지로 하여, 다공질 코제라이트 소결체를 제작한 후, 즉시 동일한 2액성의 에폭시 수지를 함침하고, 동시에 구리 박막을 적층하여 기판을 얻는다. 다음에, 에칭에 의하여 회로를 형성한다. 이때의 필링 강도는 1.8kg/cm이고 낮다.
또한, 상기의 다층 전자회로기판에서는 각각 길이 350mm, 폭 250mm의 기판에 12만개이상의 구멍을 낼 수 있다. 이와 같이 본 발명의 전자회로기판은 강도가 높고, 기계가공이 뛰어나다.
[제13실시예]
제12실시예와 같은 코제라이트 성형체(기판A)와 알루미늄 성형체(기판B)를 사용하여, 그 표면에 도체 회로를 형성하기 위한 텅스텐 분말로 된 페이스트를 스크린 인쇄로 형성한다. 즉, 제12실시예에 있어서, 금 패턴으로 변하여 텅스텐 패턴을 형성한다. 그 이외에는 제3실시예와 마찬가지다.
그 결과, 제15도에서 스루 흘내의 텅스텐 입자는 소결하지 않고 도통시키며, 접속 신뢰성, 저항 안정성 등이 우수하다.
[제14실시예]
제12실시예와 같은 세라믹 성형체를 사용하고, 다층 전자회로기판을 제작한다.
즉, 제12실시예에서 나타난 코제라이트 성형체를 공기중 1400℃에서 연소하여 다공질 코제라이트 소결체를 형성한다. 이 소결체는 두께가 0.25mm이고, 밀도가 1.8g/㎤, 기공율이 30%, 평균 기공지름이 3.2㎛의 소결체이다.
다음에, 상기 다공질 코제라이트 소결체의 표면에 평균 입자 지름이 11㎛의 은-페라듐 입자를 48% 포함하는 점도 80Pa·s의 페이스트를 325 메쉬의 스크린으로 인쇄하고, 도체 회로를 형성한다. 다음에, 평균입자 지름 16㎛의 산화루테늄 입자를 38% 포함하는 점도 170Pa·s의 페이스트를 325메쉬의 스크린으로 인쇄하고, 상기 도체상에막상의 저항체를 형성한다.
한편, 제12실시예와 같은 알루미늄 성형체를 대기중, 1550℃에서 1시간 연소하여, 다공질 알루미늄 소결체로 한다. 그 소결체는 두께 0.25mm, 밀도 2.9g/㎤, 기공율 25%, 평균 기공 지름 0.29㎛이다.
이 다공질 알루미늄 소결체의 표면에 상기 다공질 코제라이트 소결체의 표면에 인쇄하는 것과 같은 패라듐 입자를 도포하고 회로를 형성한다. 다음에, 평균 입자 지름 16㎛인 산화루테늄 입자를 38% 포함하는 점도 170Pa·s의 페이스트를 325메쉬의 스크린으로 인쇄하고, 상기 도체상에 막상의 저항체를 형성한다.
다음에, 상기 제12도와 같이, 제1, 3층을 다공질 코제라이트 소결체, 제2층을 다공질 알루미늄 소결체로서 적층한다. 이때, 다공질 중간층 형성을 위하여 , 각 층간에 평균 입자 지름 13㎛인 Al2O3-SiO2-TiO2계 세라믹 분말을 약 100㎛을 포하고, 이에 각각의 소결체가 결합된다. 그 후 이들의 공기중에서 850℃에서 연소한다.
이 시점에서의 대표적인 저항치는 350Ω/?이다. 또, 중간층의 평균 기공지름, 기공율은 5.5㎛, 33%인 다공절층이다. 층간의 밀착성은 4.5kg/㎟으로서 우수한 밀착성을 가지고 있다.
다음에, 제12실시예와 마찬가지로 하여, 2액성의 에폭시 수지를 함침하고, 경화하여 다층 전자회로기판을 얻는다.
이렇게 하여 얻어진 다층 전자회로기판은 6층이고, 총 두께는 0.93mm로서 매우 얇은 것이다. 더욱이 1㎠당 막상의 저항체가 56개, 콘덴서 소자가 11개 내장된 매우 실장 밀도가 높은 것이다.
이 기판에 대하여 20℃에서 30초, 260℃에서 30초의 오일 딥 반복 내열 시험을 실시한다. 그 결과, 500 사이클에서도 단선, 기판관 분리등의 불량은 발생하지 않는다.
이 다층 전자회로기판을 85℃, 85%RH에서 1000시간, 고온, 고습 수명 시험을 행한 바, 저항치의 변화율은 0.25%로 매우 안정된다.
또한, 방열성에 관해서는 2.9w/m.k이다.
[제15실시예]
제14실시예와 마찬가지로, 회로와 막상 저항 소자가 형성된 다공질 코제라이트 소결체를 공기중에서 850℃로 연소한다.
얻어진 회로의밀착강도는 3kg이고, 이 시점에서의 대표적인 저항치는 300Ω/?이다.
한편, 제14실시예와 마찬가지로 다공질 알루미늄 소결체를 형성하고, 이 표면에 평균 입자 지름 18㎛인 란타늄 보라이드-산화주석 입자를 41% 포함하는 점도 110Pa·s의 페이스트를 250 메쉬의 스크린으로 인쇄한다. 그리고 건조한 후, 질소중에서 900℃에서 연소하고 막상의 저항체를 형성한다.
다음에 이 저항체상에 평균 입자 지름 8㎛인 구리 입자를 50% 포함하는 점도 120Pa·s의 페이스트를 250 메쉬의 스크린으로 인쇄히고, 도체 회로를 형성한다.
상기 다공질 코제라이트 소결체를 제2층에, 다공질 알루미늄 소결체를 제1, 제3층에 적층한다. 이때, 다공질 중간층 형성을 위하여, 각 층간에 평균 입자 지름 18㎛인 B2O3-SiO2-TiO2계 글래스 분말을, 약 50㎛도포하고, 그 후 절소중에서 600℃에서 연소한다.
이렇게 하여 얻어진 중간층의 평균 기공계, 기공율은 7.1℃, 21%의 다공층이다. 또, 층간의 밀착성은 6.9kg/㎟로 우수한 밀착성을 가지고 있다.
다음에, 제12실시예와 마찬가지로, 2액성의 에폭시 수지를 함침하고, 경화하여, 다층 전자회로기판을 얻는다. 다층 전자회로기판늠 6층 회로이고, 총 두께는 0.83mm에서 매우 얇다. 1㎠당 막상의 저항체가 61개, 콘덴서 소자가 26개 내장된 매우 실장 밀도가 높은 것이다.
이 기판에 대하여, 20℃에서 30초, 260℃에서 30초의 오일 딥 반복 내열시험을 실시한 바 500사이클에서도 단선, 기판간 분리등의 불량은 발생하지 않는다.
또한, 이 다층 전자회로기판을 85℃, 85%RH에서 1000시간, 고온, 고습 수명 시험을 행한다. 그 결과 저항치의 변화율은 산화루테늄계에서 0.41%, 란타늄 보라이드-산화주석계에서 1.18%로 매우 안정하다. 또한, 방열성은 2.3w/m.k이다.
[제16실시예]
본 발명의 실시예에서 이러한 다층 전자회로기판에 대하여 제16도 내지 제21도를 참조하여 설명한다.
상기 다층 전자회로기판은 제16도에 나타나듯이, 중앙의 전자회로기판(52)의 상하게 전자회로기판(51,53)을 적층하고, 이들 사이에는 다공질 중간층(6)을 설치하여, 일체적으로 접착하고, 그 상하의 표면에 절연층(3)을 통해 도체층(35)을 형성하고, 8층 회로로 한 것이다. 각 전자회로기판은 아래와 같이 방열체를 갖는다.
상기 전자회로기판(51)은 제17도에 나타나듯이, 기판으로서의, 다공질 세라믹 소결체(11)의 표면측에, 막상 도전성 회로(512)와 막상 저항체(513)를 이 면측에도 마찬가지로 막상 소자를 밀착 형성한 것이다. 또한, 상기 다공질 세라믹 소결체(11)에는 그 이면측에 끼워 맞춰 가공하여 설치한 오목부(16)내에 글래스 접착제(48)를 통해 금속 방열체(41)을 접합하고 개구부(17)에는 세라믹 방열체(42)를 접합하고 있다. 다공질 세라믹 소결체(11)의 표면측에는 금속 접착제(49)를 통해 금속 방열체(43)를 접합하고 있다.
또한, 상기 막상 소자의 밀착상태는 제18도에 나타나듯이, 다공질 세라믹 소결체(11)를 구성하는 다수의 세라믹 입자(10)사이의 요철 표면 부분에, 막상 도전성 회로(512), 막상 저항체(513)의 하면이 쐐기형으로 들어간 상태이다.
제19도에 나타나듯이, 금속 방열체(41)을 접합하고 있는 접착제(48)도, 다공질 세라믹 소결체(11)의 세라믹 입자(10)사이에 쐐기형으로 밀착 접합하고 있다.
제20도에 나타나듯이, 다공질 세라믹 소결체(11)의 개구부(17)와 세라믹방열체(42)사이도, 방열체(42)의 측면이 상기 개구부(17)의 세라믹 입자(10)사이에 쐐기형으로 밀착 접합하고 있다.
제21도에 나타나듯이, 금속 방열체(43)를 접합하고 있는 접착체(49)와 다공질 세라믹 소결체(11)사이에도 접착제(49)가 세라믹 입자(10)사이에 쐐기형으로 접합하고 있다.
또한, 다공질 세라믹 소결체(11)의 내부에서는 세라믹 입자(10)사이에 형성된 기공내에, 적층후에 함침된 수지(14)가 채워진다(제18도 참조). 다공질 중간층(6)의 기공내에도 마찬가지로 수지가 함첨되어 있다.
또한, 다른 전자회로기판(52,53)에서도 상기 전자회로기판(51)과 마찬가지이다. 즉, 상기 각 전자회로기판(51,52,53)은 막상 도전성 회로(512,522,532), 막상 저항체(513,523,533)를 그 표면에 형성하고 있다. 각 전자회로기판은 상기와 같이 방열체를 갖는다. 또한, 전자회로기판(51,52,53)에 있어서 막상 도전성 회로, 막상 저항체 사이, 더욱이 가장 표면의 도체층(35)사이에는 기판-기판 도통 스루흘(55), 기판내 스루흘(57)이 각각 설치되어 있다.
또한, 각 전자회로기판(51,52,53)사이에는 다공질 중간층(6)이 개재되어 있다. 상기 다공질 중간층은 세라믹계 재료로 구성되어 있다.
다층 전자회로기판은 적층체로 한 후에, 그 전체를 용융 수지중에 침적하여 그 수지를 함치시키므로, 그 표면이 수지에 의하여 피복된다.
이렇게 하여, 본 실시예에서 이러한 다층 전자회로기판은 그것을 구성하는 각 전자회로기판에 밀착성이 우수한 막상 소자, 방열체가 접합하고 있으며, 도는 각 전자회로기판사이에는 전열성이 우수한 다공질 중간층이 배치되어 있다. 또, 다공질 세라믹 소결체의 기공내에는 수지가 함침되어 있다. 그러므로, 다층 전자회로기판은 내고습도성, 내고온도성, 방열성 및 기계가공성이 뛰어나고 신뢰성이 높다.
[제17실시예]
상기 제16실시예에 나타난 것과 유사한 8층 회로의 다층 전자회로기판(제16도 참조)를 제작하고, 테스트를 행한다.
다층 전자회로기판은 우선 전자회로기판(A)과 전자회로기판(B)을 제작하여두고, 전자회로기판(A)의 상하게 전자회로기판(B,B)을 적층하는 것에 의하여 제작한다.
즉, 전자회로기판(A)을 제작하기 위하여, 평균 입자 지름이 1.8㎛인 코제라이트 분말 100중량부에 대하여 폴리비닐알콜 2중량부, 폴리에틸렌 글리콜 1중량부, 스테아린산 0.5중량부 및 물 100중량부를 배합하고, 볼밀중에서 3시간 혼합한 후, 분무 건조한다.
이 건조물을 적정량 취하고, 금속 다이를 사용하여 1.0t/㎠의 압력에서 형성하고, 크기가 220mm x 250mm x 1.2mm, 밀도가 1.5g/㎤(60 vol%)의 세라믹 생성형체를 얻는다.
이 생성형체에 구멍을 내고 20x 20mm의 개구부를 설치한다.
한편, 방열체(42)(제17도참조)를 만들기 위하여, 평균입자 지름이 0.30㎛인 알루미늄 분말 100중량부와 폴리아크릴산 에스테르 12중량부, 폴리에스테르 분산체 1중량부, 디브틸푸타레이트 2중량부 및 초산 에틸 50중량부를 배합하고, 볼밀중에서 3시간 혼합한 후, 시트 성형하여 생성형체를 얻는다. 이 생성형체를 공기중에서 1650℃로 연소한다.
그 결과, 밀도 4.02g/㎤. 기공율 0.2%의 치밀질 알루미늄 소결체를 얻는다.
그후, 19.2x19.2mm로 절단하고, 방열체(42)로 되어, 상기 코제라이트 생성형체를 공기중, 1400℃에서 연소하여, 다공질 코제라이트 소결체를 형성한다.
얻어진 다공질 코제라이트 소결체는 두께 0.25mm, 밀도 1.8g/㎤, 기공율 30%, 평균 기공 지름 3.2㎛이다.
또한, 상기 치밀질 알루미늄 소결체로 된 방열체와 다공질 코제라이트 소결체의 접합 강도는 8.9kg/㎟로 매우 강하게 접합하고 있다.
다음에, 이 다공질 코제라이트 소결체의 표면에 평균 입자 지름 11㎛인 은-패라듐 입자를 48%를 포함하는 점도 80Pa·s의 페이스트를 235 매쉬의 스크린을 인쇄하며, 상기 도체상에 박막의 저항체를 형성한다.
이상에 의하여 전기회로기판(A)를 제작한다.
다음에, 전자회로기판(B)을 제작하기 위하여, 평균 입자 지름이 0.68㎛인 알루미늄 분말 50중량부에 대하여, 평균 입자 지름이 0.32㎛인 알루미늄 분말 50중량부와 폴리아크릴산 에스테르 12중량부, 폴리에스테르 분산 제1중량부, 디브릴푸타레이트 2중량부, 및 초산 에틸 50중량부를 배합하고,, 불밀중에서 3시간 혼합한 후, 시트 성형한다.
이 생성형체에 20 x 20 x 0.2mm 크기의 오목부(16)(제17도 참조)를 형성한다.
다음에, 이것을 공기중, 1550℃에서 1시간 연소하여 다공질 알루미늄 소결체로 한다.
소결체는 두께 0.45mm, 밀도 2.9g/㎠, 기공율 25%, 평균기공지름 0.29㎛이다.
이 다공질 알루미늄 소결체의 표며에, 상기 다공질 코제라이트 소결체의 표면에 인쇄한 것과 같은 은-패라듐 입자를 도포하여 회로를 형성한다. 다음에 평균 입자 지름 16㎛의 산화루테늄 입자를 38%, 포함하는 점도 170Pa·s의 페이스트를 325 메쉬의 스크린으로 인쇄하고, 상기 도체상에 박막의 저항체를 형성한다.
다음에, 상기 다공질 알루미늄 소결체의 오목부(16)에 접착제로서K2O-SiO2-PbO계의 평균 입자 지름 13㎛인 글래스 분말을 두께 30㎛로 놓고, 그 위에 방열체(41)(제17도 참조)로서 알로이 판(니켈철 합금)(42)을 두고 가열하여 고정한다. 또한, 알로이 판(42)의 표면은 크롬산으로 거칠게 된다.
이상에 의하여 전자회로기판(B)을 제작한다.
다음에, 상기 다공질 코제라이트 소결체로 된 전자회로기판(A)(제2층)과, 상기 다공질 알루미늄 소결체로 된 전자회로기판(B)(제1,제3층)을 상기 제16도와 같이 3층으로 적층한다.
이때, 다공질 중간층(제16도 참조)을 형성하므로, 각 층간에 평균 입자 지름 13㎛의 Al2O3-SiO2-TiO2계 세라믹 분말을 약 100㎛도포하고, 이에 각 소결체를 결합 한다. 이것을 공기중에 820℃에서 연소한다. 이때의 대표적 저항치는 350Ω/?이다.
그 결과, 제1, 제3층의 다공질 알루미늄 소결체의 글래스를 통해 접착된 방열체와 다공질 알루미늄 소결체의 밀착강도는 4.3kg/㎟이고, 접착층의 기공율은 13%이다.
또한, 다공질 중간층은 평균 기공 지름, 기공율이 5.0㎛, 35%의 다공질층이고, 소결체간의 밀착도는 2.5kg/㎟에서 양호한 밀착성을 갖는다.
다음에, 이 적층제의 표리 며에 방열판을 접착하기 위하여, 우선 스퍼터링에 의하여 2
Figure kpo00010
2mm 크기의 정방형의 95% Sn-5%, Pb 납땜부를, 종횡으로 각각 5개씩 14x14mm 크기의 정ㅇ형으로 배열한다. 다음에, 15x15mm의 두께 1mm의 방열용 구리 판을 상기 납땜부에 장착하여 260℃로 가열하여 접착한다. 이 밀착강도는 12kg/㎟이고, 납땜부는 약 6%의 기공을 가지고 접착하고 있다.
다음에, 상기 적층체의 표리에 0.05mm의 BT수지계 프리프레그와 18㎛의 구리 박막을 배치하여 진공 프래스를 행하여 표리에 2층의 도체층을 형성한다.
다음에, 직경 0.40mm의 다이아몬드 드릴로 표리 및 중간층까지 구멍을 내고, 마찬가지로 하여 15㎛의 무전해 구리 도금을 하여 도통시킨후, 표리 도체층을 에칭에 의하여 회로를 형성한다.
다음에, 2액성의 에폭시 수지를 함침하고 경화하여, 다층 전자회로기판을 얻는다. 이 함침은 기판을 진공하에 두고, 탈포된 수지를 진공하에서 함침하고, 다음에 열경화하는 방법에 의하여 행한다.
이렇게 하여 얻어진 다층 전자회로기판은 8층 회로이고, 총 두께는 1.55mm로 매우 얇은 것이다. 게다가, 이 다음 전자회로기판은 1㎠당 막상의 저항체가 35개, 콘덴서 소자가 8개 내장된 매우 실장 밀도가 높은 것이다.
또한, 이 다층 전자회로기판 전체의 열전도율은 8w/m.k이고, 매우 열방산성이 우수하다.
이 다층 전자회로기판에 대하여, 20℃에서 30초, 260℃에서 30초이 오일딥 반복 내열 시험을 실시한다. 그 결과 500 사이클에서도 단선, 기판간 분리 혹은 방열체의 분리등의 불량을 발생하지 않는다.
또한, 이 다층 전자회로기판은 85℃, 85%RH에서 1000시간, 고온, 고습 수명 시험을 행한 바, 저항치의 변화율은 0.18%로 매우 안정되어 있다.
상기 다층 전자회로기판에서는 각각 길이 350mm, 폭 250mm의 기판에, 12만개 이상의 구멍을 낼 수 있다. 이와 같이, 본 발명의 전자회로기판은 강도가 높고, 기계 가공성이 뛰어나다.
[비교예]
또한, 비교를 위하여 상기 제 17실시예에서, 방열체를 다공질 세라믹 소결체와 직접 접속하지 않고, 금속 또는 무기 재료의 접착제로 접착하지 않고, 간단히 함침 수지로 접착한다. 그리고 제17실시예와 마찬가지의 다층 전자회로기판을 제조한다. 그 결과, 전체의 열전도율은 2.6w/m.K이다.
또한, 방열체를 사용하지 않았을 때에는 전체의 열전도율은 0.9w/m.K이다. 어느것도 제2실시예의 경우에 비하여 방열성이 좋지 않음을 알 수 있다.
또한, 비교를 위히여 상기 제17실시예와 마찬가지로 하여 다공질 코제라이트 소결체를 제작한 후, 즉시 마찬가지의 2액성 에폭시 수지를 함침하고, 동시에 구리 박막을 적층하여 기판을 얻는다. 다음에, 에칭에 의하여 회로를 형성한다. 이때의 필링 강도는 1.8kg/cm로 낮다.

Claims (20)

  1. 도전성 회로(12), 저항(13), 콘덴서와 같은 막상 소자를 그 표면에 직접 형성하고 있는 다공질 세라믹 소결체(11) 및, 상기 다공질 세라믹 소결체(11)의 기공내에 채워진 수지(4)로 구성되며, 상기 막상 소자(12,13)의 하부면은 끼워져 밀착된 상태로 상기 다공질 세라믹 소결체(11)의 표면상의 가공 및 요철에 삽입되는 전자회로기판.
  2. 제1항에 있어서, 상기 다공질 세라믹 소결체(11)는 평균 기공 지름이 0.2내지 15㎛로서 기공율이 10용량 %이상인 전자회로기판.
  3. 제1항에 또는 제2항에 있어서, 상기 전자회로기판을 절연층(3)을 통해 복수매 적층하여 다층 상태가 있는 전자회로기판.
  4. 제3항에 있어서, 가장 바깥 표면의 전자회고기관의 표면에는 절연층(3)을 형성하고, 그 절연층(3)에 도체층(40)을 형성하고 있는 전자회로기판.
  5. 제3항에 있어서, 상기 절연층(3)은 수지 또는 수지와 무기 재료의 복합 재료로 구성되는 전자회로기판.
  6. 제1항에 있어서, 상기 전자회로기판의 복수개가 다공질 중간층을 통해 다층 상태로 적층 결합되며, 그 다공질 중간층의 기공내에는 수지로 채워지는 전자회로기판.
  7. 제1항에 있어서, 상기 다공질 세라믹 소결체의 표면에 방열체를 접합하고 있는 전자회로기판.
  8. 다공질 세라믹 소결체의 표면에 막상 소자를 직접 형성하는 단계 및, 상기 막상 소자의 하부면이 끼워져 밀착된 상태로 상기 다공질 세라믹 소결체 표면상의 기공 및 요철에 삽입되도록 상기 다공질 세라믹 소결체의 기공내에 수지를 채우는 단계로 구성되는 전자회로기판의 제조방법.
  9. 제8항에 있어서, 상기 막상 소자의 형성은 다공질 세라믹 성형체의 표면에 막상 소자 형성용의 페이스트(paste)를 도포하고, 그후 가열, 연소하는 것에 의하여 이루어지는 전자회로기판의 제조방법.
  10. 제8항 또는 9항에 있어서, 상기 막상 소자의 형성은 다공질 세라믹 소결체의 표면에 막상 소자 형성용의 페이스트를 도포하고, 그후 가열함으로써 이루어지는 전자회로기판의 제조 방법.
  11. 제8항에 있어서, 상기 막상 소자의 형성은 상기 다공질 세라믹 소결체의 표면에 회로 형성 부분을 제외하여 마스킹을 하고, 증착 또는 스퍼터링에 의하여 막상소자를 형성하고, 그 후 마스크를 제거함으로써 이루어지는 전자회로기판의 제조방법.
  12. 제8항에 있어서, 상기 다공질 세라믹 소결체의 기공에는 그 위에 제공된 상기 막상 소자를 갖는 상기 다공질 세라믹 소결체를 침적함으로써, 용융된 수지로 채워지는 전자회로기판의 제조방법.
  13. 제8항에 있어서, 상기 다공질 세라믹 소결체의 기공에는, 모노마(monomer)상태의 수지를 다공질 세라믹 소결체에 주입하고 상기 모모마 상태의 수지를 중합(polymerizing)시킴으로써 수지로 채워지는 전자회로기판이 제조방법.
  14. 제8항에 있어서, 상기 다공질 세라믹 소결체는 평균 기공 지름이 0.2내지 15㎛이고, 기공율이 10용량%이상인 전자회로기판의 제조방법.
  15. 제8항에 있어서, 다수의 상기 전자회로기판을 마련하는 단계 및, 다수의 상기 전자회로기판을 절연층을 통해 적층하여 상호 결합시키는 단계를 더 포함하며, 이로써 다층 전자회로기판을 제조하는 전자회로기판의 제조방법.
  16. 제15항에 있어서, 가장 바깥 전자회로기판의 표면상에 절연층이 형성되고, 상기 절연층상에 도전층이 형성되는전자회로기판의 제조방법.
  17. 제8항에 있어서, 상기 다공질 세라믹 소결체의 표면에 막상소자를 직접 형성하고, 그 후 다공질 소결체를 복수매 적층하며, 그 후 상기 다공질 세라믹 소결체의 기공내에 수지를 채우는 전자회로기판의 제조방법.
  18. 제17항에 있어서, 다수의 상기 다공질 세라믹 소결체는 절연층을 통해 적층하여 결합되는 전자회로기판의 제조방법.
  19. 제17항에 있어서, 다수의 상기 다공질 세라믹 소결체는 다공질 중간층을 통해 적층하여 상호 결합되며, 상기 다공질 중간층의 기공내에 수지를 채우는 전자회로기판의 제조방법.
  20. 제8항에 있어서, 상기 전자회로기판은 다공질 세라믹 소결체의 표면에 방열판을 부착하고 있는 전자회로기판의 제조방법.
KR1019900011819A 1989-08-03 1990-08-01 전자회로기판 및 그 제조 방법 KR100211852B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP1201757A JP2787953B2 (ja) 1989-08-03 1989-08-03 電子回路基板
JP201757 1989-08-03
JP225951 1989-08-31
JP1225951A JP2803751B2 (ja) 1989-08-31 1989-08-31 多層電子回路基板
JP1226585A JP2803752B2 (ja) 1989-09-01 1989-09-01 多層電子回路基板
JP226585 1989-09-01
JP245952 1989-09-21
JP1245952A JP2803754B2 (ja) 1989-09-21 1989-09-21 多層電子回路基板
JP1247048A JP2803755B2 (ja) 1989-09-22 1989-09-22 多層電子回路基板
JP247048 1989-09-22

Publications (2)

Publication Number Publication Date
KR910005735A KR910005735A (ko) 1991-03-30
KR100211852B1 true KR100211852B1 (ko) 1999-08-02

Family

ID=27529290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900011819A KR100211852B1 (ko) 1989-08-03 1990-08-01 전자회로기판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US5144536A (ko)
EP (1) EP0411639B1 (ko)
JP (1) JP2787953B2 (ko)
KR (1) KR100211852B1 (ko)
DE (1) DE69008963T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101437988B1 (ko) * 2008-04-24 2014-09-05 엘지전자 주식회사 인쇄회로기판 및 이를 제조하는 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06737A (ja) * 1991-03-29 1994-01-11 Shin Etsu Chem Co Ltd 静電チャック基板
WO1992018213A1 (en) * 1991-04-12 1992-10-29 E.I. Du Pont De Nemours And Company High dielectric constant flexible ceramic composite
JPH0829993B2 (ja) * 1991-09-23 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション セラミツク複合構造及びその製造方法
EP0535711A3 (en) * 1991-10-04 1993-12-01 Matsushita Electric Ind Co Ltd Method for producing multilayered ceramic substrate
US5531945A (en) * 1992-04-13 1996-07-02 Mitsubishi Gas Chemical Company, Inc. Process for the production of base board for printed wiring
KR0155186B1 (ko) * 1992-05-26 1998-12-15 키무라 미치오 세라믹 기판과 그 제조방법 및 세라믹 흡착기판을 사용한 박판흡착장치
US5461823A (en) * 1994-03-28 1995-10-31 Composite Manufacturing & Research, Inc. Vegetation barrier
EP0697724B1 (en) * 1994-08-02 1999-03-10 Mitsubishi Gas Chemical Company, Inc. Process for the production of a base board for printed wiring boards
TW350194B (en) * 1994-11-30 1999-01-11 Mitsubishi Gas Chemical Co Metal-foil-clad composite ceramic board and process for the production thereof the invention relates to the metal-foil-clad composite ceramic board and process for the production
US5790368A (en) * 1995-06-27 1998-08-04 Murata Manufacturing Co., Ltd. Capacitor and manufacturing method thereof
CN1273762A (zh) * 1998-05-06 2000-11-15 日本碍子株式会社 印刷电路用基材、其制造方法及所述基材的半成品块
US6171921B1 (en) * 1998-06-05 2001-01-09 Motorola, Inc. Method for forming a thick-film resistor and thick-film resistor formed thereby
JP2000239995A (ja) * 1999-02-19 2000-09-05 Matsushita Electric Ind Co Ltd 絶縁基材とプリプレグおよびそれを用いた回路基板
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
JP2001247382A (ja) * 2000-03-06 2001-09-11 Ibiden Co Ltd セラミック基板
US6417062B1 (en) * 2000-05-01 2002-07-09 General Electric Company Method of forming ruthenium oxide films
DE10221498A1 (de) * 2002-05-14 2003-12-04 Basf Ag Kondensatoren hoher Energiedichte
JP3887337B2 (ja) * 2003-03-25 2007-02-28 株式会社東芝 配線部材およびその製造方法
EP1641329A4 (en) * 2003-06-30 2010-01-20 Ibiden Co Ltd CIRCUIT BOARD
CN101061762A (zh) * 2004-11-19 2007-10-24 松下电器产业株式会社 内置电容器的多层基板及其制造方法、冷阴极管点灯装置
JP2007096185A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 回路基板
EP2026379B1 (en) * 2006-06-02 2012-08-15 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing same
US20080112165A1 (en) * 2006-11-15 2008-05-15 Kyocera Corporation Light-emitting device
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
CN101462384A (zh) * 2007-12-21 2009-06-24 深圳富泰宏精密工业有限公司 模制品
US8529089B2 (en) * 2007-12-26 2013-09-10 Kyocera Corporation Light emitting device and illumination device
JP4581011B2 (ja) 2008-01-25 2010-11-17 株式会社東芝 電気部品とその製造方法
US8529991B2 (en) * 2009-07-31 2013-09-10 Raytheon Canada Limited Method and apparatus for cutting a part without damaging a coating thereon
JP5679688B2 (ja) 2010-03-31 2015-03-04 キヤノン株式会社 液体吐出ヘッド及びその製造方法
US9916932B1 (en) * 2011-08-24 2018-03-13 The Boeing Company Spacer for cast capacitors
US8715391B2 (en) * 2012-04-10 2014-05-06 Milliken & Company High temperature filter
WO2014084050A1 (ja) * 2012-11-28 2014-06-05 京セラ株式会社 配線基板およびその実装構造体
US9226396B2 (en) * 2013-03-12 2015-12-29 Invensas Corporation Porous alumina templates for electronic packages
CN205115306U (zh) 2014-09-30 2016-03-30 苹果公司 陶瓷部件
US10071539B2 (en) 2014-09-30 2018-09-11 Apple Inc. Co-sintered ceramic for electronic devices
US10207387B2 (en) 2015-03-06 2019-02-19 Apple Inc. Co-finishing surfaces
US10216233B2 (en) 2015-09-02 2019-02-26 Apple Inc. Forming features in a ceramic component for an electronic device
JP6801705B2 (ja) * 2016-03-11 2020-12-16 株式会社村田製作所 複合基板及び複合基板の製造方法
EP3490958A1 (en) 2016-07-27 2019-06-05 Corning Incorporated Ceramic and polymer composite, methods of making, and uses thereof
WO2018163982A1 (ja) * 2017-03-09 2018-09-13 株式会社村田製作所 多層基板
US10542628B2 (en) 2017-08-02 2020-01-21 Apple Inc. Enclosure for an electronic device having a shell and internal chassis

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652332A (en) * 1970-07-06 1972-03-28 American Can Co Manufacture of printed circuits
JPS57122592A (en) * 1981-01-23 1982-07-30 Tokyo Shibaura Electric Co Method of producing hybrid integrated circuit
JPS6135555A (ja) * 1984-07-27 1986-02-20 Nec Corp 厚膜混成集積回路装置
DE3674034D1 (de) * 1985-03-27 1990-10-18 Ibiden Co Ltd Substrate fuer elektronische schaltungen.
US4614837A (en) * 1985-04-03 1986-09-30 Allied Corporation Method for placing electrically conductive paths on a substrate
JPS61281088A (ja) * 1985-05-31 1986-12-11 イビデン株式会社 機械加工性に優れたセラミツク複合体
JPH046907Y2 (ko) * 1986-01-29 1992-02-25
JPS63158801A (ja) * 1986-12-23 1988-07-01 旭硝子株式会社 抵抗器
US4721831A (en) * 1987-01-28 1988-01-26 Unisys Corporation Module for packaging and electrically interconnecting integrated circuit chips on a porous substrate, and method of fabricating same
US4799983A (en) * 1987-07-20 1989-01-24 International Business Machines Corporation Multilayer ceramic substrate and process for forming therefor
JPH01189191A (ja) * 1988-01-25 1989-07-28 Toshiba Corp 回路基板
JPH02148789A (ja) * 1988-03-11 1990-06-07 Internatl Business Mach Corp <Ibm> 電子回路基板
US4940623A (en) * 1988-08-09 1990-07-10 Bosna Alexander A Printed circuit board and method using thermal spray techniques

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101437988B1 (ko) * 2008-04-24 2014-09-05 엘지전자 주식회사 인쇄회로기판 및 이를 제조하는 방법

Also Published As

Publication number Publication date
JP2787953B2 (ja) 1998-08-20
DE69008963D1 (de) 1994-06-23
KR910005735A (ko) 1991-03-30
EP0411639A2 (en) 1991-02-06
DE69008963T2 (de) 1994-10-20
EP0411639B1 (en) 1994-05-18
JPH0364984A (ja) 1991-03-20
US5144536A (en) 1992-09-01
EP0411639A3 (en) 1991-09-25

Similar Documents

Publication Publication Date Title
KR100211852B1 (ko) 전자회로기판 및 그 제조 방법
US7198996B2 (en) Component built-in module and method for producing the same
KR940009175B1 (ko) 다층 프린트기판의 제조방법
US6753483B2 (en) Printed circuit board and method of manufacturing the same
KR100200902B1 (ko) 다층세라믹 소결체 및 그 제조방법
US20100224396A1 (en) Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component
US6245171B1 (en) Multi-thickness, multi-layer green sheet lamination and method thereof
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
US6242075B1 (en) Planar multilayer ceramic structures with near surface channels
JP2005072328A (ja) 多層配線基板
EP0535711A2 (en) Method for producing multilayered ceramic substrate
JP2006210536A (ja) 電子部品の製造方法、電子部品付き配線基板
JP2803755B2 (ja) 多層電子回路基板
JPH08316598A (ja) プリント配線板およびその製造方法
JP2803754B2 (ja) 多層電子回路基板
JP2803752B2 (ja) 多層電子回路基板
JPH09293968A (ja) 多層配線基板およびその製造方法
JP2803751B2 (ja) 多層電子回路基板
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JPH1093246A (ja) 多層配線基板
JP2006179742A (ja) 電子部品及びその製造方法、電子部品付き配線基板、金属と誘電体との界面構造
JPH0221157B2 (ko)
JP2004356308A (ja) 配線基板用絶縁層及びそれを用いた配線基板とその製造方法
JP4579673B2 (ja) 電子部品及びその製造方法、電子部品付き配線基板
JPH1093248A (ja) 多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 15

EXPY Expiration of term