JPS6135555A - 厚膜混成集積回路装置 - Google Patents
厚膜混成集積回路装置Info
- Publication number
- JPS6135555A JPS6135555A JP15680184A JP15680184A JPS6135555A JP S6135555 A JPS6135555 A JP S6135555A JP 15680184 A JP15680184 A JP 15680184A JP 15680184 A JP15680184 A JP 15680184A JP S6135555 A JPS6135555 A JP S6135555A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- thick film
- hybrid integrated
- circuit device
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/013—Thick-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は厚膜混成集積回路装置に関し、特に熱放散特性
′に優れているので、集積回路装置の小形化および高密
度化に適するものである。
′に優れているので、集積回路装置の小形化および高密
度化に適するものである。
（従来の技術）
半導体装置の熱放散管性の良否は装置自身の大きさおよ
び集積度に重大な影響を与える。特にパワーのモジー−
ル等を搭載する厚膜混成集積回路装置では熱放散性が装
置自身め小形化および高集積度化に著しい限界を与える
。
び集積度に重大な影響を与える。特にパワーのモジー−
ル等を搭載する厚膜混成集積回路装置では熱放散性が装
置自身め小形化および高集積度化に著しい限界を与える
。
従来、混成集積回路を構成する各回路素子はアルミナ基
板上に固着されその熱伝導により熱放散が行なわれて来
た。アルミナ基板は電気的絶縁性に優れ、機械的強度が
大きく、更に熱膨張係数がシリコンに近いなどの諸条件
をある程度満たす良好な材料ではあるが、熱伝導率が比
較的良くないのが欠点である。例えば、現在の半導体装
置全般に広く使用されている９２チアルミナの熱伝導率
には約１７ （ｗ／ｍｋ）で１）、９９チアルミナでも
高々２５（ｗ／ｍｋ）程度にすぎないものである。
板上に固着されその熱伝導により熱放散が行なわれて来
た。アルミナ基板は電気的絶縁性に優れ、機械的強度が
大きく、更に熱膨張係数がシリコンに近いなどの諸条件
をある程度満たす良好な材料ではあるが、熱伝導率が比
較的良くないのが欠点である。例えば、現在の半導体装
置全般に広く使用されている９２チアルミナの熱伝導率
には約１７ （ｗ／ｍｋ）で１）、９９チアルミナでも
高々２５（ｗ／ｍｋ）程度にすぎないものである。
（発明が解決しようとする問題点）
しかしながら、半導体技術分野の一般的な流れは小形化
および高集積化を明らかに指向しておシ、厚膜混成集積
回路装置もその例外ではない。この厚膜混成集積回路装
置の場合では、その小形化・高集積化の問題は終始基板
による熱伝導放散特性の良否に深くかかわるので、比較
的熱伝導率の低いアルミナ基板を用いる限シこの技術要
請に対応することは難しい。従って、アルミナを超える
基板放熱特性を備えた厚膜混成集積回路装置の出現が強
く望まれている。
および高集積化を明らかに指向しておシ、厚膜混成集積
回路装置もその例外ではない。この厚膜混成集積回路装
置の場合では、その小形化・高集積化の問題は終始基板
による熱伝導放散特性の良否に深くかかわるので、比較
的熱伝導率の低いアルミナ基板を用いる限シこの技術要
請に対応することは難しい。従って、アルミナを超える
基板放熱特性を備えた厚膜混成集積回路装置の出現が強
く望まれている。
本発明の目的は、上記の情況に鑑み、優れた熱放散特性
を備えた厚膜混成集積回路装置を提供することである。
を備えた厚膜混成集積回路装置を提供することである。
（問題点を解決するための手段）
本発明の厚膜混成集積回路装置は、回路素子が窒化アル
ミニウムを生成とする電気絶縁性基板上に載置されてい
ることを含んで構成される。
ミニウムを生成とする電気絶縁性基板上に載置されてい
ることを含んで構成される。
（作用）
すなわち、本発明の厚膜混成集積回路装置では従来のア
ルミナに代えて窒化アルミニウムを主成分とする電気絶
縁性基板が使用される。特に炭化カルシウム（ＣａＣ２
）ｔ 炭イヒストロンチウム（ＳｒＣｚ ） 、 炭
化バリウム（Ｂａｃｋ）のアセチリド化合物の少なくと
も一種以上を、その含有量の合計が０．０２〜１０重量
％となるよう添加し焼結したものが実用性に富む。
゛ 第１表は、平均粒径が２μｍの窒化アルミニウム粉末に
種々のアセチリド化合物を合計で２重量％添加して混合
し、室温で２０００ Ｋｆ／ｃＩｉの圧力を加えて成形
したうえ、 １８００℃の窒素雰囲気で２館１表 試料ｔｋｌは比較例で参る。
ルミナに代えて窒化アルミニウムを主成分とする電気絶
縁性基板が使用される。特に炭化カルシウム（ＣａＣ２
）ｔ 炭イヒストロンチウム（ＳｒＣｚ ） 、 炭
化バリウム（Ｂａｃｋ）のアセチリド化合物の少なくと
も一種以上を、その含有量の合計が０．０２〜１０重量
％となるよう添加し焼結したものが実用性に富む。
゛ 第１表は、平均粒径が２μｍの窒化アルミニウム粉末に
種々のアセチリド化合物を合計で２重量％添加して混合
し、室温で２０００ Ｋｆ／ｃＩｉの圧力を加えて成形
したうえ、 １８００℃の窒素雰囲気で２館１表 試料ｔｋｌは比較例で参る。
時間焼結した場合の実験値：Ｃあるが、この窒化アルミ
ニウム焼結体は室温における熱伝導率ｋが９ Ｑｖ ／
ｍ、に以上わるととを示している。
ニウム焼結体は室温における熱伝導率ｋが９ Ｑｖ ／
ｍ、に以上わるととを示している。
また、第２表は、同じく平均粒径が２μｍの窒化アルミ
ニウム粉末にアセチリド化合物の添加量を変えて混合成
形し、窒素雰囲気内で焼結した場合の実験値である。こ
の窒化アルミニウム焼結体はタカくとも６０ｗ／ｍｋ以
上の高熱導性を示す。
ニウム粉末にアセチリド化合物の添加量を変えて混合成
形し、窒素雰囲気内で焼結した場合の実験値である。こ
の窒化アルミニウム焼結体はタカくとも６０ｗ／ｍｋ以
上の高熱導性を示す。
すなわち、このようにして作られたｉ化アルミニウム焼
結体は、熱伝導率６０〜１６０ ｖ／ｍ ｋ 、比抵抗
１０１３Ω信以上１機械的曲げ強度５０に４／−１熱膨
張率４．３ Ｘ １０”−’／Ｃの特性を平均的に持ち
、これをスルミオと比較すると、熱伝導率にで４〜８倍
、機械的強度で約１．５倍、熱膨張率で約３７４となる
。
結体は、熱伝導率６０〜１６０ ｖ／ｍ ｋ 、比抵抗
１０１３Ω信以上１機械的曲げ強度５０に４／−１熱膨
張率４．３ Ｘ １０”−’／Ｃの特性を平均的に持ち
、これをスルミオと比較すると、熱伝導率にで４〜８倍
、機械的強度で約１．５倍、熱膨張率で約３７４となる
。
従って、この窒化アルミニウムを主成分とする焼結体を
絶縁基板として回路素子を載置した場合には、その優れ
た熱伝導率ｋに・よｐ回路素子からの発生熱量をアルミ
ナの４〜８倍に達する効率で吸収し放熱する。また銀ペ
ーストなどの導電材料とのなじみも良好で、半導体素子
、サーメットからなる抵抗体およびコンデンサ・チップ
などの回路素子を通常の技術で載置せしめ厚膜混成集積
回路を容易に構成せしめる。
絶縁基板として回路素子を載置した場合には、その優れ
た熱伝導率ｋに・よｐ回路素子からの発生熱量をアルミ
ナの４〜８倍に達する効率で吸収し放熱する。また銀ペ
ーストなどの導電材料とのなじみも良好で、半導体素子
、サーメットからなる抵抗体およびコンデンサ・チップ
などの回路素子を通常の技術で載置せしめ厚膜混成集積
回路を容易に構成せしめる。
以下図面を参照して本発明の詳細な説明する。
（実施例）
第１図は本発明厚膜混成集積回路装置の一実施例を示す
断面図である。本実施例では窒化アルミニウム絶縁性基
板１と、この主面に形成された銀ペーストなどからなる
導電配線２と、これら導電配線２上にそれぞれ固着され
た半導体素子３．サーメット抵抗体４およびコンデンサ
・チップ５とを含む。ここで６は金属接続導体、７はガ
ラス系ペーストからなる抵抗体４の保＠Ｍ％ ８は放熱
金属板をそれぞれ示すものである。
断面図である。本実施例では窒化アルミニウム絶縁性基
板１と、この主面に形成された銀ペーストなどからなる
導電配線２と、これら導電配線２上にそれぞれ固着され
た半導体素子３．サーメット抵抗体４およびコンデンサ
・チップ５とを含む。ここで６は金属接続導体、７はガ
ラス系ペーストからなる抵抗体４の保＠Ｍ％ ８は放熱
金属板をそれぞれ示すものである。
窒化アルミニウムの熱膨張係数は４．３ｘ１ｏ−Ｊでア
ルミナよシも小さく、また金属との濡れその他の諸条件
は良く似ているので、これら回路素子の載置作業はアル
ミナに準じて同一に扱い得る。
ルミナよシも小さく、また金属との濡れその他の諸条件
は良く似ているので、これら回路素子の載置作業はアル
ミナに準じて同一に扱い得る。
従って本実施例では窒化アルミニウム基板１は熱伝導率
ｋが最高となるようにアセチリド化合物の添加量が選ば
れている。
ｋが最高となるようにアセチリド化合物の添加量が選ば
れている。
第２図は添加剤の添加量（重量ｌｓ）と熱伝導車ｋ （
ｗ／ｍｋ ）との関係を表わす曲線図で、第１表および
第２表を整理しグラフ化したものである。
ｗ／ｍｋ ）との関係を表わす曲線図で、第１表および
第２表を整理しグラフ化したものである。
これから明らかなように、炭化カルシウム（ＣａＣ，）
を添加した場合が最も高い熱伝導率を示し。
を添加した場合が最も高い熱伝導率を示し。
その他の場合もほぼこれと類似し２〜３−の添加量のと
ころにピークのおることが理解される。この図では個々
の添加剤の効果をそれぞれ表わすように作成されている
が、それぞれの効果曲線が類似していることからこれら
３つを混合し添加した場合でも、その合計添加量が加重
平均値の２〜３チのところに同じようなピーク点を持つ
。従って窒化アルミニウム基板１は上記３つの添加剤を
混合し、総添加量を２〜３重量％としたものである。
ころにピークのおることが理解される。この図では個々
の添加剤の効果をそれぞれ表わすように作成されている
が、それぞれの効果曲線が類似していることからこれら
３つを混合し添加した場合でも、その合計添加量が加重
平均値の２〜３チのところに同じようなピーク点を持つ
。従って窒化アルミニウム基板１は上記３つの添加剤を
混合し、総添加量を２〜３重量％としたものである。
この場合の熱吸収効率はアルミナ基板の約８倍でちる。
（発明の効果）
本発明によれば、アルミナの約４〜８倍に達する熱吸収
効率を持つ窒化アルミニウム基板を使用しているので、
バイポーラ半導体素子、ガリウム砒素（ＧａＡｇ ）素
子等の電力消費量の大きい回路素子を載置した厚膜ｉ成
果積回路装置を実用に供し得るように構成できることは
、勿論、回路装置の小形化および高集積化に顕著な効果
を奏する。
効率を持つ窒化アルミニウム基板を使用しているので、
バイポーラ半導体素子、ガリウム砒素（ＧａＡｇ ）素
子等の電力消費量の大きい回路素子を載置した厚膜ｉ成
果積回路装置を実用に供し得るように構成できることは
、勿論、回路装置の小形化および高集積化に顕著な効果
を奏する。
第１図は本発明厚膜混成集積回路装着の一実施例を示す
断面図、第２図は添加剤の添加量（重量ｑｂ）と熱伝導
率ｋ （ｗ／ｍ ｋ ）との関係を表わす曲線図である
。 １・・・・・・窒化アルミニウム基板、２・・・・・・
導電配線（銀ペースト）、３・・・・・・半導体素子％
４・・・・・・サーメット抵抗体、５・・・・・・コン
デンサ・チップ、６−°。 ・・・金属液ｉ導体、７・・・・・・保脛°膜、８・・
・・・・放熱金属板。
断面図、第２図は添加剤の添加量（重量ｑｂ）と熱伝導
率ｋ （ｗ／ｍ ｋ ）との関係を表わす曲線図である
。 １・・・・・・窒化アルミニウム基板、２・・・・・・
導電配線（銀ペースト）、３・・・・・・半導体素子％
４・・・・・・サーメット抵抗体、５・・・・・・コン
デンサ・チップ、６−°。 ・・・金属液ｉ導体、７・・・・・・保脛°膜、８・・
・・・・放熱金属板。
Claims (5)
- （１）回路素子が窒化アルミニウムを主成分とする電気
絶縁性基板上に載置されていることを特徴とする厚膜混
成集積回路装置。 - （２）前記電気絶縁性基板が炭化カルシウム、炭化スト
ロンチウムおよび炭化バリウムのアセチリド化合物の少
なくとも１種以上を添加剤として非酸化性雰囲気内で焼
結した窒化アルミニウム焼結体であることを特徴とする
特許請求の範囲第（１）項記載の厚膜混成集積回路装置
。 - （３）前記アセチリド化合物の総添加量が０．０２〜１
０重量％に規定されていることを特徴とする特許請求の
範囲第（２）項記載の厚膜混成集積回路装置。 - （４）前記回路素子が能動素子および抵抗体を含む受動
素子の少なくとも１つであることを特徴とする特許請求
の範囲第（１）項ないし第（３）項のいずれかに記載の
厚膜混成集積回路装置。 - （５）前記回路素子が金属層を介し電気絶縁性基板に固
着されていることを特徴とする特許請求の範囲第（１）
項ないし第（４）項のいずれかに記載の厚膜混成集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15680184A JPS6135555A (ja) | 1984-07-27 | 1984-07-27 | 厚膜混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15680184A JPS6135555A (ja) | 1984-07-27 | 1984-07-27 | 厚膜混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6135555A true JPS6135555A (ja) | 1986-02-20 |
| JPH0369189B2 JPH0369189B2 (ja) | 1991-10-31 |
Family
ID=15635615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15680184A Granted JPS6135555A (ja) | 1984-07-27 | 1984-07-27 | 厚膜混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6135555A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364984A (ja) * | 1989-08-03 | 1991-03-20 | Ibiden Co Ltd | 電子回路基板 |
| JPH0379504U (ja) * | 1989-12-07 | 1991-08-14 | ||
| US7145111B2 (en) | 2003-03-28 | 2006-12-05 | Canon Kabushiki Kaisha | Heater drive circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178688A (ja) * | 1984-02-27 | 1985-09-12 | 株式会社東芝 | 高熱伝導性回路基板 |
| JPS60178687A (ja) * | 1984-02-27 | 1985-09-12 | 株式会社東芝 | 高熱伝導性回路基板 |
-
1984
- 1984-07-27 JP JP15680184A patent/JPS6135555A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178688A (ja) * | 1984-02-27 | 1985-09-12 | 株式会社東芝 | 高熱伝導性回路基板 |
| JPS60178687A (ja) * | 1984-02-27 | 1985-09-12 | 株式会社東芝 | 高熱伝導性回路基板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364984A (ja) * | 1989-08-03 | 1991-03-20 | Ibiden Co Ltd | 電子回路基板 |
| JP2787953B2 (ja) * | 1989-08-03 | 1998-08-20 | イビデン株式会社 | 電子回路基板 |
| JPH0379504U (ja) * | 1989-12-07 | 1991-08-14 | ||
| US7145111B2 (en) | 2003-03-28 | 2006-12-05 | Canon Kabushiki Kaisha | Heater drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0369189B2 (ja) | 1991-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5395679A (en) | Ultra-thick thick films for thermal management and current carrying capabilities in hybrid circuits | |
| US3716759A (en) | Electronic device with thermally conductive dielectric barrier | |
| JP3127754B2 (ja) | 半導体装置 | |
| JP3338495B2 (ja) | 半導体モジュール | |
| US4314270A (en) | Hybrid thick film integrated circuit heat dissipating and grounding assembly | |
| JPS6135555A (ja) | 厚膜混成集積回路装置 | |
| JPS5831755B2 (ja) | 電気絶縁用基体 | |
| JP2002217508A (ja) | 金属ベース基板およびその製造方法 | |
| JPH0256816B2 (ja) | ||
| JPS62272501A (ja) | ベリリアの誘電体ヒ−トシンク層を用いた低容量の電力用抵抗素子およびそれの低毒性製造方法 | |
| US5031071A (en) | Heat spreading device for component leads | |
| JPH10270613A (ja) | 傾斜機能材料を用いた半導体回路基板 | |
| JPS617647A (ja) | 回路基板 | |
| JPH0714859A (ja) | 半導体チップ用ダイボンディング樹脂及びそれを用いた半導体装置。 | |
| JPH05179209A (ja) | 熱圧着可能な高熱伝導性フィルム状接着剤 | |
| JPS55128837A (en) | Base for mounting semiconductor chip | |
| KR100216731B1 (ko) | 베릴리아 디비씨 기판을 사용한 전력 반도체 모듈 | |
| JPH06350212A (ja) | 金属ベース回路基板とその製造方法 | |
| JPH0997988A (ja) | 熱伝導性コンパウンド | |
| JP2904621B2 (ja) | 金属ベース回路基板 | |
| JPH0337310B2 (ja) | ||
| JPS61212045A (ja) | 半導体装置 | |
| JPS59229843A (ja) | 半導体装置 | |
| JPS61281074A (ja) | メタライズ用高熱伝導性窒化アルミニウム焼結体 | |
| JPH03173166A (ja) | 半導体用放熱基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |