JPH0829993B2 - セラミツク複合構造及びその製造方法 - Google Patents

セラミツク複合構造及びその製造方法

Info

Publication number
JPH0829993B2
JPH0829993B2 JP4237706A JP23770692A JPH0829993B2 JP H0829993 B2 JPH0829993 B2 JP H0829993B2 JP 4237706 A JP4237706 A JP 4237706A JP 23770692 A JP23770692 A JP 23770692A JP H0829993 B2 JPH0829993 B2 JP H0829993B2
Authority
JP
Japan
Prior art keywords
layer
ceramic
silicon dioxide
porous silicon
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4237706A
Other languages
English (en)
Other versions
JPH05238849A (ja
Inventor
ダドウリイ・オーガスタス・チヤンス
デビツド・ブライアン・ゴーランド
テイモシー・レア・デインジヤー
スブハシユ・ラクスマン・シンド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05238849A publication Critical patent/JPH05238849A/ja
Publication of JPH0829993B2 publication Critical patent/JPH0829993B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Porous Artificial Stone Or Porous Ceramic Products (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はセラミツク複合構造及び
その製造方法に関し、特にセラミツクボデイ内に埋設さ
れた多孔性二酸化ケイ素領域を有する構造及びその製造
方法について、金属パターンを含みかつその中に多孔性
二酸化ケイ素領域を有する多層金属／セラミツク電子パ
ツケージング基板及びその形成方法に適用して好適なも
のである。最も特定的には層の相対する側面及び層内に
銅の導体を有する複数の多孔性二酸化ケイ素層が存在す
る。
【０００２】
【従来の技術】多層セラミツク回路基板は電気絶縁体と
して働くセラミツク層間にサンドウイツチされた導電体
として働くパターン状の金属層を含む。これらのセラミ
ツク基板はガラス粒子又はガラス粒子と結晶粒子との混
合物に結合剤を混ぜた薄い未焼結シート上に、セラミツ
ク未焼結シート間に導体を形成する金属粒子と結合剤と
を混ぜたものを含むペーストのパターンを堆積して一緒
に積層することによつて形成される。この未焼結の積層
品は加熱されて結合剤物質を焼き尽くし、加熱されて粒
子を緻密な状態に合着させ、必要であればさらに加熱さ
れて緻密なガラス粒子を結晶化し又はガラスと結晶粒子
との混合物を一段と結晶化して絶縁体を形成し、金属粒
子を合着させて導電性金属ラインを形成する。
【０００３】当分野においてはセラミツク及びガラスセ
ラミツクのような語が入れ替わつて使用されることがあ
る。本発明の目的が混乱するのを避けるため次のような
定義を用いる。「セラミツク」という語は次のような意
味を有する。ランダムな方位を有する微結晶の集合体で
あり、微結晶間の隙間はガラスのような結晶化していな
い物質を含んでいる。「合着（coalescenc）または緻密
化（densification ）」という語は「未焼結シート内の
細孔の密度を低減する熱処理」を意味する。「結晶化
（crystallization ）」という語は合着若しくは緻密化
の後の新たな加熱又は合着ステツプ若しくは緻密化ステ
ツプがない場合にガラスから微結晶を形成する加熱を意
味する。「焼結（sintering ）」という語は最終セラミ
ツクを形成するのに必要な熱処理を意味する。ガラス粒
子と結晶質粒子との混合物の未焼結シートの焼結はその
未焼結シートを合着又は緻密化させる熱処理であると共
に、新たな結晶化が必要な場合だけの結晶化用熱処理で
ある。「焼結温度」という語は結晶化を必要とする未焼
結シートについては結晶化温度を意味し、結晶化を必要
としない未焼結シートについては合着温度を意味する。
粒子の合着及び緻密化に高い温度を必要とするアルミナ
のようなセラミツクスからなる基板は、共に焼結する導
体金属の選択を例えばモリブデン、タングステン、白
金、パラジウム又はこれらの相互の組合せ若しくはこれ
らと何らかの他の金属との組合せのような耐火性金属な
どの高融点金属に限定し、アルミナ焼結温度よりも低い
融点を有する金、銀及び銅のような好ましい導電体の使
用を妨げる。アルミナは良好な絶縁体であり、高い熱伝
導性及び優れた強度を有している。アルミナの誘電率は
ほぼ「10」である。
【０００４】ガラスセラミツクスと呼ばれる物質は近年
回路基板として使用するために集中的に研究されて来
た。一般にこれらのセラミツクスは低誘電率、シリコン
の値に近い低熱膨張率及び低焼結温度を有する。この低
焼結温度により銅及び貴金属のような低融点金属を導電
体として使用することができる。貴金属は銅と比較して
低抵抗率である。しかしながら銅は膨張率が小さいので
その使用は製造コストをかなり低下させる。銅、銀又は
モリブデンのような酸化し得る金属が導電体として使用
される場合、セラミツクを形成するために未焼結シート
内に含有させている熱可塑性有機結合剤物質及び銅の導
体を形成するためにペースト内に含有させている熱可塑
性有機結合剤物質は当該金属がほぼ酸化されない温度及
び雰囲気において解重合されて燃やし尽くされることが
必要である。
【０００５】結合剤を焼き尽くすことに失敗すると、必
要なセラミツクス特性を下回る結果となる。例えば結合
剤が十分に燃え尽きないと、焼結済みセラミツクに余分
な炭素が残り、これがセラミツクの誘電率を変えると共
に完全な緻密化を妨げる。わずか 0.1〔％〕の残留炭素
を含んでいるだけでこのセラミツクは黒くなり、見掛け
上「1,000 」を超える誘電率を有し、この焼結されたセ
ラミツクは絶縁物というよりむしろ半導体となる。一般
に酸化性雰囲気は結合剤を焼き尽くすのに必要とされ
る。
【０００６】酸化し得る金属ライン及び金属面をこの焼
尽環境が過度に酸化させないという条件が新たに付加さ
れるので結合剤の除去は困難になる。金属が過度に酸化
されると、金属酸化物がセラミツク内に拡散してセラミ
ツクの絶縁特性を変化させる。また金属が過度に酸化さ
れると金属が膨張して未焼結の積層品内に応力が生じ、
この応力によつて未焼結の積層品が薄片に裂けたりクラ
ツクが生じたりする。このようなクラツクは焼結の熱処
理によつて除去されないのでセラミツクはこうしたクラ
ツクにより脆弱になる。
【０００７】半導体チツプは多重レベルパツケージング
基板上に電気的にマウントされる。一般的にチツプ及び
基板間の熱膨張率（ＴＣＥ）は異なる。このＴＣＥの相
違がチツプ及び基板間の電気的相互接続に応力を生じさ
せる。このことはチツプパツドを基板パツドに電気的に
接続するＣ４すなわちはんだマウンドを用いる一般に用
いられるフリツプチツプ構成によりチツプが基板にマウ
ントされるときに特に著しい。Ｃ４の使用は当分野にお
いて周知である。チツプ及び基板間のＴＣＥ不整合によ
つて生ずるＣ４応力は当分野において周知である。この
ＴＣＥ不整合を回避するため半導体チツプのＴＣＥに近
いＴＣＥを有するセラミツクが選択される。誘電率はシ
リコンチツプのＴＣＥと厳密に整合したＴＣＥを有する
十分に緻密化されたガラスセラミツクにおいて約「５」
である。信号速度を向上させ、かつ隣接する電流搬送金
属エリア間、特に電力面又は接地面及び信号ライン間並
びに隣接する信号ライン間の容量結合を最小にするため
に出来るだけ誘電率の低い物質を使用するのが好まし
い。
【０００８】また低抵抗かつ低コストの導電体をセラミ
ツクモジユール内に埋設するのが好ましい。銅は低抵抗
率かつ比較的低コストであるので好適な金属である。し
かしながら銅の融点は約 1,080〔℃〕である。従つて銅
の導体を有するセラミツクモジユールの焼結温度は銅ラ
インの融解を防ぐために銅の融点よりも低くなければな
らない。
【０００９】緻密化された非晶質二酸化ケイ素の誘導率
は約「３．８」であり、これは極めて低い無機誘電率の
１つである。二酸化ケイ素は銅の融点を超える焼結温度
（〜１，３００〔℃〕）を有する。また二酸化ケイ素は
シリコンチップのＴＣＥと整合するＴＣＥを有していな
い。従つて緻密化された二酸化ケイ素は銅の導体を含み
シリコンチツプが電気的にマウントされる確実なモジユ
ールに適していない。
【００１０】誠に驚くべきことに多孔性二酸化ケイ素領
域はセラミツク内にほぼ密閉され得、この場合この複合
構造はシリコンのＴＣＥと密接に整合したＴＣＥを維持
することが分かつた。
【００１１】米国特許第 4,234,367号及び米国特許第
4,504,339号は結合剤の焼尽及びセラミツクスの製造に
ついて一般的に述べている。
【００１２】米国特許第４，２３４，３６７号は結晶化
し得るガラスの粒子から構成される未焼結積層品を水素
及び水の環境において毎分１〔℃〕ないし３〔℃〕の率
で約７００〔℃〕ないし８００〔℃〕の焼尽温度まで加
熱することによつて得られる多重レベルの相互接続され
た銅ベース導体フイルムの回路パターンを含んでいる焼
結セラミツク基板を形成する方法を説明している。焼尽
温度が低いと、炭素を除去するのに容認できない程の過
大な時間がかかる。米国特許第４，２３４，３６７号の
図４から明らかなように結合剤焼尽時間は約１１時間で
ある。この時間は、以下の要請を満たすために必要であ
る。（１）捕捉された揮発性生成物によつて生ずるセラ
ミツク製品の膨張を回避させること。捕捉された揮発性
生成物は焼結のとき当該製品を収縮させるのではなく膨
張させる。（２）結合剤の炭素を十分に酸化させるこ
と。（３）銅の酸化物形成から生ずる銅導体内の激しい
体積変化を回避させること。（４）銅を中性状態に還元
するように維持させること。結合剤が焼尽された後、最
初の加熱により積層品を合着させ、その後の加熱により
緻密化されたガラス粒子から結晶を形成することによつ
て中性雰囲気において積層品が焼結されてセラミツク材
料が形成される。
【００１３】米国特許第 4,504,339号はガラス粒子及び
微結晶粒子の混合物から構成される未焼結積層品から多
重レベルの相互接続された銅ベース導体フイルムの回路
パターンを含んでいる焼結セラミツク基板を形成する方
法を説明している。例えば水蒸気を含む窒素のような不
活性雰囲気の制御された環境において 0.005〔atm 〕か
ら 0.3〔atm 〕までの分圧により 550〔℃〕及び 650
〔℃〕間の温度で未焼結積層品内の結合剤を焼き尽くす
のに十分な時間だけ基板を焼成することによつて結合剤
が燃やし尽くされた後、水を含まない不活性雰囲気にお
ける温度を焼結温度まで上昇させ未焼結積層品を合着さ
せてセラミツクを形成する。米国特許第 4,504,339号の
図２から明らかなように結合剤を焼き尽くすための焼尽
時間は約８時間である。用いられる焼尽温度が一段と高
い場合には未焼結シートのガラス成分が合着し始めて結
合剤をこれ以上除去することができなくなるので、焼尽
温度の上限は 650〔℃〕に制限される。
【００１４】
【発明が解決しようとする課題】米国特許第 4,234,367
号及び米国特許第 4,504,339号はいずれも結合剤を酸化
させるには十分な雰囲気であるが、埋設された銅の導体
を酸化させるには不十分な雰囲気において結合剤を焼き
尽くすこと説明している。これらと同じような以下の方
法は十分に焼結されたセラミツク構造内のセラミツク物
質から金属パターンを分離させてしまうことが分かつ
た。また十分に焼結された構造が約０〔℃〕から約85
〔℃〕の半導体チツプパツケージ基板の使用温度を上回
る熱サイクリングを経た後に、この現存する剥離は一段
と悪化することがあり、以前には存在しなかつた新しい
剥離が生ずることもある。これらの剥離は多層構造の金
属処理層内の金属ラインの周囲又は隣接している金属処
理層の導体金属パターンを電気的に接続する個々のセラ
ミツクシートを貫いている金属バイアの周囲に生ずるこ
とがある。これらの剥離は多重レベルの金属／セラミツ
ク構造を構造的に弱くするので望ましくない。これらの
剥離はセラミツク材料への金属パターンの接着を弱く
し、処理に使用される化学物質の残りが汚染源として集
積しがちな領域を提供する。さらにこれらの剥離により
腐食を生ずる可能性のある外気が当該構造内に入り込ん
でしまう。
【００１５】本発明の目的は十分に焼結されたセラミツ
ク内に多孔性二酸化ケイ素領域を埋設し、多孔性領域が
当該セラミツクボデイ内に密閉されるようにすることで
ある。
【００１６】本発明の方法は多重レベルの相互接続され
た金属導体フイルムの回路パターン及び密閉された多孔
性二酸化ケイ素領域を含む焼結済みセラミツク基板を形
成する。この密閉された多孔性二酸化ケイ素領域はまず
支持体上に第１の未焼結セラミツクシートを配置し、こ
の第１の未焼結セラミツクシート上に環状の未焼結セラ
ミツクシートを配置し、この環状シートの開口内を満た
すように未焼結二酸化ケイ素シートを配置し、次にこの
環状セラミツクシート上に第２の未焼結セラミツクシー
トを配置することによつて得られる。隣接する未焼結セ
ラミツクシートレベル間に金属ペーストパターンが配置
される。この未焼結の複合構造は緻密化され焼結されて
ほぼその中に密閉された多孔性二酸化ケイ素領域及び導
電体パターンを含むほぼ十分に緻密化され十分に焼結さ
れたセラミツクボデイを形成する。
【００１７】米国特許第 4,724,021号は焼成された多層
電子素子の中間層の焼成中に生ずる膨れを抑制する方法
を説明している。この方法は誘電性固体の微細に分割さ
れた粒子の第１層及び第２層と有機媒体の中に分散され
たガラスとを基板に適用するステツプと、これらの層を
焼成してそこから有機媒体を揮発させ、ガラス成分の液
相焼結及び双方の層の緻密化を生じさせるステツプとを
含んでいる。これらの層が焼成されるとき、第１の層は
多孔性であり第２の層は多孔性ではなくなるような方法
によりガラスの軟化点、ガラスの粒径及び双方の層にお
ける誘電性固体に対するガラスの比が調整される。
【００１８】米国特許第 4,724,021号のプロセスはセラ
ミツク混成多層回路内の滑らかで密閉されたほとんど膨
れのない誘電体を形成し、特に誘電体及び銅の膨れを抑
制するようにした誘電性構造をセラミツク混成多層回路
に形成する。本発明はセラミツク多層回路に形成された
銅導体の膨れ又は空隙の形成を回避することを目的とし
ている。主にこの膨れは誘電体層とその下にある銅の層
との間のインタフエースに発生するガスを捕捉する初期
の焼成において誘電体層の焼結が早すぎるために生ず
る。多孔性セラミツク層は導体内に発生したガスが入つ
て行くことの出来る領域を与えて銅導体又は非多孔性セ
ラミツク層の膨れを防ぐ。この多孔性層はガラスの軟化
点、ガラスの粒径及び双方の層における誘電性固体に対
するガラスの比を調整することによつて実現され、これ
らの層が焼結されるとき、第１の層は多孔性となり第２
の層は非多孔性となるように層内のガラスを焼結する。
誘電性固体の例としてはチタン酸バリウム（barium tit
anate ）、チタン酸カルシウム（calcium titanate
）、チタン酸ストロンチウム（strontium titanate
）、チタン酸鉛（lead titanate ）、ジルコニウム酸
カルシウム（calcium zirconate ）、ジルコニウム酸バ
リウム（barium zirconate）、スズ酸塩カルシウム（ca
lcium stanate ）、スズ酸塩バリウム（barium stanat
e）及びアルミナがあり、７から数千まで変化する誘電
率を有する。多孔性二酸化ケイ素の使用に関する示唆や
教示はなく、本発明の方法によればすべての層及び導体
前駆物質パターンが同時に焼結されるのに対してこのプ
ロセスは層を順次焼結する。
【００１９】日本特許59-22,398 号は埋設された緻密な
アルミナ層及び多孔性アルミナセラミツク層をもつ多層
セラミツク構造について説明している。多孔性層は一段
と低い誘電率のためのものであり、緻密な層は強度を与
える。使用されている金属はタングステンである。多孔
性層はセラミツクに炭素粒子を加え弱い酸化雰囲気内で
焼結することによつて得られる。与えられた例のうち炭
素30〔％〕のものは誘電率が「６」となり、炭素50
〔％〕ないし60〔％〕のものは誘電率が「５」となる。
ここに説明されている構造は密閉性、銅金属及び1,000
〔℃〕以下でのガラスセラミツク物質焼成も含んでいな
い。またこれは構造全体を緻密化する加圧焼結について
も説明していない。構造内に得られる誘電率は「５」以
上であるか又は本発明の緻密なガラスセラミツク物質と
ほぼ同じであり、ここに説明する構造の誘電率の２倍で
ある。
【００２０】ガラスセラミツクモジユールの限界の１つ
は、薄膜配線に一般に使用されるポリイミドのような重
合物質の誘電率（「3.5 」）と比較してガラスセラミツ
ク物質の誘電率は一段と高い誘電率（「5.0 」）である
ことである。信号転送速度はガラスセラミツク内におい
ては一段と遅く、50〔Ω〕及び70〔Ω〕間の望ましい転
送ライン特性には比較的厚い層が必要となる。この不利
を克服するため一段と低い誘電率を有するガラスセラミ
ツクの開発に多大な努力が向けられた。与えられた困難
な課題は、周知の無機物質中のうち最低の誘電率は水晶
の持つ誘電率「3.8 」であるということである。この困
難を克服するため米国セラミツク学会会報、68、III7第
403〜 409頁（1985年）の「中空球の焼結により作られ
る軽量セラミツクスの製造及び機械的特性」に説明され
ている中空の球を使用する誘電性物質と、1974年８月発
行、第17巻、第３号、ＩＢＭテクニカル・デイスクロー
ジヤ・ブリテイン、第862 頁〜863 頁、「多層セラミツ
クモジユール内の低誘電率ポケツト」に説明されている
多層モジユール内の埋設された空洞とが提案された。米
国セラミツク学会会報、68、III7第 403〜 409頁（1985
年）の「中空球の焼結により作られる軽量セラミツクス
の製造及び機械的特性」はミクロン単位の直径をもつ中
空の球を製造するのが困難であるので実際的ではなかつ
た。1974年８月発行、第17巻、第３号、ＩＢＭテクニカ
ル・デイスクロージヤ・ブリテイン、第862 頁〜863
頁、「多層セラミツクモジユール内の低誘電率ポケツ
ト」は緻密に配線されたモジユールに良好に実現するこ
とが困難である。新たな困難は、物質を緻密化して信号
ラインを取り囲むが強度及び密閉性を得るための焼結し
得る付加的ガラスセラミツク層をもつ低誘電率物質を得
るために実行されなければならない焼結プロセスであ
る。これらの困難は以下に説明するような熱間プレスを
用いることによつて克服し得る。
【００２１】高性能のモジユールにおいてはコンピユー
タサイクル決定用ネツトは多孔性の低誘電率物質内に作
られ、他のシヨートネツトは緻密なガラスセラミツクに
作られることが望ましい。このモジユールにおいてはサ
イクル決定用ネツトに割り当てられる配線の平面対の数
が50〔％〕を超える。
【００２２】本発明の目的はその中にほぼ密閉されてい
る多孔性二酸化ケイ素領域を有する緻密化されたセラミ
ツクボデイを提供することである。
【００２３】本発明の他の目的はセラミツク電子デバイ
スパツケージング基板を提供することであり、この基板
はその中に銅の導体と当該基板の中に密閉された少くも
１つの多孔性二酸化ケイ素領域とを埋設している。
【００２４】本発明のさらに他の目的は未焼結セラミツ
ク層、多孔性二酸化ケイ素前駆物質層及び導電体への前
駆物質のパターンを焼結して、その中にほぼ密閉された
多孔性二酸化ケイ素領域及び導電体を含むセラミツクボ
デイにする方法を提供することである。本発明の目的、
特徴及び利益は以下に図面を参照して本発明の実施例に
ついて詳細に説明するので一段と明らかとなる。
【００２５】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、結晶化していない物質を任意に含
んでいる隙間をその間に有し、かつランダムな方向を向
いている微結晶の集合体である誘電性物質からなるボデ
イ２と、ボデイ２内の多孔性二酸化ケイ素の領域６とを
具え、多孔性二酸化ケイ素領域６はボデイ２内に密閉さ
れるようにする。
【００２６】
【作用】本発明の一般的特徴はその中に密閉された多孔
性二酸化ケイ素領域を有する十分に焼結されたセラミツ
クボデイをもつ構造である。本発明の一段と特定的な特
徴においては多孔性二酸化ケイ素は当該構造内において
層をなしており、当該層の相対する側面には導電体が存
在する。
【００２７】本発明の他の特定的特徴においては多孔性
の層を通つて多孔性層の相対する側面の電気的に相互接
続された導体部分に延びている導電体が存在する。本発
明の他の特定的特徴においてさらに多孔性層はこの多孔
性層内に埋設された導電体パターンを有する。
【００２８】本発明の他の特定的特徴においてはセラミ
ツクボデイ内に密閉された複数の多孔性二酸化ケイ素層
が存在する。本発明の他の特定的特徴においては導電体
セラミツクボデイの外面に伸長しており、かつこの伸長
部に電気的に相互接続された電子デバイスが存在する。
【００２９】本発明の他の一般的特徴は本発明の構造を
製造する方法である。本発明の方法の他の特定的な特徴
においては、第１の未焼結セラミツクシートが支持面上
に配置される。その上に環状の未焼結セラミツク層が配
置され、この環状未焼結セラミツク層はその境界の内部
に開口を有している。当該開口には未焼結二酸化ケイ素
シートが配置される。この環状領域の上に第２の未焼結
セラミツクシートが配置される。この複合構造が緻密化
され焼結され、その結果その中に密閉されている多孔性
二酸化ケイ素領域を有する十分に緻密化された外部セラ
ミツクボデイを得る。
【００３０】本発明の方法の他の特定的特徴において
は、未焼結二酸化ケイ素層の片面又はは両面上に未焼結
の導電性形成ペーストパターンが配置され、これを焼結
して導電性パターンとする。本発明の方法の他の特定的
特徴においては、圧力を加えながら多層の未焼結構造が
焼結される。
【００３１】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００３２】本発明によると十分に緻密化されたセラミ
ツク物質内に多孔性二酸化ケイ素を密閉し得ることが分
かつた。本発明の方法によつて形成されたセラミツク複
合構造はその上に半導体チツプがマウントされる基板と
して有用であり、この基板はプリント回路ボードのよう
な支持構造に電気的に接続され、半導体チツプ上のデバ
イス及び回路素子を支持構造に電気的に接続する。セラ
ミツク基板はマルチチツプ基板とすることができ、その
中に形成された導電体を含ませることができる。導電体
は金、銀、銅、モリブデン、タングステン、白金及びパ
ラジウムからなるグループから選択された金属粒子を含
む金属をベースとする導体形成用ペーストから形成され
る。このリストはほんの一例であり、これらに限定され
るものではない。
【００３３】複合構造は結晶化し得るガラス又はガラス
粒子と結晶粒子との混合物を結合剤粒子内に分散させて
有している熱可塑性有機結合剤からなる少くも１つの未
焼結シートから形成される。通常用いられる結合剤はバ
ツトバール（Butvar、モンサント社の登録商標）ポリビ
ニルブチラール（polyvinyl butyral ）及びポリ酢酸ビ
ニル（polyvinyl acetate ）である。これらの結合剤は
ほんの一例であり、これらに限定されるものではない。
未焼結シートの焼結温度は複合構造内に導体を形成する
金属をベースとする冶金生成物の融点よりも低い。ガラ
スと結晶質粒子との混合物の焼結温度はそれ以上の結晶
化を必要としない場合には合着温度であり、それ以上の
結晶化を必要とする場合には結晶化温度である。本発明
を実施する場合に有用な結晶化し得るガラスの例は米国
特許第 4,301,324号に開示されており、こうしたセラミ
ツク構造を作るためのプロセスは米国特許第 4,413,061
号及び米国特許第4,301,324 号に開示されている。開示
されたセラミツク構造の特徴は低誘電率で、セラミツク
構造と一緒に焼結し得る銅をベースとした冶金生成物の
回路と適合することである。これらのガラスはほぼ 850
〔℃〕ないし 970〔℃〕の範囲の結晶化温度を有してい
る。
【００３４】上述の米国特許第 4,301,324号及び米国特
許第 4,413,061号に開示されている２つの形式のセラミ
ツクのうちの一方は主な結晶相としてリチア輝石Ｌｉ2
Ｏ．Ａｌ2 Ｏ3 ．４ＳｉＯ2 を有しており、他方は主な
結晶相としてコーデイエライト２ＭｇＯ．２Ａｌ
2 Ｏ3 ．５ＳｉＯ2 を有している。これらの焼結済みセ
ラミツクを他と比較した場合の一般的な特徴はそれらの
持つ優れた焼結可能性及び 1,000〔℃〕以下における結
晶化である。
【００３５】当該明細書において用いるリチア輝石ガラ
ス及びコーデイエライトガラスという語は合着も結晶化
もされてないガラス粒子を意味する。当該明細書におい
て用いるリチア輝石セラミツク及びコーデイエライトセ
ラミツクという語は合着され、かつ結晶化されたセラミ
ツクを意味する。
【００３６】多層に形成された本発明のセラミツクは米
国特許第 4,301,324号及び米国特許第 4,413,061号にお
いて述べられているものと同様にリチア輝石セラミツク
ス及びコーデイエライトセラミツクを含んでいるが、こ
れらに限定されるものではない。
【００３７】本発明を実施するのに適する他のガラス質
及びセラミツク質としてはユークリプタイト（eucrypti
te）、ホウケイ酸ガラス（borosilicate glass）、鉛ガ
ラス（lead glass）、エンスタタイト（enstatite ）、
セルシアン（celsian ）、ケイ灰石（wollastonite）、
ケイ酸亜鉛鉱（willemite ）、灰長石（anorthite ）、
二ケイ酸リチウム（lithum disilicate ）、メタケイ酸
リチウム（lithum metasilicate ）、ムライト（mullit
e ）、それらの組合せ及びアルミナをもつそれらの組合
せがある。このリストはほんの一例であり、これらに限
定されるものではない。
【００３８】上述の物質の優勢な成分の一般式のリスト
を以下に示す。 セルシアン ＢａＯ．Ａｌ2 Ｏ3 ．２ＳｉＯ2 灰長石 ＣａＯ．Ａｌ2 Ｏ3 ．２ＳｉＯ2 二ケイ酸リチウム Ｌｉ2 Ｏ6 ．２ＳｉＯ2 メタケイ酸リチウム Ｌｉ2 Ｏ6 ．ＳｉＯ2 ケイ灰石 ＣａＯ．ＳｉＯ2 ケイ酸亜鉛鉱 ２ＺｎＯ．ＳｉＯ2 ユークリプタイト Ｌｉ2 Ｏ．Ａｌ2 Ｏ3 ．２ＳｉＯ
2 ムライト ３Ａｌ2 Ｏ3 ．２ＳｉＯ2 エンスタタイト ＭｇＯ．ＳｉＯ2
【００３９】例えばエチルセルロースなどの金属ペース
ト結合剤を含む金属ベース導体形成用複合体のパターン
を未焼結シートの表面上に配置する。二酸化ケイ素前駆
物質シートで満たされているホールをもつた環状未焼結
シートから第２の複合体シートが形成される。この第２
の複合体シートの表面上に金属をベースとする導体のパ
ターンが配置される。第１のシート上に第２の未焼結シ
ートが重ねられ、その間に導体パターンをサンドウイツ
チする。これらのシートが一緒に積層される。金属をベ
ースとするペーストのパターンが未焼結シートの間にく
るように金属ベースペーストパターンと未焼結シートと
を交互に積層することによつて多層セラミツク構造が形
成される。ガラスシートによつて分離されている金属パ
ターンは未焼結シート内のスルーホールすなわちバイア
によつて接続され、こうしたバイアは銅をベースとする
ペーストで満たされるのが好ましい。半導体チツプ基板
としてセラミツク構造を用いる場合、複合構造の少くと
も１つの表面まで金属パターンは延びる。複合構造が十
分に焼結されたとき、非二酸化ケイ素未焼結セラミツク
シート及び環状領域が焼結されてほぼ十分に緻密化され
たセラミツク質となる。このセラミツク質はほぼ気密で
あり、ヘリウムガス又はもつと大きな分子を有するガス
の流れに対してほぼ不浸透性である。以下に詳述するよ
うに二酸化ケイ素前駆物質を十分に緻密化し十分に緻密
な物質とするには焼成条件が不足なので二酸化ケイ素前
駆物質領域は多孔性二酸化ケイ素物質のままで残る。複
合のセラミツク／二酸化ケイ素層を幾つでもこの複合構
造内に配置することができる。形態の幾つかを例示とす
る。個々の複合層であり、その相対する側面に配置され
た導電体パターン及びそれを介してその相対する側面に
配置されたセラミツク層をもつている導電性バイアを有
するもの。複合体層のスタツクであり、その間に導電体
パターンをもつもの及びもたないもの並びにこれらの形
態の組合せ。これらはほんの一例であり、これらに限定
されるものではない。未焼結セラミツクシートが共に焼
結されて密着したシエルとなり、このシエルは多孔性非
焼結二酸化ケイ素を全面カプセル状に包む。
【００４０】ガラスセラミツクの粘性は約 9.0〔ポイ
ズ〕以上のままであるので隣接するガラスセラミツク領
域は一緒に接合されるが、ガラスセラミツクは多孔性二
酸化ケ８素構造にほとんど入り込むことはない。
【００４１】図１は本発明による構造の概略的な断面図
を示す。図１は緻密化されたセラミツク物質４から形成
されるボデイを構成しているセラミツク複合構造２を示
し、このセラミツク物質４は多孔性二酸化ケイ素である
のが最も好ましい少くとも１つの多孔性誘電体層６をそ
の中に埋設している。多孔性層を形成することができる
他の材料にはＡＩＮ、Ｓｉ３Ｎ４及びＳｉＢＮの粒子が
ある。ボデイを構成するセラミツク複合構造２内には例
えば導電体８、１０、１２、１４、１６、１８、２０、
２２、２４、２６、２８及び３０のような複数の導電体
がある。導電体は導体１２及び２６のように多孔性層６
の相対する側面に置かれ、導体２８及び１６のように多
孔性層内に埋設されることもある。これらの導電体のう
ちの幾つかは電圧面及び接地面のような基準面にするこ
とができる。例えば図１における導体８、１２、２６、
２０、２２及び２４は基準面であつてよい。導体１０、
１４、２８、１６、３０及び１８のような他の導電体は
信号ラインとすることができる。一般的に導体１０及び
導体１４のような信号ラインは２つの隣接する層上にあ
り、互いに直角方向に走るように配置される。例えば導
電体１０は図１の平面から出てくる方向に走つており、
導電体１４はこの図の平面と平行に走つている。また一
般的に直交する導電体を有し、一般に平面対と呼ばれる
２つの平行な隣接する層は２つの基準面間に配置され
る。例えば導電体８及び導電体１２は導電体１０及び１
４と境界を接している。符号３２及び３４で示すような
導電性バイアは緻密化されたセラミツク領域４を通り、
さらに多孔性領域６を通つて延びることができる。これ
らのバイアのうちの幾つかは符号３６及び３８で示すよ
うな接続位置に電気的に接続され、こうした接続位置を
複合構造２の表面４０を越えて延びるパツドの形式で示
す。一般的に導電性ピン４２はパツド３６及び３８にマ
ウントされるが、必ずしも必要ではない。導電性ピン４
２はプリント回路ボードのような第２のレベルのパツケ
ージングに電気的に接続するためのものである。また導
電性バイアは複合構造２の上面４４にも延びることによ
り、複合構造２の表面４４を越えて延びるパツド４６の
形式で示したコンタクト位置に電気的に接続する。電気
的相互接続手段としてのパツド４６は例えばシリコンチ
ツプなどの半導体チツプのような電子デバイスに電気的
に相互接続するためのものである。フリツプチツプ構成
の図１の電子デバイス４８はパツド４６におけるコンタ
クト位置及び電子デバイス４８のパツド５２におけるコ
ンタクト位置間に配置されるはんだマウンド５０によつ
て複合構造２上にマウントされる。一般的に電気的接続
手段としてのはんだマウンド５０は当分野においてはＣ
４として一般に知られているはんだの小山（マウンド）
である。米国特許第３，４０１，１２６号及び米国特許
第３，４２９，０４０号はＩＣと基板とのフエースダウ
ンボンデイングのＣ４技術を詳細に説明している。
【００４２】図２、図３及び図４は図１のセラミツク複
合構造２を製造するための位置合わせ装置を示す。図２
は位置合わせ装置５４の上面図である。位置合わせ装置
５４の上面５６には複数の位置合わせピン５８、６０、
６２、６４、６６、６８、７０及び７２がある。図２の
位置合わせ構造５４の形状は長方形７４である。これは
単なる一例であり、これに限られるものではない。位置
合わせ装置５４の対角線に沿つて長方形７４の角に４つ
の位置合わせピン５８、６０、６２及び６４が配置され
る。これらを外側位置合わせピンと呼ぶ。図２の長方形
７４の内側に内側長方形７６がある。長方形７６の内側
７７は、環状領域５６の開口に多孔性二酸化ケイ素とす
るための前駆物質のシートが配置されるための場所であ
る。長方形７６の対角線は長方形７４の対角線と一致す
る。内側の長方形７６の角には内側の一組の内側位置合
わせピン６６、６８、７０及び７２がある。外側位置合
わせピンは十分に緻密化された未焼結材料シートを位置
合わせするためのものである。これらのシートには開口
部を持たない完全な層の未焼結シート及び材料の環状リ
ングを形成する未焼結シートがある。内側位置合わせピ
ンは環状リングの内部空間を満たす多孔性誘電体物質に
当該前駆物質を位置合わせさせるためのものである。環
状リングは正方形、長方形、三角形及び円などのいかな
る形状でもよい。図３は積層以前の未焼結シートをその
上に載せた図２の装置を示す。図３はその上にシートが
配置された図２の装置の軸３−３に沿つて破断した断面
図である。図３は複数のシートをその上に載せており、
これらは完全な未焼結セラミツクシート８０及び８２、
窓枠シート８４並びに多孔性前駆物質シート８６であ
る。
【００４３】図４は図３と同様の構成であり、複数の未
焼結セラミツク層及び多孔性前駆物質層が一緒にプレス
されて積層され、積層固定具１００に移動された後の状
況を示している。図３及び図４に共通な符号は同一のも
のを表わす。多孔性層８６は予め積層されたスタツク９
８内に位置決めされる。
【００４４】図３に示すように未焼結シートを積層する
プロセスの間に補償用の層として枠を付加してよい。図
３及び図４に示す未焼結積層処理においては、補償用ガ
ラスセラミツク未焼結シート枠が必要に応じて付加され
ることにより、焼結において緻密なエツジが確実に形成
される。一般的に環状領域は十分に緻密化され、一段と
縮むので環状領域は多孔性領域よりも厚さを必要とす
る。上述の２組の位置合わせピンにより、他の補償用未
焼結シート枠をもつシートを積層することができる。第
２の位置合わせステツプにおいては図４に示すようにそ
れぞれ図３のピン７２及び６８のために作られる位置合
わせホール９４及び９６をもたない新たなガラスセラミ
ツクシート９０及び９２が多孔性シートスタツク９８に
積層されて内側位置合わせホールを密閉する。
【００４５】密閉された焼結基板を製造するための他の
方法は図５及び図６に示すように多孔性層を含む内側の
積層スタツクと窓枠形セラミツク層からなる第２の積層
スタツクとを熱間プレスする方法である。セラミツクの
未焼結シート及び多孔性誘電体層を必要に応じて積層
し、当該積層されたスタツクを所望の寸法に切断するこ
とによつて多孔性層を含む内側のスタツクが作られる。
同様に中央部分が打ち抜ぬかれて切除された未焼結セラ
ミツクシートを積層することによつて窓枠形スタツクが
作られる。
【００４６】図５は熱間プレス装置の上面図であり、上
部の２つのプレートは取り除いてある。環状の外側制限
枠１００はモリブデン製であるのが好適であり、内側の
エツジ１０２を有する。外側制限枠１００の内側には温
度補償用挿入物１０４、１０６、１０８及び１１０があ
る。これらの挿入物の機能に関しては以下に詳述する。
このエツジ補償用挿入物の内側に、積層され切断され焼
き尽された窓枠形のスタツクが配置される。このスタツ
クの上部の１つを符号１１２で示す。窓枠形部材１１２
の内側に、同様に積層され切断され焼き尽された複数の
層からなるスタツクが配置される。このスタツクの層の
うちの幾つかは緻密化された未焼結セラミツク材料の前
駆物質であり、他の層は多孔性誘電体材料の前駆物質で
ある。図６は図５の構造の軸６−６に沿つて破断した断
面を示す。図６は図５に示したものに加えてモリブデン
からなるのが好ましい熱間プレス用プレート１１６及び
１１８を有する。図５及び図６に共通な符号は同一のも
のを表わす。図６の熱間プレス装置の下部プレート１２
２上にエツジ制限枠１００及び温度補償用挿入物１０
４、１０６、１０８及び１１０が配置される。エツジ１
１３の内部にある内側シートスタツク１１４は複数のセ
ラミツク層１２４及び少なくとも１つの多孔性誘電体層
の前駆物質１２６から作られる。領域１１２は窓枠形層
のスタツクから作られる。窓枠形層の厚さ１２８はセラ
ミツク前駆物質層及び誘電体層からなる内部スタツク１
１４の厚さ１３０よりも厚い。窓枠形部材のスタツクは
緻密化されると、セラミツク前駆物質層及び多孔性誘電
体層からなる内部スタツクよりも一段と大幅に収縮す
る。圧力及び温度の下でガラスセラミック枠が収縮した
とき、上部プレート１１８及び内部スタツク１１４間の
空隙１３２はなくなるので、内部スタツク及び枠形スタ
ツクの双方に圧力が加えられる。その後多孔性誘電体を
含む内部スタツク及び枠が一緒に垂直に収縮することに
より、全ての合わせ目が接合した一体のモジユールが形
成される。中央プレート１１８はアルミナ（または他の
耐熱材料）層によつて滑動し得るように部材１１０の内
側エツジ１３４間にマウントされる。アルミナ（または
他の耐熱材料）は中央プレート１１８の滑動面の上に未
焼結シートとしてプレスされるか又は吹き付けられる。
【００４７】図７に示すように所望の寸法に切断され焼
尽されたセラミツクシート１４０、１４２、１４４及び
１４６の直方体スタツクにより枠が形成される。図５及
び図７に共通の符号は同一のものを表わす。
【００４８】熱間プレスの前に基板の完全性を損なうこ
とのないレートで積層構造が焼尽温度まで加熱される。
焼尽が早すぎると、未焼結シート内の結合剤内に含まれ
ている可塑剤があまりにも早く出てくるため膨れが生
じ、その結果未焼結の積層品が層ごとに分かれてしま
う。積層品は十分な時間焼尽温度に維持され、分解され
て未焼結シート及び金属をベースとするペーストに含ま
れている結合剤が除去される。温度は金属をベースとす
る導体パターンを融解させるのに十分高くなければなら
ないが、ガラス粒子を合着させるほど高くてはいけな
い。結合剤の除去に関しては、残留炭素分がすべて除去
されるまでセラミツクボデイが多孔性のままであること
が必要である。結合剤が燃え尽くされる前に未焼結積層
品内のガラス粒子が合着し始めた場合、結合剤分解生成
物はセラミツク内に捕捉されることになり、その結果、
(1) セラミツクの誘電率を高める残留炭素を残置し、
(2) ガラスセラミツク内に細孔を形成してその完全な緻
密化を妨げ、(3) 捕捉された生成物の圧力が十分に大き
いと未焼結の積層品がばらばらに分かれてしまう。
【００４９】ガラスセラミツクボデイ１０を形成するの
に用いることができるガラスセラミツク物質の例が米国
特許第４，２３４，３６７号及び米国特許第４，３０
１，３２４号に記述されている。加熱して結晶化させ得
るコーデイエライトガラス、ムライトガラス又はその他
のガラスを使用することもできる。非結晶化ガラス及び
セラミツクスの混合物を使用することもできる。本発明
に従つて使用することのできるガラスセラミツク組成の
幾つかを次表（１）に示すが、これは例示の目的で示す
ものであつてこれらに限られるものではない。
【００５０】
【表１】 本発明に従つて図４からの積層品のために用いることが
できるエツジ制限なしの加圧焼結すなわち熱間プレスに
ついて以下に詳述する。
【００５１】気密パツケージを作るための本発明の方法
による第１の実施例を図８に示す。ワークピース２２４
は上部ダイ２２６及び下部ダイ２２８間において圧縮さ
れる。 ダイ２２６及びダイ２２８間においてワークピ
ース２２４が圧縮されるとき、ワークピース２２４のエ
ツジ２３０の形状が損なわれないようにすることが重要
である。従つて本発明によるとワークピースの厚さを測
定する手段２３２と、ワークピースのエツジの膨らみ２
３０すなわちワークピースの幅を測定する手段２３４
と、ワークピース上に加えられる圧力を変更する手段２
３６、２３７及び２３８とが設けられる。圧力を変更す
る手段２３６、２３７及び２３８は測定されたワークピ
ースの厚さの関数及び測定されたワークピースのエツジ
膨らみ（又は幅）の関数として圧力を変更する。
【００５２】ワークピースの厚さを測定する手段２３２
及びワークピースのエツジを測定する手段２３４は線形
に変化し得る変位トランスデユーサ（ＬＶＤＴ）であ
る。圧力コントローラ２３６は例えば汎用デイジタルコ
ンピユータであり、プログラマブル圧力調整回路及びポ
ンプ２３７を制御し、次に圧力セル２３８によつてワー
クピース２２４に圧力が加えられる。圧力は水圧プレス
２３８によつて与えられる。概略的に図示した炉２４０
の内部にワークピース２２４並びにダイ２２６及び２２
８が配置される。
【００５３】この方法においてはプログラマブル温度コ
ントローラ２４８は予め選択された温度スケジユールに
従つて焼結温度を制御する。温度コントローラ２４８は
サーモカツプル２５０により炉内温度を測定し、電源２
５２及びヒータエレメント２５４により炉内温度を調整
する。
【００５４】ワークピースの厚さ、エツジ膨らみ及び相
対密度との関数として圧力を変化させることによつて加
圧焼結中のワークピース２２４のエツジ２３０の変形が
回避される。この関数関係は次のようにして導くことが
できる。
【００５５】圧力スケジュールＰ［ｔ］及び温度スケジ
ユールＴ［ｔ］の下での初期密度ρ0 、初期厚さｈ0 及
び定まつた半径Ｒの丸い多孔性ガラスセラミツクモジユ
ール（図９）の焼結を考えてみる。ここでｔは実験開始
後の経過時間である。セラミツクの焼結においては（例
えばこのガラスセラミツクでは 109〔ポイズ〕を越える
ほどガラスの粘性は非常に高いので）流れのレイノルズ
数が極めて小さいので運動方程式の慣性項は無視され得
る。また一般的にアスペクト比Ｒ／ｈ（ｈは、任意の時
間ｔにおけるモジユールの厚さである）は単一体よりも
遙かに大きいので、当該ガラスセラミツクがニユートン
物質であるという仮定に基づいて２つの流速Ｖｒ及びＶ
ｚは簡単化されたナビエ−ストークス方程式（次式
（１））
【００５６】
【数１】 及び連続方程式（次式（２））
【数２】 を満足する。式（１）及び式（２）においてｒ及びｚは
図９に示されているラテラル方向及び軸方向を意味し、
ｐは環境を上回る圧力として定義される動圧であり、η
は粘性、ρは時間によつてのみ変化するものと仮定され
るモジユール密度である。粘性は温度に依存し、かつ結
晶化が関係するならば時間に依存する（以下の式６を参
照）。
【００５７】一般に式（１）及び式（２）に組み合わせ
られる初期条件及び境界条件は圧搾流状況である（次式
（３Ａ）〜（３Ｇ））。
【数３】
【００５８】式（１）〜式（３）によつて定義される数
学的システムは２つの未知数、すなわち粘性ηと密度ρ
とを含む。焼結の間の時間に伴う密度変化を決定するた
め広範囲の圧力をカバーする式（次式（４））が造型へ
の応用のために提案された（「耐火性酸化物の熱間プレ
スの実際的及び理論的な特徴」英国セラミツク学会会
報、第53巻、1954年、第 474〜 510頁）。
【００５９】
【数４】 ここでＤ＝ρ／ρf 、ρf は十分に焼結された場合の密
度、νは表面張力であり、ｎはモジユールの粒径に密接
に結びついているモジユール１〔cm3 〕あたりの細孔数
である。このガラスセラミツクスの場合、νはほぼ360
〔dyn/cm〕（米国セラミツク学会会報、1984年、第67
巻、第 549頁）であり、ｎはデータが乏しいので「耐火
性酸化物の熱間プレスの実際的及び理論的な特徴」英国
セラミツク学会会報、第53巻、1954年、第474 〜510 頁
に記述されているもの（すなわちｎ＝1.58×108/cm3 ）
と同一であると仮定する。
【００６０】この実施例においては式（４）を用いて圧
力及び粘性の双方が時間とともに変化し得るという理解
のもとに等温加熱条件又は動的加熱条件の下での密度を
計算する。焼結に効果的な局部圧力は水圧であり、これ
はダイがないためにラテラル方向すなわちｒ方向に変化
するので式（４）におけるＰを有効圧力（次式（５））
【００６１】
【数５】 に置換える。後にこれを数的に表現する。ポリマの硬化
中に生ずるものと類似の手法によりガラスセラミツクの
粘性ηを双対アレニウスの式（次式（６））によつて表
すことができる（「Ｂ段階エポキシ樹脂硬化の時間−温
度−粘性の動きの特性」英国ポリマ学会、1975年６月、
第15巻、第６号、第 406〜 414頁）。
【００６２】
【数６】 ここでＲ′は一般ガス定数であり、η∞、△Ｅη、Ｋ∞
及び△Ｅk は一定のパラメータである。この式（６）は
ガラスの軟化に起因する温度に伴なう指数関数的粘性減
衰（右辺の初めの２項）及び１次の反応速度論に従う結
晶化に起因する線形粘性増加（右辺の最後の項）の双方
を説明している。
【００６３】注意しなければならないのは右辺の最後の
２つの項を数的に表現するためにはモジユールの熱履歴
についての知識を必要とするということである。かくし
てある時刻に同じ温度を有する２つの流体要素でさえも
前の時刻におけるこれらの温度が同一でない場合には大
きく異なる粘性を有することがある。
【００６４】セラミツクモジユール内に温度の不平等が
存在するときにはいつでも、ガラスセラミツクの粘性の
空間的分布を決定するためには一般に各流体要素の軌道
が数的に表現されなければならない。これは原理的には
所与の初期条件及び境界条件のセツトのための運動方程
式と共に、エネルギー保存方程式を解くことによつてな
される。しかしながらこの検討においては、所与の時間
における粘性は位置に依存せず、すなわち同等であり、
粘性を支配する温度は一定であるものと仮定する。
【００６５】式（６）のパラメータは例えば理にかなつ
た非多孔性のサンプルを用いて、関連のある温度範囲を
カバーする温度により幾つかの等温平行板流動測定実験
を実行することによつて得ることができる（「熱機械式
分析器を用いる熱硬化性物質粘性の予知」応用ポリマ科
学ジヤーナル、1986年、第31巻、第2509〜2522頁を参
照）。パラメータが判かると、広範な多様性を有する温
度スケジユールの下での粘性履歴を式（６）を用いて予
知することができる。粘性に対する結晶化の影響が十分
に確証されていないときには、結晶化の影響が重要なも
のになると思われる何らかの最大温度に至るまで粘性−
温度関係に頼ることが必要である。
【００６６】この数学的体系（式（１）〜式（３））を
解いて次式（７）を得る。
【数７】 この式はサンプルの断面積Ａ（＝πＲ2 ）に加えられた
圧力Ｐの比に比例する積層流の項（右辺の第１項）及び
細孔閉鎖圧力（すなわち加えられた圧力）に依存するが
サンプル面積には依存しない焼結流の項（右辺の第２
項）間の競合によつてサンプルの厚さｈが制御されるこ
とを示している。従つて積層流の項が支配的であるとき
は、厚さが圧力対面積の比に依存することを予測する。
他方、焼結流の項が支配的であるときは、厚さはサンプ
ルの面積の影響を受けない。式（７）には
【外字１】 ＝４Ｐ／３及び速度のプロフイールが与えられる。
【００６７】
【数８】
【数９】 ここで注意すべきはＶｚの式（式（８））は焼結の寄与
すなわち密度の寄与（右辺の第１の項）及び積層の寄与
を含むということである。Ｖｒの式すなわち積層流の式
（式（９））においては焼結の寄与が消失する。これは
ラテラル方向における焼結流が厚さ方向の焼結流と比較
して極めて小さいためである−固定されたモジユール面
の直接発現。Ｖｒだけに従つてエツジは常に外側へ膨れ
る。これはこの実施例のガラスセラミツクスに関し低圧
（例えば５〔psi 〕未満）において観測されるエツジの
縮小と一致しない。ここに見られる不一致は低圧におい
てラテラル方向の焼結流の重要性が増大することに起因
する。ラテラル方向のこの遅れた焼結流を説明するため
に利用できる式はまだない。１つの近似法としてモジユ
ールの２つの面の間の中央において（すなわち、ｚ＝ｈ
／２、ｒ＝Ｒにおいて）材料が速度λにおける自由焼結
法則に従つて焼結すなわち収縮するものと仮定する。こ
こでλは次式（１０）である。
【００６８】
【数１０】 ちょうど中央でなく式（１０）に従つてエツジが共形的
に（すなわちすべてのｚにおいて）収縮することができ
る場合（すなわちλ＝ＲでＲが時間とともに変化する場
合）及び式（１０）が厚さ変化をも支配する場合（すな
わちλ＝ｈの場合）、式（１０）は式（４）と同値でＰ
＝０である。λに関してエツジ膨れθは次式（１１）に
よつて与えられる。
【００６９】
【数１１】 θの符号次第でエツジは外側に膨れるか（θ＞０）又は
内側に収縮する（θ＜０）。平坦なエツジ（θ＝０）を
得るための条件は、式（１１）に従えば常にＶｒ＝λの
設定次第である。このことから圧力スケジユール（次式
（１２））を得る。
【００７０】
【数１２】 ここでＲ0 はワークピースの初期の半径である。式（１
２）から平坦なエツジに必要な圧力スケジユールは厚さ
ｈ、エツジ膨れθ及び相対密度Ｄに依存することが理解
できる。
【００７１】かくして本発明の実施例においてはＬＶＤ
Ｔ（線形に変化し得る変位トランスジユーサ）２３２は
ワークピース２２４の厚さを測定し、ＬＶＤＴ２３４は
ワークピース２２４の幅すなわちエツジ膨れを測定す
る。相対密度Ｄはワークピースの既知の質量並びにｈ及
びθの測定値に基づいて圧力コントローラ２３６によつ
て計算される。
【００７２】圧力コントローラ２３６はワークピース２
２４における圧力を式（１２）の圧力スケジユールに従
つて、測定された厚さ、測定されたエツジ膨れ及びワー
クピースの相対密度の関数として変更する。
【００７３】測定されたエツジ膨れθが選択された限界
を超過したときは、コントローラ２３６はワークピース
２２４における圧力を解除する。これにより自由焼結が
できるようになりエツジ膨れが低減する。選択された限
界の範囲内にエツジ膨れが戻ると、式（１２）に従つて
再び圧力が与えられる。所望のサンプル厚さに達する
と、コントローラ２３６はプロセスの残部に対する圧力
を解除する。
【００７４】本発明の他の特徴においてはダイ２２６及
びダイ２２８間にストツパ２４２を設けることによつて
エツジの変形を最小限にすることができる。上部ダイ２
２６がストツパ２４２とコンタクトしワークピース２２
４が選択された厚さに達するまでワークピース２２４を
圧縮することによつてエツジ変形を最小とすることがで
きる（図８参照）。
【００７５】エツジ変形はバイア変形と関連しているの
でバイアを含む気密パツケージ内のエツジ変形を防ぐこ
とは重要である。従つてエツジ変形が防げればバイア変
形も防ぐことができる。変形したバイアはバイアの上部
に配置された終端パツド又は気密パツケージ上にマウン
トされる電子要素上の電気コンタクトのいずれかと適正
に整合しない。
【００７６】図８に示すようにワークピース２２４の軸
２１６を横切る方向において、ワークピース２２４のエ
ツジ２３０がワークピース自身によつてのみ支持される
とき、ワークピースに加えられる圧力を適正に制御する
ことによつてエツジ変形を防ぐ。しかしながら本発明の
他の実施例においてはワークピースのエツジ２３０を支
持する焼結用固定具が設けられる。
【００７７】図５、図６及び図７に示すように本発明の
焼結用固定具は枠１００並びに枠１００の内側に配置さ
れた補償用挿入物１０４、１０６、１０８及び１１０を
含む。補償用挿入物１０４、１０６、１０８及び１１０
並びに枠１００は図６のワークピース１１２及び１１４
並びに図７の符号１１４、１０４、１０６、１０８及び
１１０を収容する焼結用チヤンバの境を定めている。焼
結用チヤンバの底部は図６の下部ダイ１２２によつて形
成され、焼結用チヤンバの上部は上部ダイ１１８によつ
て形成される。
【００７８】焼結用固定具の形状を図１０に示す。図示
のように枠１００は最初の方向に長さｌA を有する。補
償用挿入物１０４、１０６、１０８及び１１０の最初の
方向における長さはｌB である。ワークピース２２４は
最初の方向に長さｌC を有する内部フレームスタツクか
らなる。焼結後、固定具から焼結済みワークピース２２
４を容易に取り外すことができるようにするため、また
加圧焼結後の冷却の際にワークピースが壊れたり歪んだ
りするのを避けるために、室温において固定具及びワー
クピース間に長さｄの２つの小さな空隙が設けられる。
枠、補償用挿入物及びワークピースの熱膨張率はそれぞ
れαA 、αB 及びαC である。次式（１３）及び（１
４）の関係が成立する場合、焼結されたワークピースを
室温に冷却した状態で所望の空隙がワークピース２２４
及び焼結用固定具間に設けられ得る。
【００７９】
【数１３】
【数１４】 ここでδＴは焼結用固定具及びワークピースの温度変化
である。寸法ｌA 、ｌB 及びｌC 並びにｄはすべて室温
で測定される。式（１４）を式（１３）に代入する（か
つ 1,000〔℃〕の範囲の焼結においてはαA δＴが
「１」よりもずつと小さいことを認識する）と次式（１
５）を得る。
【００８０】
【数１５】 同じ関係を利用してｌA 、ｌB 及びｌC は直角の方向に
おいてすべての温度でワークピース２２４及び焼結用固
定具が確実に厳密に合致することができる。
【００８１】最良の結果を得るためには酸化されず、か
つワークピースに接着しない材料から焼結用固定具が作
らなければならない。例えばモリブデンにより焼結用固
定具を作つてもよい。補償用挿入物は例えば銅、ニツケ
ル又はステンレス鋼であつてよい。ワークピースとコン
タクトする固定具表面にアルミナ粉のような剥離剤を用
いてよい。
【００８２】本発明による焼結用固定具の動作は次の通
りである。加熱に際し枠１００はワークピース２２４よ
りも一段と膨張する。しかしながら補償用挿入物１０
４、１０６、１０８及び１１０は焼結温度において枠１
００よりも一段と膨張して間隔ｄを除去する。冷却され
ると補償用挿入物は枠１００よりも一段と収縮するので
間隔ｄが再び現れる。
【００８３】本発明の一段の理解のために以下に幾つか
の例をあげる。例１ 米国特許第 4,301,324号に開示されているように結晶化
し得る（コーデイエライト）ガラスを粉砕して粉にす
る。
【００８４】この結晶化し得るガラス粉をバツトバール
（Butvar、登録商標）の結合剤、ポリビニルブチラール
樹脂、ジプロピルグリコール−ジベンゾエイト可塑剤及
びメタノール／メチルイソブチルケトン溶剤と混合して
スラリーを作る。
【００８５】このスラリーをドクターブレードによつて
マイラー（Mylar 、登録商標）基板上に鋳込まれて未焼
結シートとし、次に空気中で乾燥する。この乾いた未焼
結シートを必要な寸法に打ち抜き、バイアホールを所望
の形状に穴あけする。
【００８６】同様の手法により1982年１月発行、IBM リ
サーチ・アンド・デイベロプメント・ジヤーナル、第26
巻、第１号、第32頁、「熱伝導モジユール：高性能多層
セラミツクパツケージ」に述べられているように90％の
アルミナと10％のガラスとの類似の混合物からなる乾い
た未焼結シートを製造し、打ち抜き、穴あけした。これ
らのシートは結晶化し得るガラスの焼結温度においては
緻密化しないので、後に多孔質誘電体層を形成するため
に役立つ。
【００８７】切断した未焼結シート上に金属処理ペース
トをスクリーン印刷してバイアホールを満たす。金属処
理ペーストは上述したように銅の粉と結晶化し得るガラ
スの粉とを混合して作る。また銅とガラスとの混合物に
エチルセルロース及びテルピネオールからなる結合剤を
混ぜる。
【００８８】最初の金属処理ペーストは55体積〔％〕の
銅を含む。第２の金属処理ペーストは100 体積〔％〕の
銅を含む。10枚の結晶化し得るガラスのシート、25枚の
アルミナシート、12枚の結晶化し得るガラスのシート、
という順序で47枚の未焼結シートを積み重ね積層するこ
とによつてサンプルを作る。これらのサンプルは完成モ
ジユールの内側部分を形成する。
【００８９】また結晶化し得るガラスの金属処理されて
いない70枚の未焼結シートを積層したサンプルを準備す
る。これら70枚の層が積層されたスタツクを 131〔mm〕
×９〔mm〕の長方形に切断する。これらは後に熱間プレ
ス後に、内側部分を取り巻くエツジピースとしてモジユ
ールを密閉するのに役立つ。
【００９０】この積層された組立体をＨ2 ／Ｈ2 Ｏ雰囲
気の中で加熱して、高分子材料及び残留炭素を焼き尽
す。この焼尽処理は毎分１〜３〔℃〕で785 ±10〔℃〕
まで加熱し、その温度に３〜５時間維持することによつ
て実施される。Ｈ2 対Ｈ2 Ｏの比を10-6から始めて10-4
まで連続的に変化させ、温度を 400〔℃〕から焼尽温度
まで変化させる。その後雰囲気をＮ2 に変えて溶存する
水を除去し、次いで毎分５〔℃〕で室温までこの組立体
を冷却する。
【００９１】次に焼尽した組立体を図７に示すように焼
結用固定具の中に配列し、水素と窒素とからなる窒素富
化雰囲気の中で図１１に示すように焼結する。焼尽組立
体を適切に配列した焼結用固定具の温度を毎分５〔℃〕
で 500〔℃〕まで上昇させる。温度を 500〔℃〕に２時
間維持した後、毎分３〔℃〕で 790〔℃〕まで温度を上
昇させて１時間維持する。
【００９２】毎分80〔psi 〕のレートで 800〔psi 〕ま
での圧縮を開始した直後に、温度を毎分１〔℃〕で 870
〔℃〕まで上昇させ、その後毎分 0.1〔℃〕で 895
〔℃〕まで上昇させる。圧力を 800〔psi 〕に80分間維
持して毎分８〔psi 〕で０〔psi〕まで減少させる。
【００９３】最後に 890〔℃〕に２時間維持した後、毎
分５〔℃〕で室温まで温度を下げる。各基板の構造の完
全性を顕微鏡下で検査して傷がないことを確認する。
【００９４】例２及び例３ 当該明細書に示したプロセスによつて銅金属処理を伴う
多層モジユールを製造することのできる他の交替可能な
材料セツトを例２及び例３として調査した。内側に埋設
された粒子は多孔質誘電性媒体及び緻密なガラスセラミ
ツク基板の場合の外側のシエルの実例である。
【００９５】図１２はその中に多孔性二酸化ケイ素の領
域２５２を埋設されたコーニング7052（Corning 7052）
ホウケイ酸ガラス／アルミナ混合物２５０を示す。コー
ニング7052は64％のＳｉＯ2 、８％のＡｌ2 Ｏ3 、19％
のＢ2 Ｏ3 、１％のＮａ2 Ｏ、３％のＫ2 Ｏ、３％のＢ
ａＯの概略組成を有しており、残部はＦ- 及び他の残留
物質である。
【００９６】図１３はその中に多孔性二酸化ケイ素の領
域２５６を埋設された緻密化されたコーニング7720（Co
rning 7720）鉛ホウケイ酸ガラス／アルミナ混合物２５
４を示す。コーニング7720は74％のＳｉＯ2 、１％のＡ
ｌ2 Ｏ3 、15％のＢ2 Ｏ3 、４％のＮａ2 Ｏ、６％のＰ
ｂＯの概略組成を有する。
【００９７】50重量％のコーニング7052及び50重量％の
アルミナの粉体混合物から円板状ペレツトをプレスする
と共に、50重量％のコーニング7720及び50重量％のアル
ミナの粉体混合物からもプレスする。１つのペレツトに
空洞を形成し、多孔性シリカ前駆物質で満たす。この空
洞上に他のペレツトを配置して、密閉されたペレツトを
形成する。この密閉されたペレツトを図１４の焼結サイ
クルに従つて上述したように加圧焼結する。ホウケイ酸
／アルミナ混合物をフオーミングガスの中で焼結する。
鉛−ホウケイ酸ガラスを窒素の中で焼結する。
【００９８】
【発明の効果】上述のように本発明によれば、多重レベ
ルの相互接続された金属導体フイルムの回路パターン及
び密閉された多孔性二酸化ケイ素領域を含む焼結済みセ
ラミツク複合構造をし得、これによつてセラミツク多層
回路に形成される銅導体の膨れ又は空隙の形成を確実に
回避することができる。
【図面の簡単な説明】
【図１】図１は電子デバイスをその上にマウントできる
本発明による多層パツケージング構造を示す概略的な断
面図である。
【図２】図２は環状未焼結セラミツクシート及び多孔質
誘電体シートの前駆物質をその内部で位置合わせするた
めの装置を示す上面図である。
【図３】図３は積層されていない未焼結セラミツクシー
ト及び複合的なセラミツク／多孔質誘電体シートをもつ
図２の装置の断面図である。
【図４】図４は一緒に積層されるべき複数のシートをも
ち、これによつて内部に未焼結セラミツク材料で密閉さ
れるべき位置合わせホールを有する図３の装置の断面図
である。
【図５】図５は積層された未焼結シートスタツクであ
り、窓枠形の環状セラミツクスタツクが多孔質誘電体前
駆物質の中央領域をもつ積層された未焼結シートスタツ
クを示す上面図である。
【図６】図６は図５には示されていない加圧焼結用の上
部固定具を示す図５の構成を線６−６に沿つて破断した
ときの断面図である。
【図７】図７は未焼結物質の環状スタツクが４つの直方
体からなつている図５に対応する上面図である。
【図８】図８は気密パツケージを作る本発明による方法
において使用する加圧焼結装置を示す概略的なブロツク
図である。
【図９】図９は加圧焼結による気密パツケージ製造を示
す略線図である。
【図１０】図１０はワークピースのエツジを支持する焼
結用固定具の寸法を示す上面図である。
【図１１】図１１はワークピースを加圧焼結して気密パ
ツケージを形成するための温度圧力サイクルを示すグラ
フである。
【図１２】図１２は十分に焼結されたホウケイ酸ガラス
内に埋設された多孔性二酸化ケイ素領域の断面を示す写
真である。
【図１３】図１３は十分に焼結された鉛ホウケイ酸ガラ
ス内に埋設された多孔性酸化ケイ素領域の断面を示す写
真である。
【図１４】図１４は図１２及び図１３の構造を焼結する
ために用いる焼結サイクルを示すグラフである。
【符号の説明】
２……セラミツク構造、４……緻密化されたセラミツク
物質、６……多孔性誘電体層、８、１０、１２、１４、
１６、１８、２０、２２、２４、２６、２８、３０……
導電体、３２、３４……導電性バイア、３６、３８、４
６、５２……パツド、４０……複合構造の表面、４２…
…導電性ピン、４４……複合構造の上面、４８……電子
デバイス、５０……はんだマウンド、５４……位置合わ
せ装置、５６……位置合わせ装置の上面、５８、６０、
６２、６４、６６、６８、７０、７２……位置合わせピ
ン、８０、８２……ホールのない未焼結セラミツクシー
ト、８４……窓枠シート、８６……多孔質前駆物質シー
ト、９０、９２……新たなガラスセラミツクシート、９
４、９６……位置合わせホール、９８……多孔質シート
スタツク、１００……外側制限枠、１０２……枠１００
の内側のエツジ、１０４、１０６、１０８、１１０……
温度補償用挿入物、１１２……窓枠形スタツク、１１４
……内部スタツク、１１６……上部プレート、１１８…
…中央プレート、１２２……下部プレート、１２４……
セラミツク層、１２６……多孔質誘電体の前駆物質層、
１２８……窓枠形の層１１２の厚さ、１３０……スタツ
ク１１４の厚さ、１３２……空隙、１４０、１４２、１
４４、１４６……セラミツクシートの直方体スタツク、
２１６……ワークピースの軸、２２４……ワークピー
ス、２２６……上部ダイ、２２８……下部ダイ、２３
２、２３４……ＬＶＤＴ、２３６……コンピユータコン
トローラ、２３７……プログラマブル圧力調整回路及び
ポンプ、２３８……圧力セル、２４０……炉、２４２…
…ストツパ、２４８……プログラマブル温度コントロー
ラ、２５０……サーモカツプル、２５２、２５６……電
源、多孔性二酸化ケイ素の領域、２５４……ヒータエレ
メント。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビツド・ブライアン・ゴーランド アメリカ合衆国、ニユーヨーク州10507、 ベツドフオード・ヒルズ、ベツドフオー ド・ロード 425番地 (72)発明者 テイモシー・レア・デインジヤー アメリカ合衆国、ニユーヨーク州10520、 クロトン・オン・ハドソン、ノース・ハイ ランド・プレイス 110番地 (72)発明者 スブハシユ・ラクスマン・シンド アメリカ合衆国、ニユーヨーク州10520、 クロトン・オン・ハドソン、トウルースデ ール・ドライブ 49番地

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】結晶化していない物質を任意に含んでいる
    隙間をその間に有し、かつランダムな方向を向いている
    微結晶の集合体である誘電性物質からなるボデイと、 上記ボデイ内の多孔性二酸化ケイ素の領域とを具え、 上記多孔性二酸化ケイ素領域は上記ボデイ内に密閉され
    ていることを特徴とするセラミツク複合構造。
  2. 【請求項２】さらにその中に導電体パターンが埋設され
    ていることを特徴とする請求項１に記載のセラミツク複
    合構造。
  3. 【請求項３】上記誘電性物質のボデイはアルミナ、コー
    デイエライト、リチア輝石、ユークリプタイト、エンス
    タタイト、セルシアン、ケイ灰石、ケイ酸亜鉛鉱、灰長
    石、二ケイ酸リチウム、メタケイ酸リチウム、ムライ
    ト、それらの組合せ並びにホウケイ酸ガラス及び鉛ガラ
    スの群から選択された物質をもつそれらの組合せからな
    る群から選択された結晶相を含むことを特徴とする請求
    項１に記載のセラミツク複合構造。
  4. 【請求項４】結晶化していない物質を任意に含んでいる
    隙間をその間に有し、かつランダムな方向を向いている
    微結晶の集合体である誘電性物質からなるボデイと、 上記ボデイ内に埋設された少なくも１つの多孔性二酸化
    ケイ素層と、 上記ボデイ内に埋設された導電体パターンとを具え、 上記ボデイは上記多孔性二酸化ケイ素層を完全に囲み、 上記導電パターンの一部は上記ボデイの外側面に延び、 上記導電パターンの一部は上記多孔性層を通つて延び、 上記多孔性二酸化ケイ素層の相対する側面に配置された
    上記導電パターンの一部は電力導体及び接地導体であ
    り、かつ上記多孔性二酸化ケイ素層内に配置された上記
    導電体パターンの一部は信号導体であるをことを特徴と
    するセラミツク複合構造。
  5. 【請求項５】上記ボデイはアルミナ、コーデイエライ
    ト、リチア輝石、ユークリプタイト、エンスタタイト、
    セルシアン、ケイ灰石、ケイ酸亜鉛鉱、灰長石、二ケイ
    酸リチウム、メタケイ酸リチウム、ムライト、それらの
    組合せ並びにホウケイ酸ガラス及び鉛ガラスの群から選
    択された物質をもつそれらの組合せからなる群から選択
    された結晶相を含むこと特徴とする請求項４に記載のセ
    ラミツク複合構造。
  6. 【請求項６】結晶化していない物質を任意に含んでいる
    隙間をその間に有し、かつランダムな方向を向いている
    微結晶の集合体である誘電性物質に未焼結前駆物質から
    なる空洞を有する第１のボデイを準備するステツプと、 上記空洞内に多孔性二酸化ケイ素物質への前駆物質を配
    置するステツプと、 結晶化していない物質を任意に含んでいる隙間をその間
    に有し、かつランダムな方向を向いている微結晶の集合
    体である誘電性物質への未焼結前駆物質により上記空洞
    を密閉することにより、多孔性二酸化ケイ素物質への上
    記前駆物質の領域をその中に有する未焼結ボデイを形成
    するステツプと、 上記未焼結ボデイを焼結することにより、その中に多孔
    性二酸化ケイ素領域を有する上記未焼結の前駆物質から
    緻密なボデイを形成するステツプとを具えることを特徴
    とするセラミツク複合構造製造方法。
  7. 【請求項７】結晶化していない物質を任意に含んでいる
    隙間をその間に有し、かつランダムな方向を向いている
    微結晶の集合体である誘電性物質に未焼結前駆物質の未
    焼結からなる第１の形式の層を準備するステツプと、 開口を有する上記未焼結前駆物質の第２の形式の層を準
    備するステツプと、 多孔性二酸化ケイ素物質に前駆物質からなる第３の形式
    の層を準備するステツプと、 少くとも１つの上記第１の形式の層を位置合わせ用支持
    体の上に配置するステツプと、 少くとも１つの上記第２の形式の層を位置合わせ用支持
    体の上に配置するステツプと、 上記第２の形式の層の上記開口内に少くとも１つの上記
    第３の形式の層を配置することにより、焼結されていな
    い層の複合体を形成するステツプと、 上記複合体の上記層の幾つかの間及び上記複合体の上記
    層の幾つかを介して導電体パターンに前駆物質のパター
    ンを準備するステツプと、 上記複合体を積層するステツプと、 上記複合体を高温高圧で焼結することにより、焼結済み
    複合体を形成するステツプとを具え、 上記第２の形式の層は単一のフレーム状構造及び複数の
    セグメントとからなる群から選択された構成であり、上
    記複数のセグメントは組み合わせられてフレーム構造を
    形成し、 上記第１の形式の層及び上記第２の形式の層は緻密化さ
    れた物質に焼結され、 上記第３の形式の層は多孔性二酸化ケイ素に焼結され、 導電体への上記前駆物質は導電体に焼結され、 上記焼結済み複合体はほぼ密閉構造であり、導電体及び
    その中にほぼ密閉された少くも１つの多孔性二酸化ケイ
    素を有することを特徴とするセラミツク複合構造製造方
    法。
  8. 【請求項８】上記第１の形式の層及び第２の形式の層は
    アルミナ、コーデイエライト、リチア輝石、ユークリプ
    タイト、エンスタタイト、セルシアン、ケイ灰石、ケイ
    酸亜鉛鉱、灰長石、二ケイ酸リチウム、メタケイ酸リチ
    ウム、ムライト、それらの組合せ並びにホウケイ酸ガラ
    ス及び鉛ガラスの群から選択された物質をもつそれらの
    組合せからなる群から選択された結晶相を含むことを特
    徴とする請求項７に記載のセラミツク複合構造製造方
    法。
JP4237706A 1991-09-23 1992-08-13 セラミツク複合構造及びその製造方法 Expired - Lifetime JPH0829993B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US76466991A 1991-09-23 1991-09-23
US07/764669 1991-09-23

Publications (2)

Publication Number Publication Date
JPH05238849A JPH05238849A (ja) 1993-09-17
JPH0829993B2 true JPH0829993B2 (ja) 1996-03-27

Family

ID=25071404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4237706A Expired - Lifetime JPH0829993B2 (ja) 1991-09-23 1992-08-13 セラミツク複合構造及びその製造方法

Country Status (2)

Country Link
EP (1) EP0534733A1 (ja)
JP (1) JPH0829993B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252635B2 (ja) * 1995-01-13 2002-02-04 株式会社村田製作所 積層電子部品
DE69936319T2 (de) 1998-12-16 2008-02-14 Ibiden Co., Ltd., Ogaki Leitender verbindungsstift und baugruppenplatte
US7608470B2 (en) 2005-06-28 2009-10-27 Intel Corporation Interconnection device including one or more embedded vias and method of producing the same
WO2022264725A1 (ja) * 2021-06-16 2022-12-22 株式会社村田製作所 多層基板及び多層基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3674034D1 (de) * 1985-03-27 1990-10-18 Ibiden Co Ltd Substrate fuer elektronische schaltungen.
JPS61266350A (ja) * 1985-05-21 1986-11-26 株式会社日立製作所 配線回路用セラミック基板
WO1989007834A1 (en) * 1988-02-22 1989-08-24 Unisys Corporation Module for electrically interconnecting integrated circuit chips
JPH0714110B2 (ja) * 1988-08-17 1995-02-15 株式会社村田製作所 多層セラミック基板
JP2947558B2 (ja) * 1988-10-18 1999-09-13 新光電気工業株式会社 セラミック絶縁材料およびその製造方法
JPH02183794A (ja) * 1989-01-11 1990-07-18 Fujitsu Ltd 多層セラミック基板の焼成方法及びその装置
DE3914010C2 (de) * 1989-04-26 1995-09-14 Osaka Fuji Corp Verfahren zur Herstellung von Metall-Keramik-Verbundwerkstoffen sowie Verwendung des Verfahrens zur Steuerung der Materialeigenschaften von Verbundwerkstoffen
JP2787953B2 (ja) * 1989-08-03 1998-08-20 イビデン株式会社 電子回路基板

Also Published As

Publication number Publication date
JPH05238849A (ja) 1993-09-17
EP0534733A1 (en) 1993-03-31

Similar Documents

Publication Publication Date Title
US5337475A (en) Process for producing ceramic circuit structures having conductive vias
KR100307078B1 (ko) 기판을지지하는세라믹회로보드용글라스결합층
US4340436A (en) Process for flattening glass-ceramic substrates
US6949156B2 (en) Methods for making and using self-constrained low temperature glass-ceramic unfired tape for microelectronics
EP0378989A1 (en) Doped titanate glass-ceramic for grain boundary barrier layer capacitors
JP3426926B2 (ja) 配線基板およびその実装構造
EP1505040B1 (en) Thick film dielectric compositions for use on aluminium nitride substrates
US6221427B1 (en) Interface regions between metal and ceramic in a metal/ceramic substrate
JP3089973B2 (ja) ガラスセラミックス積層体の焼結方法
JPH0829993B2 (ja) セラミツク複合構造及びその製造方法
US5194196A (en) Hermetic package for an electronic device and method of manufacturing same
JPH02116196A (ja) セラミック多層回路基板の製造方法
JP2001342063A (ja) 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその製造方法
JPH11177238A (ja) ガラスセラミックス多層基板の製造方法
US5169310A (en) Hermetic package for an electronic device and method of manufacturing same
JPH0617250B2 (ja) ガラスセラミツク焼結体
JPS62244631A (ja) 複合積層セラミツク部品の製造方法
JP2007119288A (ja) ガラスセラミック焼結体およびその製造方法並びに配線基板
JPH05218654A (ja) マイクロ波を用いたセラミック複合構造の製造方法
KR20050116672A (ko) 저온동시소성 세라믹 기판의 소결 방법
JP2002043759A (ja) 多層配線基板
JP3047985B2 (ja) 多層セラミック配線基板の製造方法
JPH10259063A (ja) ガラスセラミックス基板の製造方法
JP3450998B2 (ja) 配線基板およびその実装構造
JPH10154767A (ja) 配線基板及びその製造方法