CN103258817B - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN103258817B
CN103258817B CN201210352416.0A CN201210352416A CN103258817B CN 103258817 B CN103258817 B CN 103258817B CN 201210352416 A CN201210352416 A CN 201210352416A CN 103258817 B CN103258817 B CN 103258817B
Authority
CN
China
Prior art keywords
packing colloid
exposed metallic
metallic layer
layer
antenna structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210352416.0A
Other languages
English (en)
Other versions
CN103258817A (zh
Inventor
竺炜棠
曹登扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210352416.0A priority Critical patent/CN103258817B/zh
Publication of CN103258817A publication Critical patent/CN103258817A/zh
Application granted granted Critical
Publication of CN103258817B publication Critical patent/CN103258817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Details Of Aerials (AREA)

Abstract

本发明提供一种半导体封装结构及其制造方法，在制造方法中，形成第一封装胶体来包覆基板上的芯片，接着，依序形成堆叠的第一金属层、第二封装胶体、第二金属层及第三封装胶体，接着，形成第一外露金属层及第二外露金属层于第三封装胶体上，第一外露金属层的长度不同于第二外露金属层的长度。本发明的半导体封装结构可具有多频段的天线结构，且可大幅缩减天线结构的尺寸。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及一种半导体封装结构及其制造方法，特别是涉及一种具有多频天线的半导体封装结构及其制造方法。
背景技术
在一无线网络中，例如无线PAN(个人局域网络)、无线LAN(局域网络)、无线WAN(广域网络)、蜂巢式网络，若要在任何无线网络或系统中的装置之间提供无线连接及通讯时，则需要装备具有天线之接收器及传输器(或收发器)，以有效地向此无线网络中的其它元件发射(传输)所需的信号，或者自此无线网络中的其它元件接收所需的信号。
在现有的无线通讯系统中，无线装置的天线一般是密封或安装于印刷电路板或封装基板上。在目前个人行动无线装置(如行动电话)的轻薄要求下，无线装置的天线尺寸亦需被缩减。又，有时，无线装置需同时使多个频率(如2.4GHz/5GHz)的传输频段，以确保无线信号的传输质量。然而，为产生多个频率，一般需设置多个天线于无线装置中，因而容易增加无线装置的尺寸，而不利于无线装置的轻薄化及微型化。
故，有必要提供一种半导体封装结构及其制造方法，以解决现有技术所存在的问题。
发明内容
本发明的一实施例在于提供一种半导体封装结构，所述半导体封装结构包括基板、芯片、第一封装胶体、第一金属层、第二封装胶体、第二金属层、第三封装胶体、第一外露金属层及第二外露金属层。芯片是设置于基板上，第一封装胶体包覆芯片，第一金属层形成于第一封装胶体上，第一金属层具有一天线结构的第一部份，并电性连接于芯片，第二封装胶体包覆第一金属层，第二金属层形成于第二封装胶体上，所述第二金属层具有所述天线结构的第二部份，并电性连接于第一金属层，第三封装胶体包覆第二金属层，第一外露金属层形成于第三封装胶体上，所述第一外露金属层具有所述天线结构的第三部份，并电性连接于第二金属层，第二外露金属层，形成于第三封装胶体上，所述第二外露金属层具有所述天线结构的第四部份，并电性连接于第二金属层。第二外露金属层是隔离于第一外露金属层，且天线结构的第三部份的长度不同于天线结构的第四部份的长度。
本发明的一实施例在于提供一种半导体封装结构的制造方法。在此天线模块的制造方法中，首先，提供一基板，接着，设置芯片于基板上，接着，形成第一封装胶体来包覆芯片，接着，形成第一金属层于第一封装胶体上，并电性连接于芯片，所述第一金属层具有天线结构的第一部份，接着，形成第二封装胶体来包覆第一金属层，接着，形成一第二金属层于第二封装胶体上，并电性连接于第一金属层，所述第二金属层具有所述天线结构的第二部份，接着，形成一第三封装胶体来包覆第二金属层，接着，形成第一外露金属层及一第二外露金属层于第三封装胶体上，且第一外露金属层及第二外露金属层是分别电性连接于第二金属层，所述第一外露金属层及所述第二外露金属层分别具有所述天线结构的第三部份及所述天线结构的第四部份，其中第二外露金属层是隔离于第一外露金属层，且天线结构的第三部份的长度不同于天线结构的第四部份的长度。
本发明的半导体封装结构可具有多频段的天线结构于单一模块中，用于接收及/或发送不同频率的信号，而不需同时设置多个单频天线，因而可确保电子装置的无线信号质量，且可大幅缩减天线结构的尺寸，以符合无线装置的轻薄化及微型化要求。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1显示依照本发明的一实施例的半导体封装结构的剖面图；
图2A显示依照本发明的一实施例的金属层的立体分解图；
图2B显示依照本发明的一实施例的金属层的剖面分解图；
图3A至图3E显示依照本发明的一实施例的天线模块的制造流程图；以及
图4A至图4E显示依照本发明的另一实施例的半导体封装结构的制造流程图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的单元是以相同标号表示。
请参照图1，其显示依照本发明的一实施例的半导体封装结构的剖面图。本实施例的半导体封装结构100可用于无线电子装置(未显示)，此半导体封装结构100包括基板102、芯片104、被动元件106、屏蔽层108、第一封装胶体110、第一金属层112、第二封装胶体114、第二金属层116、第三封装胶体118、第一外露金属层120及第二外露金属层122。芯片104及被动元件106是设置于基板102上，屏蔽层108是位于第一封装胶体110内及围绕芯片104及被动元件106周围，用于屏蔽(shielding)芯片104及被动元件106。第一封装胶体110可包覆芯片104、被动元件106及屏蔽层108，第一金属层112具有天线结构的第一部份，形成于第一封装胶体110上，并电性连接于芯片104。第二封装胶体114可包覆第一金属层112，第二金属层116具有天线结构的第二部份，形成于第二封装胶体114上，并电性连接于第一金属层112。第三封装胶体118可包覆第二金属层112，第一外露金属层120具有天线结构的第三部份，第二外露金属层122具有天线结构的第四部份，其中第一外露金属层120及第二外露金属层122是分别形成于第三封装胶体118上，并分别电性连接于第二金属层112。
如图1所示，基板102可例如为多层印刷电路基板，芯片104例如可通过金属凸块(Bump)103来设置于基板102上，可作为电性连接，被动元件106例如可通过表面接合技术(SMT)来设置于基板102的表面上。屏蔽层108例如为金属盖(metallid)或金属镀层(metalsputterlayer)，用于屏蔽芯片104及被动元件106，以减少不必要的电磁信号干扰(EMI)。
如图1所示，第一封装胶体110、第二封装胶体114及第三封装胶体118主要由绝缘基材所组成，绝缘基材可为环氧树脂(epoxy)、聚甲基丙烯酸甲酯(PMMA)、聚碳酸酯(Polycarbonate)或硅胶。其中，第一封装胶体110内还包含一第一导通孔105及一接地孔107。
第一导通孔105是形成于基板102与第一金属层112之间，用于填充金属材料，以连接基板102与第一金属层112，通过基板中的电路使得第一金属层112可电性连接于芯片104，其中第一导通孔105主要做为第一金属层112的馈入点(feed-in)。
接地孔107是形成于屏蔽层108与第一金属层112之间，用于填充金属材料，以连接屏蔽层108与第一金属层112，其中第一金属层112可以通过接地孔107及屏蔽层108而接地到基板102。
第二封装胶体114主要由上述绝缘基材所组成，上述第二封装胶体内还包含具有第二导通孔109，第二导通孔109是形成于第一金属层112与第二金属层116之间，用于填充金属材料，以连接第一金属层112与第二金属层116，其中第二导通孔109主要做为第二金属层116的馈入点(feed-in)。
第三封装胶体118主要由上述绝缘基材所组成，上述第二封装胶体内还包含二个第三导通孔111，第三导通孔111是分别形成于第二金属层116与第一外露金属层120之间，以及第二金属层116与第二外露金属层122之间，以连接第二金属层116与第一外露金属层120，且连接第二金属层116与第二外露金属层122，其中第三导通孔111主要做为第一外露金属层120与第二外露金属层122的馈入点(feed-in)。
根据本发明的一实施例，第一导通孔、接地孔、第二导通孔及第三导通孔内主要填充物为导电性材料，例如可为金属材料，可为穿胶通孔(ThroughMoldVia，TMV)方式形成。
请参照图2A及图2B，图2A显示依照本发明的一实施例的金属层的立体分解图，图2B显示依照本发明的一实施例的金属层的剖面分解图。第一金属层112、第二金属层116、外露金属层120及122可被第二封装胶体114及第三封装胶体118所绝缘隔离，且第一金属层112、第二金属层116、外露金属层120及122是呈阶梯式配置。以第二封装胶体114的平面的垂直(Z轴)方向来看，第一金属层112与第二金属层116之间仅具有一小部分重叠，以避免上下层的信号被干扰；同理，以第三封装胶体118的平面的垂直(Z轴)方向来看，第二金属层116与外露金属层120及122之间仅具有一小部分重叠。第一外露金属层120及第二外露金属层122是位于同一平面(第三封装胶体118的表面)上，且第一外露金属层120及第二外露金属层122之间具有一隔离距离。金属层112、116、120及122的材料例如为铜、铝、银或其它金属材料，用于作为天线结构，特别的是可作为双频(dual-band)天线结构。第一外露金属层具有天线结构的第三部份，第二外露金属层122具有天线结构的第四部份，天线结构的第三部份的长度120可不同于所述天线结构的第四部份的长度，以形成不同的天线长度，因而可用于收发不同频率的信号。
如图2B所示，在本实施例中，第一金属层112的长度d1即为天线结构的第一部份的长度，例如为3毫米(mm)，第一金属层112与第二金属层116之间的d12重叠长度可为1mm，第二金属层116的长度d2即为天线结构的第二部份的长度，例如为3mm，第二金属层116与外露金属层120及122之间的d23重叠长度可为1mm。第一外露金属层120的长度即为天线结构的第三部份的长度，第一外露金属层120的长度是为5mm～15mm，例如为9.5mm，第二外露金属层122的长度为即为天线结构的第三部份的长度，为1mm～5mm，例如为1.5mm。在一实施例中，第一总天线长度为天线结构第一部份加上天线结构第二部份再加上天线结构第三部份(d1+d2+9.5mm)可为15.5mm，其可用于2.4GHz的信号，第二总天线长度为天线结构第一部份加上天线结构第二部份再加上天线结构第四部份(d1+d2+1.5mm)可为7.5mm，其可用于5GHz的信号。
因此，在本实施例中，半导体封装结构100的天线结构可接收及/或发送不同频率的信号，以提供多个无线频段，确保无线信号的质量。再者，由于半导体封装结构100的天线结构可同时具有不同的天线长度，而不需设置多个天线，因而可大幅缩减天线结构的尺寸，以符合现代无线装置的轻薄化及微型化要求。此外，半导体封装结构100的天线结构采用多层堆叠方式，于天线设计上相较于单一层天线的线路密度可较小较不拥挤(crowded)，因此可降低线路之间彼此干扰的问题进而提高天线的效率。
请参照图3A至图3E，其显示依照本发明的一实施例的天线模块的制造流程图。当制造本实施例的半导体封装结构100时，首先，如图3A所示，提供基板102，且设置芯片104及被动元件106于基板102上。接着，如图3B所示，设置屏蔽层108于芯片104及被动元件106的上方，此时，屏蔽层108可为金属盖。接着，如图3C所示，形成第一封装胶体110来包覆芯片104、被动元件106及屏蔽层108。在一实施例中，可先利用第一封装胶体110来包覆芯片104，再形成金属镀层于第一封装胶体110上，以形成屏蔽层108。接着，如图3D所示，通过激光钻孔(LaserDrilling)来形成第一导通孔105及接地孔107于第一封装胶体110。接着，如图3E所示，例如通过溅射(sputtering)，可形成第一金属层112于第一封装胶体110上，并分别通过第一导通孔105及接地孔107来连接于芯片104及接地。接着，形成第二封装胶体114来包覆第一金属层112，且通过激光钻孔来形成第二导通孔109于第二封装胶体114上。接着，例如通过溅射，可形成第二金属层116于第二封装胶体114上，并通过第二导通孔109来连接于及第一金属层112。接着，形成第三封装胶体118来包覆第二金属层116，且通过激光钻孔来形成二个第三导通孔111于第三封装胶体118上。例如通过溅射，可形成第一外露金属层120及一第二外露金属层122于第三封装胶体118上，并分别通过第三导通孔111来连接于及第二金属层116。
请参照图4A至图4E，其显示依照本发明的另一实施例的半导体封装结构的制造流程图。在另一实施例中，当制造本实施例的半导体封装结构100时，首先，如图4A所示，提供基板102，且设置芯片104及被动元件106于基板102上。接着，如图4B所示，于芯片104形成第一导通孔的第一部分，再形成第一封装胶体110来包覆芯片104及被动元件106，并通过激光钻孔来形成第一导通孔205的第二部分于第一封装胶体110中，其中第一导通孔205可为硅通孔(ThroughSiliconVia，TSV)、穿胶通孔(ThroughMoldVia，TMV)或同时包含上述两者，其通过芯片104并到达芯片104的主动表面，以连接所述主动表面与所述第一金属层112。接着，如图4C所示，例如通过溅射，可形成第一金属层112于第一封装胶体110上，并可通过第一导通孔205来直接连接于芯片104的主动表面。接着，如图4D所示，形成第二封装胶体114来包覆第一金属层112，且通过激光钻孔来形成第二导通孔109于第二封装胶体114上。接着，如图4D所示，例如通过溅射，可形成第二金属层116于第二封装胶体114上，并通过第二导通孔109来连接于及第一金属层112。接着，如图4E所示，形成第三封装胶体118来包覆第二金属层116，且通过激光钻孔来形成二个第三导通孔111于第三封装胶体118上。接着，如图4E所示，例如通过溅射，可形成第一外露金属层120及一第二外露金属层122于第三封装胶体118上，并分别通过第三导通孔111来连接于及第二金属层116。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种半导体封装结构，其特征在于：所述半导体封装结构包括：
一基板；
一芯片，设置于所述基板上；
一第一封装胶体，包覆所述芯片；
一第一金属层，形成于所述第一封装胶体上，所述第一金属层具有一天线结构的第一部份，并电性连接于所述芯片；
一第二封装胶体，包覆所述第一金属层；
一第二金属层，形成于所述第二封装胶体上，所述第二金属层具有所述天线结构的第二部份，并电性连接于所述第一金属层；
一第三封装胶体，包覆所述第二金属层；
一第一外露金属层，形成于所述第三封装胶体上，所述第一外露金属层具有所述天线结构的第三部份，并电性连接于所述第二金属层；以及
一第二外露金属层，形成于所述第三封装胶体上，所述第二外露金属层具有所述天线结构的第四部份，并电性连接于所述第二金属层，其中所述第二外露金属层是隔离于所述第一外露金属层，且所述天线结构的第三部份的长度不同于所述天线结构的第四部份的长度。
2.根据权利要求1所述的半导体封装结构，其特征在于：所述第一封装胶体内还包括一屏蔽层，围绕所述芯片，用于屏蔽所述芯片。
3.根据权利要求2所述的半导体封装结构，其特征在于：所述第一封装胶体内还包括一接地孔，连接所述第一金属层及所述屏蔽层。
4.根据权利要求1所述的半导体封装结构，其特征在于：所述第一封装胶体具有一第一导通孔，所述第一导通孔是形成于所述基板与所述第一金属层之间，以连接所述基板与所述第一金属层。
5.根据权利要求1所述的半导体封装结构，其特征在于：所述第一封装胶体具有一第一导通孔，所述第一导通孔通过所述芯片并到达所述芯片的主动表面，以连接所述主动表面与所述第一金属层。
6.根据权利要求1所述的半导体封装结构，其特征在于：所述第二封装胶体具有一第二导通孔，所述第二导通孔是形成于所述第一金属层与所述第二金属层之间，以连接所述第一金属层与所述第二金属层，所述第三封装胶体具有二个第三导通孔，所述第三导通孔是分别形成于所述第二金属层与所述第一外露金属层之间，以及所述第二金属层与所述第二外露金属层之间。
7.根据权利要求1所述的半导体封装结构，其特征在于：依据该第二封装胶体的平面的垂直方向来看，所述第一金属层与所述第二金属层之间具有一部分重叠；依据该第三封装胶体的平面的垂直方向来看，所述第一外露金属层及所述第二外露金属层与所述第二金属层之间分别具有一部分重叠。
8.根据权利要求1所述的半导体封装结构，其特征在于：所述天线结构的第三部份的长度是为5毫米～15毫米。
9.根据权利要求1所述的半导体封装结构，其特征在于：所述天线结构的第四部份的长度是为1毫米～5毫米。
10.一种半导体封装结构的制造方法，其特征在于：所述制造方法包括：
提供一基板；
设置芯片于所述基板上；
形成第一封装胶体来包覆所述芯片；
形成第一金属层于所述第一封装胶体上，并电性连接于所述芯片，所述第一金属层具有天线结构的第一部份；
形成第二封装胶体来包覆所述第一金属层；
形成一第二金属层于所述第二封装胶体上，并电性连接于所述第一金属层，所述第二金属层具有所述天线结构的第二部份；
形成一第三封装胶体来包覆所述第二金属层；
形成第一外露金属层及一第二外露金属层于所述第三封装胶体上，且所述第一外露金属层及所述第二外露金属层是分别电性连接于所述第二金属层，所述第一外露金属层及所述第二外露金属层分别具有所述天线结构的第三部份及所述天线结构的第四部份，其中所述第二外露金属层是隔离于所述第一外露金属层，且所述天线结构的第三部份不同于所述天线结构的第四部份的长度。
CN201210352416.0A 2012-09-20 2012-09-20 半导体封装结构及其制造方法 Active CN103258817B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210352416.0A CN103258817B (zh) 2012-09-20 2012-09-20 半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210352416.0A CN103258817B (zh) 2012-09-20 2012-09-20 半导体封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103258817A CN103258817A (zh) 2013-08-21
CN103258817B true CN103258817B (zh) 2016-08-03

Family

ID=48962637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210352416.0A Active CN103258817B (zh) 2012-09-20 2012-09-20 半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103258817B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851878B (zh) * 2014-02-14 2018-02-23 日月光半导体制造股份有限公司 具有天线的半导体封装结构及其制造方法
US9761566B1 (en) * 2016-04-13 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die structure and method of forming same
TWI659518B (zh) * 2017-05-18 2019-05-11 矽品精密工業股份有限公司 電子封裝件及其製法
US10847869B2 (en) 2017-06-07 2020-11-24 Mediatek Inc. Semiconductor package having discrete antenna device
US11509038B2 (en) 2017-06-07 2022-11-22 Mediatek Inc. Semiconductor package having discrete antenna device
TW201911643A (zh) * 2017-08-03 2019-03-16 廣達電腦股份有限公司 通訊裝置
US10468355B2 (en) * 2017-12-08 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Shielding structure in InFO package
US10424550B2 (en) * 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
CN108511400B (zh) * 2018-03-16 2023-10-03 盛合晶微半导体(江阴)有限公司 天线的封装结构及封装方法
CN108649019B (zh) * 2018-05-14 2020-12-08 中国科学院微电子研究所 扇出型封装结构
EP3745457A1 (en) * 2019-05-28 2020-12-02 Mediatek Inc. Semiconductor package having discrete antenna device
CN112551476B (zh) * 2021-02-20 2021-05-04 甬矽电子(宁波)股份有限公司 多功能半导体封装结构和多功能半导体封装结构制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383608A (zh) * 2000-06-08 2002-12-04 松下电器产业株式会社 多频率天线共用器
CN102496048A (zh) * 2011-11-28 2012-06-13 浙江网新技术有限公司 一种多频rfid标签、读写装置和读写方法
CN102509149A (zh) * 2011-11-01 2012-06-20 上海祯显电子科技有限公司 一种新型双界面智能卡模块

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124723A (ja) * 2001-10-19 2003-04-25 Matsushita Electric Ind Co Ltd 多周波アンテナおよびそのダイバーシチアンテナ
FR2914113B1 (fr) * 2007-03-20 2009-05-01 Trixell Soc Par Actions Simpli Antenne mixte

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383608A (zh) * 2000-06-08 2002-12-04 松下电器产业株式会社 多频率天线共用器
CN102509149A (zh) * 2011-11-01 2012-06-20 上海祯显电子科技有限公司 一种新型双界面智能卡模块
CN102496048A (zh) * 2011-11-28 2012-06-13 浙江网新技术有限公司 一种多频rfid标签、读写装置和读写方法

Also Published As

Publication number Publication date
CN103258817A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
CN103258817B (zh) 半导体封装结构及其制造方法
US11108152B2 (en) Antenna-integrated wireless module and method for manufacturing antenna-integrated wireless module
CN112599958B (zh) 一种天线和通信装置
US8256685B2 (en) Compact millimeter wave packages with integrated antennas
EP2144329B1 (en) Radio frequency integrated circuit packages
CN101375464B (zh) 具有接地面延伸的天线系统及其使用方法
US20170033468A1 (en) Metamaterial Substrate For Circuit Design
US9647313B2 (en) Surface mount microwave system including a transition between a multilayer arrangement and a hollow waveguide
US20140145883A1 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US9172131B2 (en) Semiconductor structure having aperture antenna
US8736031B2 (en) Semiconductor package
CN104617053B (zh) 涉及陶瓷基板上射频装置封装的装置和方法
CN108649019B (zh) 扇出型封装结构
CN102299142B (zh) 具有天线的封装结构及其制作方法
US20100033393A1 (en) Techniques for Mounting a Millimeter Wave Antenna and a Radio Frequency Integrated Circuit Onto a PCB
CN108258424B (zh) 一种移动终端天线及其馈电网络
WO2023040561A1 (zh) 天线模组及通信设备
CN101728369B (zh) 表面可安装的集成电路封装方法
US10833394B2 (en) Electronic package and method for fabricating the same
CN102694565A (zh) 一种集成蛇形天线的3d-mcm射频系统
US9640854B2 (en) Wireless communication device
KR101588224B1 (ko) 안테나 모듈
TWM463428U (zh) 無線收發模組(二)
CN104425899B (zh) 多频天线
TWM446984U (zh) 多頻天線裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant