CN110473867A - 电子封装件及其制法 - Google Patents
电子封装件及其制法 Download PDFInfo
- Publication number
- CN110473867A CN110473867A CN201810543549.3A CN201810543549A CN110473867A CN 110473867 A CN110473867 A CN 110473867A CN 201810543549 A CN201810543549 A CN 201810543549A CN 110473867 A CN110473867 A CN 110473867A
- Authority
- CN
- China
- Prior art keywords
- antenna
- bearing structure
- packing piece
- insulator
- electronic packing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012856 packing Methods 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title claims abstract description 34
- 239000012212 insulator Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims description 27
- 238000009413 insulation Methods 0.000 claims description 15
- 239000011230 binding agent Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 58
- 239000000463 material Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 10
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 8
- 230000005855 radiation Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Details Of Aerials (AREA)
Abstract
一种电子封装件及其制法，包括于承载结构下侧接置电子元件，且于该承载结构上侧结合天线结构，其中，该天线结构包含有绝缘体与天线本体，借此缩小该电子封装件的厚度且同时提升天线效能。
Description
技术领域
本发明关于一种电子封装件，特别是关于一种具有天线结构的电子封装件及其制法。
背景技术
目前无线通讯技术已广泛应用于各式消费性电子产品(如手机、平板电脑等)，以利接收或发送各种无线讯号。为满足消费性电子产品的便于携带性及上网便利性(如观看多媒体内容)，无线通讯模块的制造与设计朝轻、薄、短、小的需求作开发，其中，平面天线(Patch Antenna)因具有体积小、重量轻与制造容易等特性而广泛利用在电子产品的无线通讯模块中。
目前的多媒体内容因画质的提升而造成其档案资料量变得更大，故无线传输的频宽也需变大，因而产生第五代的无线传输(5G)，且5G因传输频率较高，其相关无线通讯模块的尺寸的要求也较高。
5G相关应用预估于2020年全面商品化，其应用频率范围约在1GHz～1000GHz之间的高频频段，其商业应用模式为5G搭配4G LTE，并于户外架设一蜂巢式基站以配合设于室内的小基站，故5G行动通讯会于基站内使用大量天线以符合5G系统的大容量快速传输且低延迟。
图1为现有无线通讯模块的立体示意图。如图1所示，该无线通讯模块1包括：一基板10、设于该基板10上的多个电子元件11、一天线结构12以及封装材13。该基板10为电路板并呈矩形体。该电子元件11设于该基板10上且电性连接该基板10。该天线结构12为平面型且具有一天线本体120与一导线121，该天线本体120借由该导线121电性连接该电子元件11。该封装材13覆盖该电子元件11与该部分导线121。
然而，5G系统因讯号品质与传输速度要求，而需更多天线配置，以提升讯号的品质与传输速度，但现有无线通讯模块1中，该天线结构12为平面型，且该基板10的长宽尺寸均为固定，因而限制该天线结构12的功能，致使该无线通讯模块1难以达到5G系统的天线运作的需求。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种电子封装件及其制法，可缩小电子封装件的厚度且同时提升天线效能。
本发明的电子封装件，包括：第一承载结构，其具有相对的第一侧与第二侧；至少一电子元件，其接置于该第一承载结构的第一侧上；多个导电元件，其设于该第一承载结构的第一侧上；封装层，其形成于该第一承载结构的第一侧上并包覆该电子元件与该导电元件，且令该导电元件的部分表面外露出该封装层；以及天线结构，其设于该第一承载结构的第二侧上，且该天线结构包含有设于该第一承载结构上的绝缘体与结合该绝缘体的天线本体。
本发明还提供一种电子封装件的制法，包括：提供一具有相对的第一侧与第二侧的第一承载结构，且于该第一承载结构的第一侧上设置至少一电子元件；设置多个导电元件于该第一承载结构的第一侧上；形成封装层于该第一承载结构上，使该封装层包覆该电子元件及该导电元件，且令该导电元件的部分表面外露出该封装层；以及于该第一承载结构的第二侧设置天线结构，其中，该天线结构包含有设于该第一承载结构上的绝缘体与结合该绝缘体的天线本体。
前述的电子封装件及其制法中，该第一承载结构具有线路部以电性连接该电子元件。
前述的电子封装件及其制法中，该第一承载结构具有线路部以电性连接该导电元件。
前述的电子封装件及其制法中，该天线本体包含有相对配置的第一天线层与第二天线层，且该绝缘体与该第二天线层结合该第一承载结构的第二侧。
前述的电子封装件及其制法中，该绝缘体为天线基板形式。例如，该天线结构的设置步骤包括：提供多个天线基板，且各该天线基板包含绝缘部与结合于该绝缘部上的天线层；将该些天线基板相互叠合，使该些绝缘部作为该绝缘体，且该些天线层作为天线本体；将该绝缘体设于该第一承载结构的第二侧上，且部分该天线层结合于该第一承载结构的第二侧上，使该天线本体包含有相对配置的该天线层。
前述的电子封装件及其制法中，该天线本体包含有相对配置的第一天线层与第二天线层，该第一天线层结合该绝缘体，且该第二天线层结合该第一承载结构的第二侧。
前述的电子封装件及其制法中，该绝缘体借由结合层设于该第一承载结构的第二侧上。例如，该天线结构的设置步骤包括：提供一天线基板，其包含该绝缘体与结合于该绝缘体上的第一天线层；形成第二天线层于该第一承载结构的第二侧上；以及将该绝缘体借由结合层设于该第一承载结构的第二侧上，使该天线本体包含有相对配置的该第一天线层与该第二天线层。
前述的电子封装件及其制法中，该绝缘体借由支撑件堆叠于该第一承载结构的第二侧上。例如，该天线结构的设置步骤包括：提供一天线基板，其包含该绝缘体与结合于该绝缘体上的第一天线层；形成第二天线层于该第一承载结构的第二侧上；以及将该绝缘体借由支撑件堆叠于该第一承载结构的第二侧上，使该天线本体包含有相对配置的该第一天线层与该第二天线层。
前述的电子封装件及其制法中，还包括堆叠第二承载结构于该第一承载结构的第一侧上。例如，该第二承载结构借由该导电元件电性连接该第一承载结构。此外，该第二承载结构为导线架，并包含有多个电性连接该导电元件的电性接触垫，另该导线架还包含有对应该电子元件位置的遮蔽体。
由上可知，本发明的电子封装件及其制法中，主要借由该第一承载结构的第二侧上形成绝缘体，且于该绝缘体上形成天线本体，故相较于现有技术，本发明的第一承载结构的第二侧无需增加布设区域，因而能于预定的承载结构尺寸下增加该天线本体的长度，不仅能达到天线运作的需求，且能使该电子封装件符合微小化的需求。
附图说明
图1为现有无线通讯模块的剖面示意图；
图2A至图2C为本发明的电子封装件的第一实施例的制法的剖面示意图；
图2D图为图2C的另一实施例；
图3A至图3C为本发明的电子封装件的第二实施例的制法的剖面示意图；
图3B’为图3B的另一实施例；以及
图4A、图4B及图4C为对应图2A的其它实施例的剖面示意图。
符号说明：
1 无线通讯模块 10 基板
11,21 电子元件 12,2a,4a,4b,4c 天线结构
120,23,43 天线本体 121 导线
13 封装材 2,2’,3,4,4’,4” 电子封装件
20 第一承载结构 20a 第一侧
20b 第二侧 200 第一线路部
201 介电材 210 导电凸块
22,42a,42b,42c 绝缘体 22a 第一表面
22b 第二表面 23a 第一天线层
23b,43b 第二天线层 24 第二线路部
240 导电层 241 布线层
242 外接垫 25 封装层
26,36 导电元件 27,37 第二承载结构
370 电性接触垫 371 遮蔽体
420 结合层 421 第一绝缘部
422 第二绝缘部 423 支撑件
A 空气间隙。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「第一」、「第二」及「一」等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2C为本发明的电子封装件2的第一实施例的制法的剖面示意图。
如图2A所示，提供一具有相对的第一侧20a与第二侧20b的第一承载结构20，且于该第一侧20a上接置有至少一电子元件21，并于该第二侧20b上结合一天线结构2a。
所述的第一承载结构20例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，该线路结构包含介电材201及至少一形成于该介电材201上的第一线路部200，如至少一扇出(fan out)型重布线路层(redistribution layer，简称RDL)。
于本实施例中，该第一承载结构20还可配置有第二线路部24，其包含一可接地该天线结构2a的导电层240、至少一电性连接该导电层240与该第一线路部200的布线层241、及多个电性连接该布线层241的外接垫242。例如，该第二线路部24为嵌埋于该第一承载结构20中的导电结构，其可与该第一线路部200一起制作。具体地，该导电层240可为至少一完整、网状或任意图案的金属薄片(foil)；或者，该导电层240可为图案化的导电材。
此外，该些外接垫242外露出该第一承载结构20的第一侧20a，且该些外接垫242可作为讯号埠(I/O)或接地埠(I/O)。
所述的电子元件21设于该第一承载结构20的第一侧20a上，也可依需求将该电子元件21设于该第二侧20b上或同时配置于该第一侧20a与该第二侧20b上。
于本实施例中，该电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体晶片，且该被动元件例如为电阻、电容及电感。例如，该电子元件21为具毫米波(㎜Wave)功能的半导体晶片，并借由多个如焊锡材料的导电凸块210以覆晶方式设于该第一线路部200上并电性连接该第一线路部200；或者，该电子元件21可借由多个焊线(图略)以打线方式电性连接该第一线路部200；抑或，该电子元件21可直接接触该第一线路部200。然而，有关该电子元件21电性连接该第一承载结构20的方式不限于上述。
所述的天线结构2a包含一结合于该第二侧20b上的绝缘体22及天线本体23。
于本实施例中，该绝缘体22具有相对的第一表面22a与第二表面22b，并以该第二表面22b结合该第一承载结构20的第二侧20b，其中，形成该绝缘体22的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)等，但并不限于上述。
此外，该天线本体23结合该绝缘体22并电性连接该电子元件21。例如，该天线本体23包含相互分离且相对应配置于该绝缘体22二侧的一第一天线层23a与一第二天线层23b，该第一天线层23a设于该绝缘体22的第一表面22a上，且该第二天线层23b位于该绝缘体22的第二表面22b上以接触该第一承载结构20的第二侧20b并电性连接该第一线路部200，其中，该第一天线层23a的布设位置对应该第二天线层23b的布设位置。
又，可借由溅镀(sputtering)、蒸镀(vaporing)、电镀、无电电镀、化镀或贴膜(foiling)等方式制作厚度轻薄的天线层。例如，于该第一绝缘体22(或该承载结构20)上形成图案化导电材，以作为第一天线层23a或第二天线层23b，并令该导电层240于该第一承载结构20的布设面积大于该第二天线层23b结合该第一承载结构20的布设面积。
另外，该第一天线层23a与该第二天线层23b以耦合方式传输讯号。例如，该第一天线层23a与该第二天线层23b可由交变电压、交变电流或辐射变化产生辐射能量，且该辐射能量为电磁场，以令该第一天线层23a与该第二天线层23b能相互电磁耦合，使天线讯号能于该第一天线层23a与该第二天线层23b之间传递。
如图2B所示，设置多个导电元件26于该第一承载结构20的第一侧20a上。
于本实施例中，该导电元件26例如为焊球(solder ball)，其设于该第一承载结构20的第一侧20a的外接垫242上，以电性连接该第一承载结构20。
如图2C所示，形成一封装层25于该第一承载结构20的第一侧20a上，以包覆该些导电元件26与该电子元件21，并令该导电元件26的端部外露出该封装层25。
于本实施例中，形成该封装层25的材质为高导热性材料，以利于该电子元件21散热同时提供该电子元件21保护，避免发生变形裂损，其中，该封装层25的材质例如为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)等，但并不限于上述。
此外，该封装层25可包覆该些导电凸块210；或者，将底胶(图略)形成于该第一承载结构20的第一侧20a与该电子元件21之间以包覆该些导电凸块210，再令该封装层25包覆该底胶。
另外，于后续制程中，如图2D所示的电子封装件2’，可于该第一承载结构20透过该些导电元件26堆叠结合至一第二承载结构27上。例如，该第一承载结构20堆叠于该第二承载结构27上的方式可依需求为焊接、粘贴(adhering)、超声波(ultrasonic)或其它适当方式，且该第二承载结构27为金属架，例如导线架(leadframe)、线路基板(substrate)、晶片、导电框或其它适当构造等。
本发明的制法借由于该绝缘体22上利用各种加工方式形成天线图案的天线主体23，故相较于现有技术，本发明的第一承载结构20的第二侧20b无需增加布设区域，因而能于预定的承载结构尺寸下增加该天线本体23的长度，因而得以达到天线运作的需求，且能使该电子封装件符合微小化的需求。
此外，本发明可利用该导电层240防止该天线主体23对该电子元件21的串音干扰(cross talking)、噪音干涉(noise interfering)及辐射干扰(radiation interference)等问题。较佳者，该导电层240由多层金属薄片所制成，以强化上述功能。
图3A至图3C为本发明的电子封装件3的第二实施例的制法的剖面示意图。本实施例与第一实施例的差异在于增设承载结构，其它制程大致相同，故以下仅说明相异处，而不再赘述相同处。
如图3A所示，其接续图2A的制程，设置多个如铜柱的导电元件36于该第一承载结构20的第一侧20a的外接垫242上，以电性连接该第一承载结构20。
于本实施例中，该导电元件36的构造可依需求设计。例如，该导电元件可为铜核心球(Cu core ball)，其包含一铜块与包覆该铜块的焊锡材；或者，该导电元件也可为被动元件，其中，该被动元件为电阻、电容及电感，例如去耦合电容(decoupling capacitor)。应可理解地，该导电元件可为各种导电材(如针状、柱状、锡膏或导电胶等)，并不限于上述，且于同一封装件中可混合上述各种态样使用。
如图3B所示，将该第一承载结构20透过该导电元件36堆叠结合至一第二承载结构37上。
于本实施例中，该第一承载结构20堆叠于该第二承载结构37上的方式可依需求为焊接、粘贴(adhering)、超声波(ultrasonic)或其它适当方式，且该第二承载结构37为金属架，例如导线架(leadframe)，其包含多个相分离的电性接触垫370，以供该导电元件36结合至该电性接触垫370。应可理解地，该第二承载结构37可为基板(substrate)、晶片、导电框或其它适当构造等，并可依需求调整该第二承载结构37的高度。
此外，该第二承载结构37也可包含一对应该电子元件21位置的遮蔽体371，以作为散热或屏蔽之用，且该些电性接触垫370位于该遮蔽体371的周围并与该遮蔽体371相分离。应可理解地，该遮蔽体371也可连结至少一电性接触垫370，且该遮蔽体371可依需求接触或未接触该电子元件21。
又，可选择性地，于制程中可先将该第二承载结构37设于一胶带(tape)(图略)上，再将该第一承载结构20结合至该第二承载结构37上，以于后续形成该封装层25后移除该胶带。
另外，于一实施例中，该导电元件36与该第二承载结构37也可一同制作或一体成型。例如图3B’所示，可先将该导电元件36形成于该第二承载结构37上，再将该第二承载结构37以该导电元件36堆叠至该第一承载结构20的第一侧20a的外接垫242上。
如图3C所示，形成一封装层25于该第一承载结构20的第一侧20a上，以包覆该电子元件21与该些导电元件36。
于本实施例中，该些电性接触垫370外露出该封装层25，以于该些电性接触垫370的外露表面上形成有如焊球的导电元件(图未示)，俾供接置如电路板的外部装置(图未示)。另外，该些电性接触垫370的下表面可选择齐平、凸出或内凹于该封装层25的下表面。
此外，也可先形成该封装层25，再借由溅镀(sputtering)、蒸镀(vaporing)、电镀、化镀或贴膜(foiling)等方式制作该遮蔽体371。
因此，该第二承载结构37能借由该遮蔽体371保护该电子元件21，且能提升散热效率，并因该第二承载结构37(如导线架)的外表面较平整，因而有利于后续安装于如电路板的外部装置上。
另请参阅图4A、图4B及图4C，为本发明的电子封装件4,4’,4”的其它实施例的剖视示意图，其与第一及第二实施例的差异在于天线结构的设计，其它构件大致相同，故以下仅说明相异处，而不再赘述相同处。
如图4A所示的电子封装件4，天线结构4a的绝缘体42a由第一绝缘部421与第二绝缘部422相叠合而成，且第一天线层23a与第二天线层23b分别形成于该第一与第二绝缘部421,422上。
于本实施例中，该第一绝缘部421与该第二绝缘部422为天线基板形式，且该第一天线层23a形成于该第一绝缘部421的上侧，且该第二天线层23b形成于该第二绝缘部422的下侧，并使该第二绝缘部422以其下侧结合于该第一承载结构20上。
如图4B所示的电子封装件4’，天线结构4b包含一结合有第一天线层23a的绝缘体42b，且天线本体43的第二天线层43b形成于第一承载结构20的第二侧上20b上，使该绝缘体42b的第二表面22b以如粘着剂的结合层420接置于该第一承载结构20的第二侧上20b上，以令该绝缘体42b包覆该第二天线层43b。
于本实施例中，该绝缘体42b为天线基板形式，且该第二天线层43b与该第一线路部200以相同布线制程一并制作。
如图4C所示的电子封装件4”，天线结构4c包含一结合有第一天线层23a的绝缘体42c，且天线本体43的第二天线层43b形成于第一承载结构20的第二侧上20b上，该绝缘体42c的第二表面22b以支撑件423堆叠于该第一承载结构20的第二侧上20b上，以令该绝缘体42c遮盖该第二天线层43b。
于本实施例中，该第二天线层43b与该绝缘体42c之间为空气间隙(Air gap)A，且该支撑件423可为如半导体材、导电材或绝缘材等的凸块。
因此，有关该天线结构2a,4a,4b,4c的设计方式繁多，并不限于上述，且其配置于该第一承载结构20的第二侧20b，故该天线结构2a,4a,4b,4c的制程步骤可依需求排程，例如，先制作完成该第一侧20a所需的制程，再制作该天线结构2a,4a,4b,4c，并无特别限制。
本发明还提供一种电子封装件2,2’,3,4,4’,4”，其包括：一第一承载结构20、至少一电子元件21、多个导电元件26,36、一封装层25以及一天线结构2a,4a,4b,4c。
所述的第一承载结构20具有相对的第一侧20a与第二侧20b。
所述的电子元件21接置于该第一承载结构20的第一侧20a上。
所述的导电元件23结合于该第一承载结构20的第一侧20a上。
所述的封装层25形成于该第一承载结构20的第一侧20a上，且包覆该电子元件21与该导电元件26,36，且令该导电元件26,36的部分表面外露出该封装层25。
所述的天线结构2a,4a,4b,4c设于该第一承载结构20的第二侧20b上，且该天线结构2a,4a,4b,4c包含有一绝缘体22,42a,42b,42c与一结合该绝缘体22,42a,42b,42c的天线本体23,43。
于一实施例中，该第一承载结构20具有第一线路部200以电性连接该电子元件21。
于一实施例中，该第一承载结构20具有第二线路部24以电性连接该导电元件26,36。
于一实施例中，该天线本体23,43具有相对配置的第一天线层23a与第二天线层23b,43b，该第一天线层23a结合该绝缘体22,42a的第一表面22a，且该绝缘体42a与该第二天线层23b,43b结合该第一承载结构20的第二侧20b。
于一实施例中，该绝缘体42a,42b,42c为天线基板形式。
于一实施例中，该天线本体23,43具有相对配置的第一天线层23a与第二天线层23b,43b，该第一天线层23a结合该绝缘体42b,42c的第一表面22a，且该第二天线层23b,43b结合该第一承载结构20的第二侧20b。
于一实施例中，该绝缘体42b借由结合层420粘贴于该第一承载结构20的第二侧20b上。
于一实施例中，该绝缘体42c借由支撑件423堆叠于该第一承载结构20的第二侧20b上。
于一实施例中，所述的电子封装件2’,3还包括第二承载结构27,37，其堆叠于该第一承载结构20的第一侧20a上。例如，该第二承载结构27,37借由该导电元件36电性连接该第一承载结构20的第二线路部24。或者，该第二承载结构37与该导电元件36为一体成形，如图3B’所示。
综上所述，本发明的电子封装件及其制法，借由该第一承载结构的第二侧上的绝缘体形成有天线本体，故本发明的第一承载结构无需增加布设区域，因而能于预定的承载结构尺寸下增加该天线结构的长度，不仅能达到天线运作的需求，且能使该电子封装件符合微小化的需求。
另外，本发明借由形成一封装层于第一承载结构的第一侧上，以包覆导电元件与电子元件，且令该导电元件的端部外露出该封装层，其中，形成该封装层的材质为高导热性材料，以利于该电子元件散热同时提供该电子元件保护，避免发生变形裂损。
此外，本发明还借由第二承载结构的设计，以令第二承载结构的遮蔽体保护电子元件，且能提升散热效率，并因该第二承载结构(如导线架)的外表面较平坦，因而有利于后续安装于如电路板的外部装置上。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改，且前述各实施例的内容可再相互组合应用。因此本发明的权利保护范围，应如权利要求书所列。
Claims (23)
1.一种电子封装件，其特征在于，该电子封装件包括：
第一承载结构，其具有相对的第一侧与第二侧；
至少一电子元件，其接置于该第一承载结构的第一侧上；
多个导电元件，其设于该第一承载结构的第一侧上；
封装层，其形成于该第一承载结构的第一侧上并包覆该电子元件与该导电元件，且令该导电元件的部分表面外露出该封装层；以及
天线结构，其设于该第一承载结构的第二侧上，且该天线结构包含有设于该第一承载结构上的绝缘体与结合该绝缘体的天线本体。
2.根据权利要求1所述的电子封装件，其特征在于，该第一承载结构包含有线路部以电性连接该电子元件及该导电元件。
3.根据权利要求1所述的电子封装件，其特征在于，该天线本体包含有相对配置的第一天线层与第二天线层，且该绝缘体与该第二天线层结合于该第一承载结构的第二侧上。
4.根据权利要求1所述的电子封装件，其特征在于，该绝缘体为天线基板形式。
5.根据权利要求1所述的电子封装件，其特征在于，该天线本体包含有相对配置的第一天线层与第二天线层，该第一天线层结合于该绝缘体上，且该第二天线层结合于该第一承载结构的第二侧上。
6.根据权利要求1所述的电子封装件，其特征在于，该绝缘体借由结合层设于该第一承载结构的第二侧上。
7.根据权利要求1所述的电子封装件，其特征在于，该绝缘体借由支撑件堆叠于该第一承载结构的第二侧上。
8.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括有堆叠于该第一承载结构的第一侧上的第二承载结构。
9.根据权利要求8所述的电子封装件，其特征在于，该第二承载结构借由该导电元件电性连接该第一承载结构。
10.根据权利要求8所述的电子封装件，其特征在于，该第二承载结构为导线架，并包含有多个电性连接该导电元件的电性接触垫。
11.根据权利要求10所述的电子封装件，其特征在于，该导线架还包含有对应该电子元件位置的遮蔽体。
12.一种电子封装件的制法，其特征在于，该制法包括：
提供一具有相对的第一侧与第二侧的第一承载结构，且于该第一承载结构的第一侧设置至少一电子元件；
设置多个导电元件于该第一承载结构的第一侧上；
形成封装层于该第一承载结构上，使该封装层包覆该电子元件及该导电元件，且令该导电元件的部分表面外露出该封装层；以及
于该第一承载结构的第二侧设置天线结构，且该天线结构包含有设于该第一承载结构上的绝缘体与结合该绝缘体的天线本体。
13.根据权利要求12所述的电子封装件的制法，其特征在于，该第一承载结构包含有线路部以电性连接该电子元件及该导电元件。
14.根据权利要求12所述的电子封装件的制法，其特征在于，该天线本体包含有相对配置的第一天线层与第二天线层，且该绝缘体与该第二天线层结合于该第一承载结构的第二侧上。
15.根据权利要求12所述的电子封装件的制法，其特征在于，该绝缘体为天线基板形式。
16.根据权利要求12所述的电子封装件的制法，其特征在于，该天线本体包含有相对配置的第一天线层与第二天线层，该第一天线层结合于该绝缘体上，且该第二天线层结合于该第一承载结构的第二侧上。
17.根据权利要求12所述的电子封装件的制法，其特征在于，该天线结构的设置步骤包括：
提供多个天线基板，且各该天线基板包含绝缘部与结合于该绝缘部上的天线层；
将该些天线基板相互叠合，使该些绝缘部作为该绝缘体，且该些天线层作为天线本体；
将该绝缘体设于该第一承载结构的第二侧上，且部分该天线层结合于该第一承载结构的第二侧上，使该天线本体包含有相对配置的该天线层。
18.根据权利要求12所述的电子封装件的制法，其特征在于，该天线结构的设置步骤包括：
提供一天线基板，其包含该绝缘体与结合于该绝缘体上的第一天线层；
形成第二天线层于该第一承载结构的第二侧上；以及
将该绝缘体借由结合层设于该第一承载结构的第二侧上，使该天线本体包含有相对配置的该第一天线层与该第二天线层。
19.根据权利要求12所述的电子封装件的制法，其特征在于，该天线结构的设置步骤包括：
提供一天线基板，其包含该绝缘体与结合于该绝缘体上的第一天线层；
形成第二天线层于该第一承载结构的第二侧上；以及
将该绝缘体借由支撑件堆叠于该第一承载结构的第二侧上，使该天线本体包含有相对配置的该第一天线层与该第二天线层。
20.根据权利要求12所述的电子封装件的制法，其特征在于，该制法还包括堆叠第二承载结构于该第一承载结构的第一侧上。
21.根据权利要求20所述的电子封装件的制法，其特征在于，该第二承载结构借由该导电元件电性连接该第一承载结构。
22.根据权利要求20所述的电子封装件的制法，其特征在于，该第二承载结构为导线架，并包含有多个电性连接该导电元件的电性接触垫。
23.根据权利要求22所述的电子封装件的制法，其特征在于，该导线架还包含有对应该电子元件位置的遮蔽体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107115731A TW201947727A (zh) | 2018-05-09 | 2018-05-09 | 電子封裝件及其製法 |
| TW107115731 | 2018-05-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110473867A true CN110473867A (zh) | 2019-11-19 |
Family
ID=68504523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810543549.3A Pending CN110473867A (zh) | 2018-05-09 | 2018-05-31 | 电子封装件及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110473867A (zh) |
| TW (1) | TW201947727A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106450659A (zh) * | 2015-08-12 | 2017-02-22 | 矽品精密工业股份有限公司 | 电子模块 |
| WO2018004684A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Semiconductor packages with antennas |
| CN107622981A (zh) * | 2016-07-13 | 2018-01-23 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN107785334A (zh) * | 2016-08-24 | 2018-03-09 | 矽品精密工业股份有限公司 | 电子封装结构及其制法 |
-
2018
- 2018-05-09 TW TW107115731A patent/TW201947727A/zh unknown
- 2018-05-31 CN CN201810543549.3A patent/CN110473867A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106450659A (zh) * | 2015-08-12 | 2017-02-22 | 矽品精密工业股份有限公司 | 电子模块 |
| WO2018004684A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Semiconductor packages with antennas |
| CN107622981A (zh) * | 2016-07-13 | 2018-01-23 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN107785334A (zh) * | 2016-08-24 | 2018-03-09 | 矽品精密工业股份有限公司 | 电子封装结构及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201947727A (zh) | 2019-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11222852B2 (en) | Method for fabricating electronic package | |
| KR101709579B1 (ko) | Rf 패키지 조립체 | |
| TWI668831B (zh) | 電子裝置與電子封裝件 | |
| US9179549B2 (en) | Packaging substrate having embedded passive component and fabrication method thereof | |
| CN110233112A (zh) | 电子封装件及其制法 | |
| CN107785334B (zh) | 电子封装结构及其制法 | |
| CN108807360A (zh) | 半导体封装设备和制造半导体封装设备的方法 | |
| TW202234647A (zh) | 電子封裝件 | |
| US20230411826A1 (en) | Antenna packaging structure and manufacturing method thereof | |
| CN109755202A (zh) | 电子封装件及其制法 | |
| US11271313B2 (en) | Electronic package and method for manufacturing the same | |
| US11114393B2 (en) | Electronic package and method for fabricating the same | |
| TWI659518B (zh) | 電子封裝件及其製法 | |
| CN111446535B (zh) | 电子封装件及其制法 | |
| US9171795B2 (en) | Integrated circuit packaging system with embedded component and method of manufacture thereof | |
| CN110473867A (zh) | 电子封装件及其制法 | |
| TWI778608B (zh) | 電子封裝件及其天線結構 | |
| US20240145908A1 (en) | Electronic package and manufacturing method thereof | |
| TW202011563A (zh) | 電子封裝件 | |
| TW202326872A (zh) | 電子封裝件及其製法 | |
| TW202418539A (zh) | 電子封裝件及其製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20191119 |
|
| WD01 | Invention patent application deemed withdrawn after publication |