TWI745238B - 電子封裝件 - Google Patents

電子封裝件 Download PDF

Info

Publication number
TWI745238B
TWI745238B TW110105521A TW110105521A TWI745238B TW I745238 B TWI745238 B TW I745238B TW 110105521 A TW110105521 A TW 110105521A TW 110105521 A TW110105521 A TW 110105521A TW I745238 B TWI745238 B TW I745238B
Authority
TW
Taiwan
Prior art keywords
antenna
electronic package
base
layer
package according
Prior art date
Application number
TW110105521A
Other languages
English (en)
Other versions
TW202234647A (zh
Inventor
邱志賢
蔡文榮
賴佳助
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW110105521A priority Critical patent/TWI745238B/zh
Priority to CN202110281519.1A priority patent/CN114975376A/zh
Priority to US17/233,885 priority patent/US11670607B2/en
Application granted granted Critical
Publication of TWI745238B publication Critical patent/TWI745238B/zh
Publication of TW202234647A publication Critical patent/TW202234647A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Details Of Aerials (AREA)
  • Support Of Aerials (AREA)

Abstract

一種電子封裝件，係於承載結構上設置至少一電子元件及架設至少一天線結構，其中，該天線結構係包含有一配置有天線本體之基部及複數設於該基部上之支撐部，以令該基部藉由該些支撐部架設於該承載結構上，且使該基部與該承載結構之間形成複數空曠區，供作為空氣間隔，以有效提升該天線本體的效能增益及效率。

Description

電子封裝件
本發明係有關一種半導體封裝件，尤指一種具天線結構之電子封裝件。
現今無線通訊技術已廣泛應用於各式消費性電子產品(如手機、平板電腦等)，以利接收或發送各種無線訊號。同時，為滿足消費性電子產品的便於攜帶性及上網便利性，無線通訊模組之製造與設計係朝輕、薄、短、小之需求作開發，其中，平面天線(Patch Antenna)因具有體積小、重量輕與製造容易等特性而廣泛利用在電子產品之無線通訊模組中。
圖1係習知無線通訊模組之立體示意圖。如圖1所示，該無線通訊模組1係包括：一基板10、設於該基板10上之複數電子元件11、一天線結構12以及封裝材13。該基板10係為電路板並呈矩形體。該電子元件11係設於該基板10上且電性連接該基板10。該天線結構12係為平面型且具有一天線本體120與一導線121，該天線本體120藉由該導線121電性連接該電子元件11。該封裝材13覆蓋該電子元件11與該部分導線121。
此外，5G通訊系統因訊號品質與傳輸速度要求，而需更多天線配置，以提升訊號的品質與傳輸速度。惟，習知無線通訊模組1中，因該天線結構 12係為平面型，因而限制該天線結構12之功能，造成該無線通訊模組1無法提供運作5G通訊系統所需之電性功能，難以達到5G通訊系統之天線運作之需求。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種電子封裝件，係包括：承載結構，係具有線路層；電子元件，係設於該承載結構上並電性連接該線路層；以及天線結構，係設於該承載結構上，且該天線結構係包含有一配置有天線本體之基部及至少一設於該基部上之第一支撐部，以令該基部藉由該第一支撐部架設於該承載結構上，使該基部與該承載結構之間形成至少一空曠區，其中，該天線本體係具有至少一配置於該基部上之天線層及至少一嵌埋於該第一支撐部中之天線延伸部，以令該天線層藉由該天線延伸部電性導通至該第一支撐部內而電性連接該線路層。
前述之電子封裝件中，該天線本體係具有相互分離且相對應配置於該基部兩側之複數天線層。例如，該複數天線層係以耦合方式傳輸訊號。
前述之電子封裝件中，該第一支撐部係藉由導電體結合該承載結構。例如，該第一支撐部與該導電體之間係配置有一電性連接該天線延伸部之外接墊。或者，該導電體係含有銲錫材。亦或，該導電體係為複合構造。
前述之電子封裝件中，該基部上復設有第二支撐部，以令該基部藉由該第一支撐部與該第二支撐部架設於該承載結構上，且該第一天線層並未電性導通至該第二支撐部內。進一步，該第一支撐部與第二支撐部係藉由導電體結合該承載結構。例如，該第一支撐部與該導電體之間及/或該第二支撐部與該 導電體之間係配置有外接墊。或者，該導電體係含有銲錫材。亦或，該導電體係為複合構造。甚至於，該第一支撐部與該第二支撐部係分隔出多個該空曠區，以作為空氣間隔。
前述之電子封裝件中，該空曠區之高度係至少為400微米。
前述之電子封裝件中，該空曠區之高度係不等於該基部的厚度。
前述之電子封裝件中，復包括包覆該電子元件之包覆層。
前述之電子封裝件中，復包括遮蓋該電子元件之屏蔽結構。
前述之電子封裝件中，復包括至少一設於該承載結構上之座體，以令該天線結構之第一支撐部架設於該座體上。例如，該座體係具有連通該空曠區之擴增空間。或者，該座體係具有電性連接該天線延伸部之另一天線延伸部。
由上可知，本發明之電子封裝件及其承載基板中，主要藉由該承載結構與該基部之間形成空曠區，以有效提升該天線本體的效能增益及效率，並使該天線本體之電場強度增強而有利於傳輸訊號，故相較於習知技術，本發明之電子封裝件可達到5G通訊系統之天線運作之需求。
再者，該天線結構藉由導電體接合於該承載結構上，不僅容易組裝，且有利於調整該空氣間隔之高度，以提升該天線結構之設計靈活度，故本發明之電子封裝件能提升製程良率。
1:無線通訊模組
10:基板
11:電子元件
12:天線結構
120:天線本體
121:導線
13:封裝材
2,3a,3b,4,5a,5b:電子封裝件
2a,4a:天線結構
2c:連接器
20:承載結構
20a:第一表面
20b:第二表面
200:絕緣層
201,201a,201b:線路層
202:墊部
203:接點
204:電性接觸墊
21:電子元件
21a:作用面
21b:非作用面
210:導電凸塊
22,52:包覆層
23:屏蔽結構
24,44:天線本體
240,340,440:天線延伸部
241:第一天線層
242:第二天線層
25:基部
25a:第一側
25b:第二側
250,350:外接墊
251:第一支撐部
252:第二支撐部
253:絕緣保護層
26,36:導電體
360:金屬層
361,362:銲錫層
37:座體
58:封裝層
59:導電元件
A:空氣間隔
A1,A2:空曠區
B:擴增空間
D:厚度
H,H1,H2:高度
P1:封裝區
P2:外圍區
圖1係為習知無線通訊模組之剖面示意圖。
圖2係為本發明之電子封裝件之第一實施例之剖視示意圖。
圖2A係為圖2之局部放大圖。
圖3A係為本發明之電子封裝件之第二實施例之剖視示意圖。
圖3A-1係為圖3A之局部放大圖。
圖3B係為本發明之電子封裝件之第三實施例之剖視示意圖。
圖3B-1係為圖3B之局部放大圖。
圖4係為本發明之電子封裝件之第四實施例之剖視示意圖。
圖5A係為本發明之電子封裝件之第五實施例之局部剖視示意圖。
圖5B係為圖5A之另一態樣。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2係為本發明之電子封裝件2之第一實施例的剖面示意圖。如圖2所示，所述之電子封裝件2係包括：一承載結構20、至少一設於該承載結構20上之電子元件21、一用以包覆該電子元件21之包覆層22以及複數(如四個)設於該承載結構20上之天線結構2a。
所述之承載結構20係具有相對之第一表面20a與第二表面20b，且該第一表面20a上係定義有一封裝區P1及一鄰接該封裝區P1之外圍區P2。
於本實施例中，該承載結構20係為一具有核心層或無核心層(coreless)之線路結構，如封裝基板(substrate)，其可包含至少一絕緣層200與設於該絕緣層200上之線路層201,201a,201b。例如，該承載結構20可採用線路重佈層(redistribution layer，簡稱RDL)方式形成扇出(fan out)型銅材線路層201,201a,201b，且形成該絕緣層200之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材。
再者，該承載結構20之其中一線路層201b係作為接地面(Ground plane)，其具有至少一墊部202，如圖2A所示。例如，該墊部202係配置於該承載結構20之第二表面20b上之線路層201b上。
應可理解地，該承載結構20亦可為其它可供承載如晶片等電子元件21之構件，例如矽中介板(silicon interposer)，並不限於上述。
所述之電子元件21係為主動元件、被動元件或其二者組合等，其設於該承載結構20之第一表面20a之封裝區P1上且電性連接該承載結構20之第一表面20a之線路層201a，其中，該主動元件係例如射頻型半導體晶片，且該被動元件係例如電阻、電容及電感。
於本實施例中，該電子元件21係為主動元件，如具發射5G毫米波(mmWave)功能之半導體晶片，其具有相對之作用面21a與非作用面21b，以令該作用面21a藉由複數如銲錫材料之導電凸塊210採用覆晶方式設於該承載結構20上且電性連接該線路層201a，並可依需求以底膠包覆該些導電凸塊210；或者，該電子元件21亦可藉由複數銲線(圖略)以打線方式電性連接該線路層201a；亦或， 該電子元件21可直接接觸該線路層201a以電性連接該線路層201a。然而，有關該電子元件21電性連接該線路層201a之方式不限於上述。
所述之包覆層22係形成於該承載結構20之第一表面20a之全部封裝區P1上且包覆該電子元件21，並依需求包覆該些導電凸塊210。
於本實施例中，形成該包覆層22之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)等絕緣材，但並不限於上述。
再者，該包覆層22可依需求覆蓋該電子元件21之非作用面21b(如圖2所示)或外露該非作用面21b(圖略)。
又，於該包覆層22之外表面上可依需求形成一用以遮蓋該電子元件21之屏蔽結構23，且該屏蔽結構23係可選擇性電性連接該線路層201,201a,201b。例如，該屏蔽結構23係為金屬材或其它材質，如選自銅(Cu)、鎳(Ni)、鐵(Fe)、鋁(Al)或不銹鋼(Sus)之材質，並可採用如電鍍、化學鍍膜、物理氣相沈積、濺鍍(sputtering)或其它適當方式(如立設金屬框架)形成。
另外，該包覆層22未形成於該承載結構20之第一表面20a之外圍區P2上，故該外圍區P2之線路層201a係外露於該包覆層22，以作為接點203，供接置一連接器2c，使該電子封裝件2藉由該連接器2c外接其它電子模組(圖略)。例如，該電子模組係為天線元件，如Sub-6GHz波長型天線，以將該電子封裝件2與其它天線模組整合於同一電子設備(如智慧型手機)中。
所述之天線結構2a係設於該承載結構20之第二表面20b上，且包含有一配置有天線本體24之基部25、一設於該基部25上之第一支撐部251以及複數設於該基部25上之第二支撐部252，以令該基部25藉由該第一支撐部251與該第二支撐部252架設於該承載結構20之第二表面20b上，使該基部25與該承載結 構20之間形成至少一空氣間隔(air gap)A，並使該第一支撐部251電性連接該天線本體24與該承載結構20。
於本實施例中，該基部25係為板體，其定義有相對之第一側25a與第二側25b，如圖2A所示，並以其第一側25a設置該第一支撐部251與第二支撐部252，且該天線本體24係具有相互分離且相對應配置於該第一側25a與該第二側25b之一第一天線層241與一第二天線層242。例如，該基部25係採用封裝基板型式，如具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構，以於介電材上藉由濺鍍(sputtering)、蒸鍍(vaporing)、電鍍、無電電鍍、化鍍或貼膜(foiling)等方式製作厚度輕薄之第一天線層241與第二天線層242。具體地，該第一天線層241可採用貼片(patch)構造，且該第二天線層242可採用寄生貼片(parasitic patch)構造，並可依需求於該基部25之第二側25b上形成有一覆蓋該第二天線層242之絕緣保護層253。
再者，該第一天線層241與該第二天線層242係以耦合方式傳輸訊號。例如，該第一天線層241與該第二天線層242係可由交變電壓、交變電流或輻射變化產生輻射能量，且該輻射能量係為電磁場，以令該第一天線層241與該第二天線層242能相互電磁耦合，使天線訊號能於該第一天線層241與該第二天線層242之間傳遞。具體地，該天線本體24係於該第一支撐部251中嵌埋有一天線延伸部240，供作為回饋線路(feed lines)，其貫穿該第一支撐部251，以電性連接該第一天線層241，並可依需求於該第一支撐部251上形成一結合該天線延伸部240之外接墊250，以令該外接墊250藉由導電體26結合該承載結構20之線路層201b之墊部202，使該第一天線層241藉由該天線延伸部240電性連接該線路層201b，故該天線本體24能藉由該線路層201b接地。
又，該第二支撐部252上亦可形成至少一外接墊250，以藉由導電體26結合該線路層201b，使該天線結構2a與該電子元件21能接地至該承載結構 20，但該第一天線層241並未電性導通至該第二支撐部252內。例如，該些導電體26係為單一構造，如銲錫材料。具體地，該第一支撐部251與該第二支撐部252可由同一基材製作，如採用封裝基板型式，以於介電材上藉由濺鍍(sputtering)、蒸鍍(vaporing)、電鍍、無電電鍍、化鍍或其它方式製作天線延伸部240與外接墊250，再蝕刻出凹槽(cavity)以作為空氣間隔A。因此，該基部25、第一支撐部251及第二支撐部252可利用同一板材製作出該天線結構2a。
另外，該第一支撐部251與第二支撐部252係為柱狀或牆狀，且該第一支撐部251係位於兩該第二支撐部252之間(或該複數第二支撐部252環繞該第一支撐部251)，以於該空氣間隔A中分隔出多個空曠區A1,A2。例如，該空曠區A1,A2(或該空氣間隔A)之高度H係至少為400微米(um)，且該空曠區A1,A2(或該空氣間隔A)之高度H係不等於該基部25的厚度D。
因此，本發明之電子封裝件2為一種AiP(Antenna-in-Package)封裝，主要藉由一具有凹槽之封裝基板作為該天線結構2a之主體(基部25、第一支撐部251與第二支撐部252)，以於該承載結構20之第二表面20b(或作為接地面之線路層201b)與該基部25之第一側25a(或該第一天線層241)之間形成空氣間隔A，故相較於習知技術，本發明之電子封裝件2藉由將該空氣間隔A設置於該第一天線層241(fed patch)與線路層201b(接地層)之間，以有效提升該天線本體24的效能增益及效率，並使該天線本體24之電場強度增強而利於傳輸訊號。
再者，因該天線結構2a藉由含有銲錫材之導電體26接合於該承載結構20上，不僅容易組裝，且有利於調整該空氣間隔A之高度H，使該空氣間隔A之高度H於設計上具有靈活度。
又，若該空氣間隔A之高度H大於該基部25的厚度D(如圖2所示)，該電子封裝件2可獲得較大增益(Gain)。
另外，若該空氣間隔A之高度H小於該基部25的厚度D(圖未示)，該天線結構2a可用於特殊頻寬(Bandwidth)，且該天線結構2a之整體厚度可縮小(如該第一天線層241之尺寸可縮小，故該天線本體24之整體尺寸可縮小)。
圖3A係為本發明之電子封裝件3a之第二實施例的剖面示意圖。本實施例與第一實施例之差異在於導電體36之構造，其它構件大致相同，故以下不再贅述相同處。
如圖3A及圖3A-1所示，所述之導電體36係為複合構造，其可包含兩銲錫層361,362及一設於該兩銲錫層361,362之間的金屬層360，以藉由該兩銲錫層361,362分別結合該線路層201b與該外接墊250。
於本實施例中，該金屬層360可為銅(Cu)、鎳(Ni)、鐵(Fe)、鋁(Al)或不銹鋼(Sus)等金屬材，並可採用如電鍍、化學鍍膜、物理氣相沈積、濺鍍(sputtering)或其它適當方式形成。
本發明之電子封裝件3a藉由設置該空氣間隔A於第一天線層241與線路層201b之間，以有效提升該天線本體24的效能增益及效率，並使該天線本體24之電場強度增強而利於傳輸訊號。
再者，因該天線結構2a藉由含有銲錫材之導電體36接合於該承載結構20上，不僅容易組裝，且能增加該基部25之第一側25a與該承載結構20之第二表面20b之間的距離，以增加該空氣間隔A之高度H1(其大於第一實施例之高度H)，使該電子封裝件3a可獲得更大增益(Gain)。
圖3B係為本發明之電子封裝件3b之第三實施例的剖面示意圖。本實施例與第一實施例之差異在於增設座體，其它構件大致相同，故以下不再贅述相同處。
如圖3B所示，該承載結構20之第二表面20b上係設置至少一座體37，以藉由該座體37結合該導電體26，使該天線結構2a架設於該座體37上。
於本實施例中，該座體37之構造係對應該第一支撐部251與第二支撐部252，如圖3B-1所示。例如，該座體37採用封裝基板型式，以於介電材上藉由濺鍍(sputtering)、蒸鍍(vaporing)、電鍍、無電電鍍、化鍍或其它方式製作另一天線延伸部340與複數另一外接墊350，再蝕刻出凹槽(cavity)以作為擴增空間B。具體地，該座體37之天線延伸部340係接觸結合該墊部202，以令該天線結構2a接地。
再者，該座體37藉由該導電體26結合該第一支撐部251與第二支撐部252，以令單一天線結構2a之該天線延伸部240藉由該兩外接墊250,350對接而電性導通至該座體37之天線延伸部340，使各該天線結構2a之天線本體24藉由該線路層201b接地。
又，該擴增空間B之位置對應該空曠區A1,A2之位置，使該擴建空間B連通該空曠區A1,A2，以增加該空氣間隔A之範圍。
因此，本發明之電子封裝件3b藉由設置該空氣間隔A於第一天線層241與線路層201b之間，以有效提升該天線本體24的效能增益及效率，並使該天線本體24之電場強度增強而利於傳輸訊號。
再者，因該天線結構2a藉由該座體37與該導電體26接合於該承載結構20上，不僅容易組裝，且能增加該基部25之第一側25a與該承載結構20之第二表面20b之間的距離，以增加該空氣間隔A之高度H2(其大於第二實施例之高度H1)，使該電子封裝件3b可獲得極大增益(Gain)。
圖4係為本發明之電子封裝件4之第四實施例的剖面示意圖。本實施例與第一實施例之差異在於天線結構之數量，其它構件大致相同，故以下不再贅述相同處。
如圖4所示，該承載結構20之第二表面20b上係架設單一天線結構4a，其天線本體44具有複數天線延伸部440，且於該複數天線延伸部440之間形成有多個空氣間隔A。
因此，本發明之電子封裝件4藉由多個空氣間隔A之設計，以進一步提升該天線本體44的效能增益及效率，並使該天線本體44之電場強度更強而有利於傳輸訊號。
再者，因該天線結構4a藉由含有銲錫材之導電體26接合於該承載結構20上，不僅容易組裝，且能增加該空氣間隔A之高度H，使該電子封裝件4可獲得較大增益(Gain)。
圖5A係為本發明之電子封裝件5a之第五實施例的剖面示意圖。本實施例與第一實施例之差異在於封裝方式，其它構件大致相同，故以下不再贅述相同處。
如圖5A所示，該承載結構20之第一表面20a上係以如底膠之封裝層58包覆該導電凸塊210，而於該封裝區P1上未形成用以包覆該電子元件21之包覆層22。
於本實施例中，該承載結構20之第一表面20a上可外露出線路層201a，供作為電性接觸墊204，以結合如銲球之導電元件59，使該電子封裝件5可藉由該些導電元件59結合於一如電路板之電子裝置(圖略)上。應可理解地，於其它實施例中，該封裝區P1上亦可局部形成包覆層52，以包覆該電子元件21，如圖5B所示之電子封裝件5b。
因此，本發明之電子封裝件5a,5b藉由設置該空氣間隔A於第一天線層(fed patch)與線路層(接地層)之間，以有效提升天線本體的效能增益及效率，並使該天線本體之電場強度增強而利於傳輸訊號。
再者，因天線結構2a藉由含有銲錫材之導電體接合於該承載結構20上，不僅容易組裝，且能增加空氣間隔A之高度H，使該電子封裝件5a,5b可獲得較大增益(Gain)。
綜前，本發明提供之電子封裝件2,3a,3b,4,5a,5b，係包括：一具有複數線路層201,201a,201b之承載結構20、至少一設於該承載結構20上並電性連接該線路層201a之電子元件21以及至少一設於該承載結構20上之天線結構2a,4a。
所述之天線結構2a,4a係設於該承載結構20上，且該天線結構2a,4a係包含有一配置有天線本體24之基部25及至少一設於該基部25上之第一支撐部251，以令該基部25藉由該第一支撐部251架設於該承載結構20上，且使該基部25與該承載結構20之間形成至少一空曠區A1,A2，其中，該天線本體24係具有配置於該基部25上之第一天線層241與第二天線層242及至少一嵌埋於該第一支撐部251中之天線延伸部240，以令該第一天線層241與第二天線層242藉由該天線延伸部240電性連接該線路層201b。
於一實施例中，該天線本體24係具有相互分離且相對應配置於該基部25相對兩側之第一天線層241與第二天線層241,242。例如，該第一天線層241與第二天線層241,242係以耦合方式傳輸訊號。
於一實施例中，該第一支撐部251係藉由導電體26,36結合該承載結構20。例如，該第一支撐部251與該導電體26,36之間係配置有一電性連接該天線延伸部240之外接墊250，且該導電體26,36係含有銲錫材，甚至於該導電體36為複合構造。
於一實施例中，該基部25上復設有第二支撐部252，以令該基部25藉由該第一支撐部251與該第二支撐部252架設於該承載結構20上，且該第一天線層241並未電性導通至該第二支撐部252內。例如，該第一支撐部251與第二支 撐部252係藉由導電體26,36結合該承載結構20。進一步，該第一支撐部251與該導電體26,36之間及/或該第二支撐部252與該導電體26,36之間係配置有外接墊250，且該導電體26,36係含有銲錫材，甚至於該導電體36為複合構造。
另一方面，該第一支撐部251與該第二支撐部252係分隔出多個該空曠區A1,A2，以作為空氣間隔A。
於一實施例中，該空曠區A1,A2之高度H係至少為400微米。
於一實施例中，該空曠區A1,A2之高度H係不等於該基部25的厚度D。
於一實施例中，所述之電子封裝件2,3a,3b,4,5b復包括包覆該電子元件21之包覆層22。
於一實施例中，所述之電子封裝件2,3a,3b,4,5b復包括遮蓋該電子元件21之屏蔽結構23。
於一實施例中，所述之電子封裝件3b復包括至少一設於該承載結構20上之座體37，以令該天線結構2a之第一支撐部251架設於該座體37上。例如，該座體37係具有連通該空曠區A1,A2之擴增空間B。或者，該座體37係具有電性連接該天線延伸部240之另一天線延伸部340。
綜上所述，本發明之電子封裝件，係藉由於該第一天線層(fed patch)與該線路層(接地層)之間形成空氣間隔，以有效提升該天線本體的效能增益及效率，並使該天線本體之電場強度增強而有利於傳輸訊號，故本發明之電子封裝件能達到5G通訊系統之天線運作之需求。
再者，該天線結構藉由導電體接合於該承載結構上，不僅容易組裝，且有利於調整該空氣間隔之高度，以提升該天線結構之設計靈活度，故本發明之電子封裝件能提升製程良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2:電子封裝件
2a:天線結構
2c:連接器
20:承載結構
20a:第一表面
20b:第二表面
200:絕緣層
201,201a,201b:線路層
203:接點
21:電子元件
21a:作用面
21b:非作用面
210:導電凸塊
22:包覆層
23:屏蔽結構
24:天線本體
240:天線延伸部
241:第一天線層
242:第二天線層
25:基部
251:第一支撐部
252:第二支撐部
26:導電體
A:空氣間隔
A1,A2:空曠區
D:厚度
H:高度
P1:封裝區
P2:外圍區

Claims (15)

  1. 一種電子封裝件，係包括：承載結構，係具有線路層；電子元件，係設於該承載結構上並電性連接該線路層；以及天線結構，係設於該承載結構上，且該天線結構係包含有一配置有天線本體之基部及至少一設於該基部上之第一支撐部，以令該基部藉由該第一支撐部架設於該承載結構上，使該基部與該承載結構之間形成至少一空曠區，其中，該天線本體係具有一配置於該基部上之第一天線層及至少一嵌埋於該第一支撐部中而直接接觸該第一天線層之天線延伸部，且該第一天線層藉由其直接接觸之該天線延伸部電性連接該承載結構之線路層。
  2. 如請求項1所述之電子封裝件，其中，該天線本體係具有相互分離且相對應配置於該基部兩側之該第一天線層與一第二天線層。
  3. 如請求項2所述之電子封裝件，其中，該第一天線層與該第二天線層係以耦合方式傳輸訊號。
  4. 如請求項1所述之電子封裝件，其中，該第一支撐部係藉由導電體結合該承載結構。
  5. 如請求項4所述之電子封裝件，其中，該第一支撐部與該導電體之間係配置有一電性連接該天線延伸部之外接墊。
  6. 如請求項1所述之電子封裝件，其中，該基部上復設有第二支撐部，以令該基部藉由該第一支撐部與該第二支撐部架設於該承載結構上，且該第一天線層並未電性導通至該第二支撐部內。
  7. 如請求項6所述之電子封裝件，其中，該第一支撐部與第二支撐部係藉由導電體結合該承載結構。
  8. 如請求項7所述之電子封裝件，其中，該第一支撐部與該導電體之間及/或該第二支撐部與該導電體之間係配置有外接墊。
  9. 如請求項6所述之電子封裝件，其中，該第一支撐部與該第二支撐部係分隔出多個該空曠區，以作為空氣間隔。
  10. 如請求項1所述之電子封裝件，其中，該空曠區之高度係至少為400微米。
  11. 如請求項1所述之電子封裝件，其中，該空曠區之高度係不等於該基部的厚度。
  12. 如請求項1所述之電子封裝件，復包括遮蓋該電子元件之屏蔽結構。
  13. 如請求項1所述之電子封裝件，復包括至少一設於該承載結構上之座體，以令該天線結構之第一支撐部架設於該座體上。
  14. 如請求項13所述之電子封裝件，其中，該座體係具有連通該空曠區之擴增空間。
  15. 如請求項13所述之電子封裝件，其中，該座體係具有電性連接該天線延伸部之另一天線延伸部。
TW110105521A 2021-02-18 2021-02-18 電子封裝件 TWI745238B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110105521A TWI745238B (zh) 2021-02-18 2021-02-18 電子封裝件
CN202110281519.1A CN114975376A (zh) 2021-02-18 2021-03-16 电子封装件
US17/233,885 US11670607B2 (en) 2021-02-18 2021-04-19 Electronic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110105521A TWI745238B (zh) 2021-02-18 2021-02-18 電子封裝件

Publications (2)

Publication Number Publication Date
TWI745238B true TWI745238B (zh) 2021-11-01
TW202234647A TW202234647A (zh) 2022-09-01

Family

ID=79907411

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110105521A TWI745238B (zh) 2021-02-18 2021-02-18 電子封裝件

Country Status (3)

Country Link
US (1) US11670607B2 (zh)
CN (1) CN114975376A (zh)
TW (1) TWI745238B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815314B (zh) * 2022-02-17 2023-09-11 矽品精密工業股份有限公司 電子封裝件及其製法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102537318B1 (ko) * 2018-10-19 2023-05-26 삼성전자 주식회사 회로 기판 어셈블리 및 그것을 포함하는 전자 장치
US11735830B2 (en) * 2021-08-06 2023-08-22 Advanced Semiconductor Engineering, Inc. Antenna device and method for manufacturing the same
TWI818779B (zh) * 2022-10-26 2023-10-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI822461B (zh) * 2022-11-11 2023-11-11 華東科技股份有限公司 具金屬屏蔽層的晶片封裝及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190067221A1 (en) * 2017-08-22 2019-02-28 Qualcomm Incorporated High aspect ratio interconnects in air gap of antenna package
US20200227365A1 (en) * 2019-01-14 2020-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same
TWI713190B (zh) * 2019-10-25 2020-12-11 矽品精密工業股份有限公司 電子封裝件及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190067221A1 (en) * 2017-08-22 2019-02-28 Qualcomm Incorporated High aspect ratio interconnects in air gap of antenna package
US20200227365A1 (en) * 2019-01-14 2020-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same
TWI713190B (zh) * 2019-10-25 2020-12-11 矽品精密工業股份有限公司 電子封裝件及其製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815314B (zh) * 2022-02-17 2023-09-11 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
US11670607B2 (en) 2023-06-06
CN114975376A (zh) 2022-08-30
US20220262747A1 (en) 2022-08-18
TW202234647A (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
TWI745238B (zh) 電子封裝件
CN110534872B (zh) 电子封装件
TWI700801B (zh) 電子封裝件及其製法
CN108962878B (zh) 电子封装件及其制法
TWI696255B (zh) 電子封裝件及其製法
CN111446535B (zh) 电子封装件及其制法
TWI818779B (zh) 電子封裝件及其製法
TWI762197B (zh) 電子封裝件及其製法
TWI789977B (zh) 電子裝置及其製造方法
TWI769119B (zh) 電子封裝件及其製法
TWI815314B (zh) 電子封裝件及其製法
TWI778608B (zh) 電子封裝件及其天線結構
TWI842142B (zh) 電子裝置
US20230132846A1 (en) Electronic device and manufacturing method thereof
TW202418539A (zh) 電子封裝件及其製法
TW202301739A (zh) 電子裝置及其製造方法
TW201947727A (zh) 電子封裝件及其製法
CN115603030A (zh) 电子装置及其制造方法
TW202312563A (zh) 電子裝置
CN117174669A (zh) 电子封装件及其制法
CN112216687A (zh) 电子封装件
TW202011563A (zh) 電子封裝件