JP2004349406A - 差動伝送回路と、当該差動伝送回路を用いた画像処理装置 - Google Patents
差動伝送回路と、当該差動伝送回路を用いた画像処理装置 Download PDFInfo
- Publication number
- JP2004349406A JP2004349406A JP2003143656A JP2003143656A JP2004349406A JP 2004349406 A JP2004349406 A JP 2004349406A JP 2003143656 A JP2003143656 A JP 2003143656A JP 2003143656 A JP2003143656 A JP 2003143656A JP 2004349406 A JP2004349406 A JP 2004349406A
- Authority
- JP
- Japan
- Prior art keywords
- differential transmission
- circuit
- circuit board
- signal lines
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】画像信号やクロック信号などを高速伝送する際に、信号を確実に伝送させるとともに、EMI不要輻射の抑制が十分可能な差動伝送を実現することである。
【解決手段】差動伝送回路100における回路基板1の誘電体層1c内部には、互いに同長で、同一の形状(幅や厚みなどの寸法)や材質(銅箔)を有する信号ラインA、Bが、好適な差動インピーダンスを確保しつつ、互いに重なるように略並行で且つ十分近接するように配置されている。また、回路基板1は、GND層1a、1bが誘電体層1cを挟むように設けられている。差動伝送回路100は、画像信号やクロック信号などを高速処理するための、CCDや、プリンタ、LCDなどを備えた画像処理装置が具備する複数の回路基板のインターフェイス用回路基板111などに適用できる。
【選択図】 図1
【解決手段】差動伝送回路100における回路基板1の誘電体層1c内部には、互いに同長で、同一の形状(幅や厚みなどの寸法)や材質(銅箔)を有する信号ラインA、Bが、好適な差動インピーダンスを確保しつつ、互いに重なるように略並行で且つ十分近接するように配置されている。また、回路基板1は、GND層1a、1bが誘電体層1cを挟むように設けられている。差動伝送回路100は、画像信号やクロック信号などを高速処理するための、CCDや、プリンタ、LCDなどを備えた画像処理装置が具備する複数の回路基板のインターフェイス用回路基板111などに適用できる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、画像信号や制御用のクロック信号などを高速伝送させるための差動伝送回路と、当該差動伝送回路を用いた画像処理装置に関する。
【0002】
【従来の技術】
最近、デジタル複写機、プリンタなどの画像処理装置におけるデータ処理の高速化が進み、これら装置内で伝送される画像信号や制御用のクロック信号(以下、まとめて単に信号という場合がある。)の伝送速度も高速化されるに伴い、画像信号やクロック信号の伝送回路には分布定数回路が用いられ、更に、回路基板またはFFC/FPC(Flexible Flat Cable/Flexible Printed Circuit)などにおいては、マイクロストリップ構造やストリップ構造を有する基板パターンを用いることにより所望の特性インピーダンスが確保されている。
【0003】
また、画像信号やクロック信号が高速伝送されることにより生じるEMI(Electro Magnetic Interference)対策も重要であり、それには、差動伝送方式を用いることにより問題の解決が図られている(例えば、特許文献1、2、3を参照。)。
【0004】
【特許文献1】
特表平9−502304号公報
【特許文献2】
特開平10−303521号公報
【特許文献3】
特開平11−186674号公報
【0005】
【発明が解決しようとする課題】
上記従来の差動伝送方式では、互いに位相が180度異なる(逆位相の)画像信号やクロック信号を、互いに略並行で且つ十分近接するように配置された同長の信号ラインのペア(以下、信号ラインペアという。)に伝送させることにより各信号ラインから放出される電磁波が互いに相殺され、EMI不要輻射が抑制可能となる。
【0006】
しかし、複数の部品(例えば、集積回路やコネクタなど。)が、予め定まった形状の回路基板の表面上に密集して配置されているため、回路基板表面上に同長の信号ラインペアを互いに略並行で且つ十分近接するように配置させることが困難な場合が生じる。この際、信号ラインペアの各信号ラインを伝送する信号に位相差が生じるため、信号を確実に伝送するのが困難になるとともに、EMI不要輻射の抑制が不十分となる。
【0007】
このような場合について、例えば、図4に示すLVDS(Low Voltage Differential Signaling)を用いた差動伝送回路200に基づいて説明する。差動伝送回路200は、回路基板2の表面上に、LVDSドライバ10と、CMF(Common Mode Filter)20と、信号ラインペアとしての信号ラインA、Bと、コネクタ31とが配置され、信号ラインA、Bが、CMF20、コネクタ31およびFFC/FPC40を介して、LVDSドライバ10からLVDSレシーバ(例えば、図2に示すLVDSレシーバ10a。)に接続されている。
【0008】
ここで、回路基板2を除く差動伝送回路200の各構成部については、図1に示す差動伝送回路100の各構成部(回路基板1を除く。)と同一であり、簡略化のため、同一符号を付して説明を省略する。
【0009】
また、回路基板2のP2−P2矢視断面を図5に示す。図5に示すように、回路基板2は、誘電体2a、GND(GrouND)層2bが重なり合って構成され、誘電体2aの表面上に信号ラインA、Bが同一形状を成し、互いに略並行で且つ十分近接して配置されている。
【0010】
また、回路基板2における信号ラインA、Bや、誘電体2a、GND層2bの形状(幅や厚みなどの寸法)、配置、材質(銅箔)などは、差動伝送回路200の特性インピーダンス(以下、差動インピーダンスという。)が、例えば、LVDSレシーバの終端抵抗100Ω(オーム)に整合するよう100Ωに設計されている。
【0011】
信号ラインA、Bのライン長は、LVDSドライバ10とコネクタ31(端子31a、31b)との間、更には、FFC/FPC40を含め、LVDSドライバ10とLVDSレシーバとの間で同じ場合には、信号ラインA、Bを伝送する各信号に位相差が生じることがない。
【0012】
これに対し、例えば、コネクタ31に替えて図6に示すコネクタ30を用いた場合、図中符号Eに示す区間で信号ラインAが信号ラインBより長くなり、信号ラインA、Bの長さに差が生じることとなる。この際、信号ラインA、Bを伝送する各信号に位相差が生じるためEMI不要輻射を十分除去することが困難となり、また、確実な信号伝送が困難となる。
【0013】
本発明の課題は、画像信号やクロック信号などを高速伝送する際に、当該信号を確実に伝送させるとともに、EMI不要輻射の抑制が十分可能な差動伝送を実現することである。
【0014】
【課題を解決するための手段】
上記課題を解決するため、請求項1記載の発明は、
互いに逆位相となっている差動伝送用の二つの信号を各々伝送するための二つの信号ラインが回路基板に形成された差動伝送回路において、
前記回路基板を構成する誘電体層の内部に前記二つの信号ラインが互いに重なるように略並行且つ近接して配置されていることを特徴とする。
【0015】
また、上記課題を解決するため、請求項2に記載の発明は、
互いに逆位相となっている差動伝送用の二つの信号を各々伝送するための二つの信号ラインが回路基板に形成された差動伝送回路において、
前記回路基板を構成する誘電体層の内部に前記二つの信号ラインは、幅や厚みの寸法が略同一であるとともに、互いに重なるように略並行且つ近接して配置されていることを特徴とする。
【0016】
また、上記課題を解決するため、請求項3に記載の発明は、
複数の回路基板を備え、当該複数の回路基板を用いて画像信号を処理する画像処理装置において、
請求項1または2に記載の差動伝送回路を用いて、前記回路基板間で画像信号や制御用のクロック信号を伝送させることを特徴とする。
【0017】
従って、信号ラインペアの各信号ラインを伝送する信号に位相差が生じることなく、確実に信号の伝送が行えるとともに、EMI不要輻射の抑制が十分可能な差動伝送が実現できる。特に、高速伝送が必要な画像信号や制御用のクロック信号を伝送する際にも、確実に信号の伝送が行えるとともに、EMI不要輻射の抑制が十分可能となる。
【0018】
【発明の実施の形態】
図1〜図3を参照して本発明を適用した差動伝送回路100について詳細に説明する。
差動伝送回路100は、LVDSを用いた差動伝送回路であり、回路基板1の表面上にLVDSドライバ10と、CMF20と、信号ラインペアとしての信号ラインA、Bと、コネクタ30とが配置され、信号ラインA、BがCMF20、コネクタ30およびFFC/FPC40を介して、LVDSドライバ10からLVDSレシーバ(例えば、図2に示すLVDSレシーバ10a。)に接続されている。
【0019】
回路基板1は、高速伝送が必要な画像信号やクロック信号などを処理するための回路基板であり、例えば、図2に示すような、デジタルカメラなどが備えるCCD(Charge Coupled Device)や、プリンタ、LCD(Liquid Crystal Display)などの画像処理装置50に用いられる。
【0020】
この場合、回路基板1に設けられたLVDSドライバ10、CMF20、コネクタ30、信号ラインA、Bなどは、画像処理装置50が備える複数の回路基板間を接続するためのインターフェイス用回路111に相当する。ここで、図2に示す回路基板11に設けられたインターフェイス用回路部111aは、インターフェイス用回路部111のLVDSドライバ10からFFC/FPC40を介して伝送された信号を受信するためのLVDSレシーバ10aを具備する。また、図2には、図示簡略化のため、画像処理装置50には二つの回路基板1、11のみが例示されているが、画像処理装置50は他の回路基板を備えていても良い。
【0021】
LVDSドライバ10は、入力される信号を信号ラインAに出力するとともに、当該画像信号やクロック信号の位相を逆転させた信号を信号ラインBに出力する。これら互いに逆相の二つの信号は、CMF20、コネクタ30、FFC/FPC40などを介してLVDSレシーバ10aに入力されると、LVDSレシーバ10aにおいて元の信号に復元される。
【0022】
CMF20は、信号ラインA、Bを伝送する互いに逆位相の信号に含まれるノイズを除去するためのものである。
【0023】
ここで、回路基板1のP1−P1矢視断面を図3に示す。図3に示すように、回路基板1は、両表面にGND層1a、1bが設けられ、誘電体層1cがGND層1a、1bに挟まれて成る。
【0024】
誘電体層1c内部には、信号ラインA、Bが互いに重なり合うように略並行で且つ十分近接して埋め込まれている。また、信号ラインA、Bは、互いに同一の形状(幅や厚みなどの寸法)や材質(銅箔)を有している。
【0025】
回路基板1における信号ラインA、Bや、GND層1a、1b、誘電体層1cの形状(幅や厚みなどの寸法)、配置、材質(銅箔)などは、差動伝送回路100の差動インピーダンスが、例えば、LVDSレシーバ10aの終端抵抗100Ωに整合するよう100Ωに設計されている。
【0026】
図3に示す信号ラインA、Bの配置は、図中符号Cに示す端子30a、30bの中間地点まで継続できるので、コネクタ30に対しても、LVDSドライバ10とコネクタ30との間で信号ラインA、Bを同じ長さに設けることができる。
【0027】
以上説明したように、差動伝送回路100における回路基板1の誘電体層1c内部には、互いに同長で、同一の形状(幅や厚みなどの寸法)や材質(銅箔)を有する信号ラインA、Bが、好適な差動インピーダンスを確保しつつ、互いに重なるように略並行で且つ十分近接するように配置されている。また、回路基板1は、GND層1a、1bが誘電体層1cを挟むように設けられている。
【0028】
さらに、差動伝送回路100は、画像信号やクロック信号などを高速処理するための、CCDや、プリンタ、LCDなどを備えた画像処理装置が具備する複数の回路基板のインターフェイス用回路111などに適用できる。
【0029】
従って、複数の部品(例えば、集積回路やコネクタなど。)が、予め定まった形状の回路基板1の表面上に密集して配置されるような場合であっても、差動伝送による効果が十分に得られ、信号ラインペアの各信号ラインを伝送する信号に位相差が生じることなく信号を確実に伝送できるとともに、EMI不要輻射の抑制が十分可能となる。
【0030】
なお、本実施の形態における記述は、本発明に係る差動伝送回路および画像処理装置の一例を示すものであり、これに限定されるものではない。本実施の形態における差動伝送回路100の細部構成および詳細動作に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【0031】
【発明の効果】
本発明によれば、信号ラインペアの各信号ラインを伝送する信号に位相差が生じることなく、確実に信号の伝送が行えるとともに、EMI不要輻射の抑制が十分可能な差動伝送が実現できる。特に、高速伝送が必要な画像信号や制御用のクロック信号を伝送する際にも、確実に信号の伝送が行えるとともに、EMI不要輻射の抑制が十分可能となる。
【図面の簡単な説明】
【図1】本発明を適用した差動伝送回路の内部構成を示すブロック図である。
【図2】図1に示す差動伝送回路を用いた画像処理装置の内部構成を示すブロック図である。
【図3】図1に示す回路基板の断面を表す図である。
【図4】従来の差動伝送回路の内部構成を示すブロック図である。
【図5】図4に示す回路基板の断面を表す図である。
【図6】図4に示すコネクタに替えて用いる他のコネクタに対する信号ラインの配線パターンを示す図である。
【符号の説明】
1、2、11 回路基板
1a、1b、2b GND層
1c、2a 誘電体層
10 LVDSドライバ
10a LVDSレシーバ
111、111a インターフェイス用回路
20 CMF
30、31 コネクタ
30a、30b、31a、31b 端子
40 FFC/FPC
50 画像処理装置
100 差動伝送回路
200 差動伝送回路
【発明の属する技術分野】
本発明は、画像信号や制御用のクロック信号などを高速伝送させるための差動伝送回路と、当該差動伝送回路を用いた画像処理装置に関する。
【0002】
【従来の技術】
最近、デジタル複写機、プリンタなどの画像処理装置におけるデータ処理の高速化が進み、これら装置内で伝送される画像信号や制御用のクロック信号(以下、まとめて単に信号という場合がある。)の伝送速度も高速化されるに伴い、画像信号やクロック信号の伝送回路には分布定数回路が用いられ、更に、回路基板またはFFC/FPC(Flexible Flat Cable/Flexible Printed Circuit)などにおいては、マイクロストリップ構造やストリップ構造を有する基板パターンを用いることにより所望の特性インピーダンスが確保されている。
【0003】
また、画像信号やクロック信号が高速伝送されることにより生じるEMI(Electro Magnetic Interference)対策も重要であり、それには、差動伝送方式を用いることにより問題の解決が図られている(例えば、特許文献1、2、3を参照。)。
【0004】
【特許文献1】
特表平9−502304号公報
【特許文献2】
特開平10−303521号公報
【特許文献3】
特開平11−186674号公報
【0005】
【発明が解決しようとする課題】
上記従来の差動伝送方式では、互いに位相が180度異なる(逆位相の)画像信号やクロック信号を、互いに略並行で且つ十分近接するように配置された同長の信号ラインのペア(以下、信号ラインペアという。)に伝送させることにより各信号ラインから放出される電磁波が互いに相殺され、EMI不要輻射が抑制可能となる。
【0006】
しかし、複数の部品(例えば、集積回路やコネクタなど。)が、予め定まった形状の回路基板の表面上に密集して配置されているため、回路基板表面上に同長の信号ラインペアを互いに略並行で且つ十分近接するように配置させることが困難な場合が生じる。この際、信号ラインペアの各信号ラインを伝送する信号に位相差が生じるため、信号を確実に伝送するのが困難になるとともに、EMI不要輻射の抑制が不十分となる。
【0007】
このような場合について、例えば、図4に示すLVDS(Low Voltage Differential Signaling)を用いた差動伝送回路200に基づいて説明する。差動伝送回路200は、回路基板2の表面上に、LVDSドライバ10と、CMF(Common Mode Filter)20と、信号ラインペアとしての信号ラインA、Bと、コネクタ31とが配置され、信号ラインA、Bが、CMF20、コネクタ31およびFFC/FPC40を介して、LVDSドライバ10からLVDSレシーバ(例えば、図2に示すLVDSレシーバ10a。)に接続されている。
【0008】
ここで、回路基板2を除く差動伝送回路200の各構成部については、図1に示す差動伝送回路100の各構成部(回路基板1を除く。)と同一であり、簡略化のため、同一符号を付して説明を省略する。
【0009】
また、回路基板2のP2−P2矢視断面を図5に示す。図5に示すように、回路基板2は、誘電体2a、GND(GrouND)層2bが重なり合って構成され、誘電体2aの表面上に信号ラインA、Bが同一形状を成し、互いに略並行で且つ十分近接して配置されている。
【0010】
また、回路基板2における信号ラインA、Bや、誘電体2a、GND層2bの形状(幅や厚みなどの寸法)、配置、材質(銅箔)などは、差動伝送回路200の特性インピーダンス(以下、差動インピーダンスという。)が、例えば、LVDSレシーバの終端抵抗100Ω(オーム)に整合するよう100Ωに設計されている。
【0011】
信号ラインA、Bのライン長は、LVDSドライバ10とコネクタ31(端子31a、31b)との間、更には、FFC/FPC40を含め、LVDSドライバ10とLVDSレシーバとの間で同じ場合には、信号ラインA、Bを伝送する各信号に位相差が生じることがない。
【0012】
これに対し、例えば、コネクタ31に替えて図6に示すコネクタ30を用いた場合、図中符号Eに示す区間で信号ラインAが信号ラインBより長くなり、信号ラインA、Bの長さに差が生じることとなる。この際、信号ラインA、Bを伝送する各信号に位相差が生じるためEMI不要輻射を十分除去することが困難となり、また、確実な信号伝送が困難となる。
【0013】
本発明の課題は、画像信号やクロック信号などを高速伝送する際に、当該信号を確実に伝送させるとともに、EMI不要輻射の抑制が十分可能な差動伝送を実現することである。
【0014】
【課題を解決するための手段】
上記課題を解決するため、請求項1記載の発明は、
互いに逆位相となっている差動伝送用の二つの信号を各々伝送するための二つの信号ラインが回路基板に形成された差動伝送回路において、
前記回路基板を構成する誘電体層の内部に前記二つの信号ラインが互いに重なるように略並行且つ近接して配置されていることを特徴とする。
【0015】
また、上記課題を解決するため、請求項2に記載の発明は、
互いに逆位相となっている差動伝送用の二つの信号を各々伝送するための二つの信号ラインが回路基板に形成された差動伝送回路において、
前記回路基板を構成する誘電体層の内部に前記二つの信号ラインは、幅や厚みの寸法が略同一であるとともに、互いに重なるように略並行且つ近接して配置されていることを特徴とする。
【0016】
また、上記課題を解決するため、請求項3に記載の発明は、
複数の回路基板を備え、当該複数の回路基板を用いて画像信号を処理する画像処理装置において、
請求項1または2に記載の差動伝送回路を用いて、前記回路基板間で画像信号や制御用のクロック信号を伝送させることを特徴とする。
【0017】
従って、信号ラインペアの各信号ラインを伝送する信号に位相差が生じることなく、確実に信号の伝送が行えるとともに、EMI不要輻射の抑制が十分可能な差動伝送が実現できる。特に、高速伝送が必要な画像信号や制御用のクロック信号を伝送する際にも、確実に信号の伝送が行えるとともに、EMI不要輻射の抑制が十分可能となる。
【0018】
【発明の実施の形態】
図1〜図3を参照して本発明を適用した差動伝送回路100について詳細に説明する。
差動伝送回路100は、LVDSを用いた差動伝送回路であり、回路基板1の表面上にLVDSドライバ10と、CMF20と、信号ラインペアとしての信号ラインA、Bと、コネクタ30とが配置され、信号ラインA、BがCMF20、コネクタ30およびFFC/FPC40を介して、LVDSドライバ10からLVDSレシーバ(例えば、図2に示すLVDSレシーバ10a。)に接続されている。
【0019】
回路基板1は、高速伝送が必要な画像信号やクロック信号などを処理するための回路基板であり、例えば、図2に示すような、デジタルカメラなどが備えるCCD(Charge Coupled Device)や、プリンタ、LCD(Liquid Crystal Display)などの画像処理装置50に用いられる。
【0020】
この場合、回路基板1に設けられたLVDSドライバ10、CMF20、コネクタ30、信号ラインA、Bなどは、画像処理装置50が備える複数の回路基板間を接続するためのインターフェイス用回路111に相当する。ここで、図2に示す回路基板11に設けられたインターフェイス用回路部111aは、インターフェイス用回路部111のLVDSドライバ10からFFC/FPC40を介して伝送された信号を受信するためのLVDSレシーバ10aを具備する。また、図2には、図示簡略化のため、画像処理装置50には二つの回路基板1、11のみが例示されているが、画像処理装置50は他の回路基板を備えていても良い。
【0021】
LVDSドライバ10は、入力される信号を信号ラインAに出力するとともに、当該画像信号やクロック信号の位相を逆転させた信号を信号ラインBに出力する。これら互いに逆相の二つの信号は、CMF20、コネクタ30、FFC/FPC40などを介してLVDSレシーバ10aに入力されると、LVDSレシーバ10aにおいて元の信号に復元される。
【0022】
CMF20は、信号ラインA、Bを伝送する互いに逆位相の信号に含まれるノイズを除去するためのものである。
【0023】
ここで、回路基板1のP1−P1矢視断面を図3に示す。図3に示すように、回路基板1は、両表面にGND層1a、1bが設けられ、誘電体層1cがGND層1a、1bに挟まれて成る。
【0024】
誘電体層1c内部には、信号ラインA、Bが互いに重なり合うように略並行で且つ十分近接して埋め込まれている。また、信号ラインA、Bは、互いに同一の形状(幅や厚みなどの寸法)や材質(銅箔)を有している。
【0025】
回路基板1における信号ラインA、Bや、GND層1a、1b、誘電体層1cの形状(幅や厚みなどの寸法)、配置、材質(銅箔)などは、差動伝送回路100の差動インピーダンスが、例えば、LVDSレシーバ10aの終端抵抗100Ωに整合するよう100Ωに設計されている。
【0026】
図3に示す信号ラインA、Bの配置は、図中符号Cに示す端子30a、30bの中間地点まで継続できるので、コネクタ30に対しても、LVDSドライバ10とコネクタ30との間で信号ラインA、Bを同じ長さに設けることができる。
【0027】
以上説明したように、差動伝送回路100における回路基板1の誘電体層1c内部には、互いに同長で、同一の形状(幅や厚みなどの寸法)や材質(銅箔)を有する信号ラインA、Bが、好適な差動インピーダンスを確保しつつ、互いに重なるように略並行で且つ十分近接するように配置されている。また、回路基板1は、GND層1a、1bが誘電体層1cを挟むように設けられている。
【0028】
さらに、差動伝送回路100は、画像信号やクロック信号などを高速処理するための、CCDや、プリンタ、LCDなどを備えた画像処理装置が具備する複数の回路基板のインターフェイス用回路111などに適用できる。
【0029】
従って、複数の部品(例えば、集積回路やコネクタなど。)が、予め定まった形状の回路基板1の表面上に密集して配置されるような場合であっても、差動伝送による効果が十分に得られ、信号ラインペアの各信号ラインを伝送する信号に位相差が生じることなく信号を確実に伝送できるとともに、EMI不要輻射の抑制が十分可能となる。
【0030】
なお、本実施の形態における記述は、本発明に係る差動伝送回路および画像処理装置の一例を示すものであり、これに限定されるものではない。本実施の形態における差動伝送回路100の細部構成および詳細動作に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【0031】
【発明の効果】
本発明によれば、信号ラインペアの各信号ラインを伝送する信号に位相差が生じることなく、確実に信号の伝送が行えるとともに、EMI不要輻射の抑制が十分可能な差動伝送が実現できる。特に、高速伝送が必要な画像信号や制御用のクロック信号を伝送する際にも、確実に信号の伝送が行えるとともに、EMI不要輻射の抑制が十分可能となる。
【図面の簡単な説明】
【図1】本発明を適用した差動伝送回路の内部構成を示すブロック図である。
【図2】図1に示す差動伝送回路を用いた画像処理装置の内部構成を示すブロック図である。
【図3】図1に示す回路基板の断面を表す図である。
【図4】従来の差動伝送回路の内部構成を示すブロック図である。
【図5】図4に示す回路基板の断面を表す図である。
【図6】図4に示すコネクタに替えて用いる他のコネクタに対する信号ラインの配線パターンを示す図である。
【符号の説明】
1、2、11 回路基板
1a、1b、2b GND層
1c、2a 誘電体層
10 LVDSドライバ
10a LVDSレシーバ
111、111a インターフェイス用回路
20 CMF
30、31 コネクタ
30a、30b、31a、31b 端子
40 FFC/FPC
50 画像処理装置
100 差動伝送回路
200 差動伝送回路
Claims (3)
- 互いに逆位相となっている差動伝送用の二つの信号を各々伝送するための二つの信号ラインが回路基板に形成された差動伝送回路において、
前記回路基板を構成する誘電体層の内部に前記二つの信号ラインが互いに重なるように略並行且つ近接して配置されていることを特徴とする差動伝送回路。 - 互いに逆位相となっている差動伝送用の二つの信号を各々伝送するための二つの信号ラインが回路基板に形成された差動伝送回路において、
前記回路基板を構成する誘電体層の内部に前記二つの信号ラインは、幅や厚みの寸法が略同一であるとともに、互いに重なるように略並行且つ近接して配置されていることを特徴とする差動伝送回路。 - 複数の回路基板を備え、当該複数の回路基板を用いて画像信号を処理する画像処理装置において、
請求項1または2に記載の差動伝送回路を用いて、前記回路基板間で画像信号や制御用のクロック信号を伝送させることを特徴とする画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003143656A JP2004349406A (ja) | 2003-05-21 | 2003-05-21 | 差動伝送回路と、当該差動伝送回路を用いた画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003143656A JP2004349406A (ja) | 2003-05-21 | 2003-05-21 | 差動伝送回路と、当該差動伝送回路を用いた画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004349406A true JP2004349406A (ja) | 2004-12-09 |
Family
ID=33531375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003143656A Pending JP2004349406A (ja) | 2003-05-21 | 2003-05-21 | 差動伝送回路と、当該差動伝送回路を用いた画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004349406A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006098076A1 (ja) * | 2005-03-15 | 2006-09-21 | Murata Manufacturing Co., Ltd. | 回路基板 |
JP2007294635A (ja) * | 2006-04-25 | 2007-11-08 | Kyocera Corp | 配線基板およびそれを用いた電子装置 |
EP1891720A1 (en) * | 2005-06-01 | 2008-02-27 | Canon Kabushiki Kaisha | Laser driving circuit |
JP2008109094A (ja) * | 2006-09-29 | 2008-05-08 | Sanyo Electric Co Ltd | 素子搭載用基板および半導体モジュール |
JPWO2009119849A1 (ja) * | 2008-03-28 | 2011-07-28 | 京セラ株式会社 | 複合配線基板 |
JP2011201527A (ja) * | 2010-03-04 | 2011-10-13 | Denso Corp | 車両用通信装置および車両用通信システム |
-
2003
- 2003-05-21 JP JP2003143656A patent/JP2004349406A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006098076A1 (ja) * | 2005-03-15 | 2006-09-21 | Murata Manufacturing Co., Ltd. | 回路基板 |
JPWO2006098076A1 (ja) * | 2005-03-15 | 2008-08-21 | 株式会社村田製作所 | 回路基板 |
JP4803173B2 (ja) * | 2005-03-15 | 2011-10-26 | 株式会社村田製作所 | 回路基板 |
EP1891720A1 (en) * | 2005-06-01 | 2008-02-27 | Canon Kabushiki Kaisha | Laser driving circuit |
EP1891720A4 (en) * | 2005-06-01 | 2009-11-11 | Canon Kk | LASER CONTROL CIRCUIT |
US7697582B2 (en) | 2005-06-01 | 2010-04-13 | Canon Kabushiki Kaisha | Laser driving circuit |
JP2007294635A (ja) * | 2006-04-25 | 2007-11-08 | Kyocera Corp | 配線基板およびそれを用いた電子装置 |
JP2008109094A (ja) * | 2006-09-29 | 2008-05-08 | Sanyo Electric Co Ltd | 素子搭載用基板および半導体モジュール |
JPWO2009119849A1 (ja) * | 2008-03-28 | 2011-07-28 | 京セラ株式会社 | 複合配線基板 |
JP2011201527A (ja) * | 2010-03-04 | 2011-10-13 | Denso Corp | 車両用通信装置および車両用通信システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009177010A (ja) | フレキシブルプリント配線板および電子機器 | |
US7245503B2 (en) | Circuit board having signal lines adapted to transmit high speed signals | |
KR100809608B1 (ko) | 신호 왜곡을 줄일 수 있는 연결 구조체 | |
US8072774B2 (en) | Substrate including wiring for transmitting signal, apparatus and system including the substrate | |
US20090207367A1 (en) | Display device | |
JP3564053B2 (ja) | フレキシブルケーブル | |
US20060154526A1 (en) | Printed circuit board and electronic apparatus equipped with the same | |
EP3627521B1 (en) | Reduction of crosstalk between single ended signalling cables and differential signalling cable pairs | |
US20090294155A1 (en) | Flexible printed circuit board, shield processing method for the circuit board and electronic apparatus | |
JP2004349406A (ja) | 差動伝送回路と、当該差動伝送回路を用いた画像処理装置 | |
JP6548535B2 (ja) | 電子機器装置 | |
US10014565B2 (en) | Signal transmission path comprised of first and second plurality of signal lines laminated with an interval regulation member | |
JPH10303521A (ja) | 伝送線路基板 | |
EP3125656B1 (en) | Electronic device and display unit | |
JP5686630B2 (ja) | プリント配線板、光通信モジュール、光通信装置、モジュール装置および演算処理装置 | |
TWI619302B (zh) | 傳輸線的阻抗匹配架構 | |
JP2001267701A (ja) | プリント基板 | |
CN105552498A (zh) | 可挠式传输装置及通信装置 | |
JP2007287750A (ja) | 多層プリント配線板 | |
JP5472305B2 (ja) | 給電線構造及びそれを用いた回路基板、emiノイズ低減方法 | |
KR100643408B1 (ko) | 인쇄회로기판 | |
JP2008071948A (ja) | プリント配線基板、電子部品の実装方法および画像形成装置の制御装置 | |
JP2019169738A (ja) | 電子機器装置 | |
KR20110080578A (ko) | 연성인쇄회로기판의 제조방법 및 그 연성인쇄회로기판 | |
JP6988614B2 (ja) | 差動伝送線路およびそれを用いたデータ伝送装置 |