JP2004088743A - ２ポート型アイソレータおよび通信装置 - Google Patents
２ポート型アイソレータおよび通信装置 Download PDFInfo
- Publication number
- JP2004088743A JP2004088743A JP2003176046A JP2003176046A JP2004088743A JP 2004088743 A JP2004088743 A JP 2004088743A JP 2003176046 A JP2003176046 A JP 2003176046A JP 2003176046 A JP2003176046 A JP 2003176046A JP 2004088743 A JP2004088743 A JP 2004088743A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- port
- center electrode
- input
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
【課題】挿入損失特性とアイソレーション特性の調整を行なうことができる２ポート型アイソレータおよび通信装置を提供する。
【解決手段】２ポート型アイソレータ１は、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、永久磁石９と、フェライト２０と中心電極２１，２２とからなる中心電極組立体１３と、積層基板３０とを備えている。中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に２組の第１および第２中心電極２１，２２を、絶縁層を介在させて直交して交差するように配置している。第１中心電極２１の電極幅と第２中心電極２２の電極幅とは異なっている。これにより、第１中心電極２１のインダクタンスＬ１と第２中心電極２２のインダクタンスＬ２とを異ならせている。
【選択図】 図１
【解決手段】２ポート型アイソレータ１は、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、永久磁石９と、フェライト２０と中心電極２１，２２とからなる中心電極組立体１３と、積層基板３０とを備えている。中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に２組の第１および第２中心電極２１，２２を、絶縁層を介在させて直交して交差するように配置している。第１中心電極２１の電極幅と第２中心電極２２の電極幅とは異なっている。これにより、第１中心電極２１のインダクタンスＬ１と第２中心電極２２のインダクタンスＬ２とを異ならせている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、２ポート型アイソレータ、特に、マイクロ波帯で使用される２ポート型アイソレータおよび通信装置に関する。
【０００２】
【従来の技術】
一般に、２ポート型アイソレータは、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
この種の２ポート型アイソレータ（第１中心電極および第２中心電極の二つの中心電極を有するアイソレータ）として、特開２００１−２３７６１３号公報や特開２００１−１８５９１２号公報記載のものが知られている。ところが、これら従来周知の２ポート型アイソレータは、入力ポートＰ１から出力ポートＰ２に信号が伝搬する際、二つの共振回路が共振し、挿入損失が大きくなるという問題があった。
【０００４】
そこで、この問題を解消するために、特開平９−２３２８１８号公報の図１１に記載の低損失の２ポート型アイソレータが提案されている。このアイソレータでは、入力ポートＰ１から出力ポートＰ２に信号が伝搬する際、入力ポートと出力ポート間の共振回路は共振することがなく、一つの共振回路が共振しているだけなので、挿入損失を大幅に改善することができる。なお、この２ポート型アイソレータは、通常、第１中心電極および第２中心電極の形状は同一である。
【０００５】
【発明が解決しようとする課題】
ところで、移動体通信機器に用いられる２ポート型アイソレータに要求される挿入損失特性とアイソレーション特性は、通信システムに合わせて決定される。従って、実際の２ポート型アイソレータが有している挿入損失特性やアイソレーション特性と、通信システムの要求仕様とを比較すると、アイソレーション特性が十分余裕をもって要求仕様を満足していても、挿入損失特性が要求仕様に達していないことがある。逆に、挿入損失特性が十分余裕をもって要求仕様を満足していても、アイソレーション特性が要求仕様に達していないこともある。
【０００６】
一方、移動体通信機器においては、送信回路部の消費電力を抑えて連続通話時間を増大させるため、アイソレーション特性を多少劣化させても、挿入損失を低減化したいという要望が強い。しかしながら、従来はこのような要望に応える手段がなく、２ポート型アイソレータの挿入損失特性やアイソレーション特性を調整をすることができなかった。
【０００７】
そこで、本発明の目的は、挿入損失特性とアイソレーション特性の調整を行なうことができる２ポート型アイソレータおよび通信装置を提供することにある。
【０００８】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る２ポート型アイソレータは、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）フェライトの主面もしくは内部に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
（ｄ）第１中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第２入出力ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第２中心電極と、
（ｅ）第１入出力ポートと第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
（ｆ）第１入出力ポートと第２入出力ポートの間に電気的に接続された抵抗と、
（ｇ）第２入出力ポートと第３ポートの間に電気的に接続された第２整合用コンデンサとを備え、
（ｈ）第３ポートがアースに電気的に接続され、かつ、第１中心電極のインダクタンスＬ１と第２中心電極のインダクタンスＬ２が異なっていること、
を特徴とする。
【０００９】
また、本発明に係る２ポート型アイソレータは、
（ｉ）永久磁石と、
（ｊ）永久磁石により直流磁界が印加されるフェライトと、
（ｋ）フェライトの主面もしくは内部に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
（ｌ）第１中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第２入出力ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第２中心電極と、
（ｍ）第１入出力ポートと第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
（ｎ）第２入出力ポートと第３ポートの間に電気的に接続された第２整合用コンデンサと、
（ｏ）第３ポートとアースの間に電気的に接続された抵抗とを備え、
（ｐ）第１中心電極のインダクタンスＬ１と第２中心電極のインダクタンスＬ２が異なっていること、
を特徴とする。
【００１０】
第１中心電極のインダクタンスＬ１と第２中心電極のインダクタンスＬ２を異ならせるには、例えば両者の電極幅や電極厚みや電極長さや電極本数や電極間隔などを異ならせるとよい。また、フェライトは、平面視で矩形や円形であってもよい。さらに、第１および第２中心電極のインダクタンスＬ１，Ｌ２に合わせて、第１および第２整合用コンデンサの静電容量Ｃ１，Ｃ２はそれぞれ最適値に設定される。
【００１１】
以上の構成により、第１中心電極のインダクタンスＬ１が第２中心電極のインダクタンスＬ２より小さい場合（Ｌ１＜Ｌ２の場合）には、Ｌ１とＬ２の差を大きくするにつれて、アイソレーションの帯域幅は狭くなり、挿入損失の帯域幅は広くなる。逆に、第１中心電極のインダクタンスＬ１が第２中心電極のインダクタンスＬ２より大きい場合（Ｌ１＞Ｌ２の場合）には、Ｌ１とＬ２の差を大きくするにつれて、アイソレーションの帯域幅は広くなり、挿入損失の帯域幅は狭くなる。
【００１２】
また、本発明に係る２ポート型アイソレータは、永久磁石とフェライトと第１および第２中心電極とを囲む金属ケースを備え、金属ケースが、上面部と、底面部と、該上面部と底面部を接続する一対の対向している側面部とを有し、第１中心電極および第２中心電極のいずれか一方の中心電極が側面部に対して略垂直方向に配置され、他方の中心電極が側面部に対して略平行方向に配置されていることを特徴とする。
【００１３】
以上の構成により、金属ケースの上面部と底面部を接続する側面部に対して略垂直に配置された中心電極は、上面部や底面部にアース電流が流れ易く、前記側面部に対して略平行に配置された中心電極は、上面部や底面部にアース電極が流れにくい。このため、第１中心電極と第２中心電極が同じ形状であっても、両者のインダクタンスＬ１とＬ２を異ならせることができる。
【００１４】
さらに、第１入出力ポートに電気的に接続された第１入出力外部電極と第２入出力ポートに電気的に接続された第２入出力外部電極とをそれぞれ、２ポート型アイソレータの対向する一対の側面の中央位置に設けてもよい。これにより、２ポート型アイソレータを携帯電話などのプリント基板に実装する際、２ポート型アイソレータを１８０°回転させれば、入力信号線路と出力信号線路が左右逆に設定されているプリント基板にも実装することが可能となる。従って、プリント基板の入力信号線路と出力信号線路の方向に合わせて２種類の２ポート型アイソレータを作製する必要がなくなる。
【００１５】
また、本発明に係る通信装置は、上述の２ポート型アイソレータを備えることにより、特性が向上する。
【００１６】
【発明の実施の形態】
以下に、本発明に係る２ポート型アイソレータおよび通信装置の実施の形態について添付の図面を参照して説明する。
【００１７】
［第１実施形態、図１〜図１２］
本発明に係る２ポート型アイソレータの一実施形態の分解斜視図を図１に示す。該２ポート型アイソレータ１は、集中定数型アイソレータである。図１に示すように、２ポート型アイソレータ１は、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、永久磁石９と、フェライト２０と中心電極２１，２２とからなる中心電極組立体１３と、積層基板３０を備えている。
【００１８】
金属製上側ケース４は略箱形状であり、上面部４ａおよび四つの側面部４ｂからなる。金属製下側ケース８は、底面部８ａおよび左右の側面部８ｂからなる。金属製上側ケース４および金属製下側ケース８は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にＡｇやＣｕがめっきされる。
【００１９】
中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に２組の第１および第２中心電極２１，２２を、絶縁層（図示せず）を介在させて直交して交差するように配置している。本第１実施形態では、中心電極２１，２２を二つのラインで構成した。第１中心電極２１と第２中心電極２２のそれぞれの両端部２１ａ，２１ｂ、２２ａ，２２ｂは、フェライト２０の下面に延在し、それぞれの端部２１ａ〜２２ｂが相互に分離している。
【００２０】
図２に示すように、第１中心電極２１の電極幅Ｗ１と第２中心電極２２の電極幅Ｗ２とは異なっている。これにより、第１中心電極２１のインダクタンスＬ１と第２中心電極２２のインダクタンスＬ２とを異ならせている。本第１実施形態では、電極幅Ｗ１とＷ２を異ならせることによりインダクタンスＬ１とＬ２を異ならせているが、必ずしもこれに限るものではない。例えば、第１中心電極２１の電極厚みｔ１と第２中心電極２２の電極厚みｔ２を異ならせたり、第１中心電極２１の電極長さｌ１と第２中心電極２２の電極長さｌ２を異ならせたり、第１中心電極２１の電極間隔Ｓ１と第２中心電極２２の電極間隔Ｓ２を異ならせたり、あるいは、これらを組み合わせたりして、インダクタンスＬ１とＬ２を異ならせてもよい。
【００２１】
ここに、中心電極２１，２２の電極幅Ｗ１，Ｗ２が狭いほどインダクタンスＬ１，Ｌ２は大きくなる。また、電極厚みｔ１，ｔ２が薄いほど、インダクタンスＬ１，Ｌ２は大きくなる。さらに、電極長さｌ１，ｌ２が長いほど、インダクタンスＬ１，Ｌ２は大きくなる。さらに、電極間隔Ｓ１，Ｓ２が狭いほどインダクタンスＬ１，Ｌ２は大きくなる。
【００２２】
中心電極２１，２２は銅箔を用いてフェライト２０に巻きつけてもよいし、フェライト２０上あるいは内部に銀ペーストを印刷して形成してもよい。あるいは、特開平９−２３２８１８号公報記載のように積層基板で形成されていてもよい。ただし、印刷した方が中心電極２１，２２の位置精度が高いので、積層基板３０との接続が安定する。特に、今回のように微小な中心電極用接続電極５１〜５４（後述）で接続する場合には、中心電極２１，２２を印刷形成した方が信頼性、作業性が良い。
【００２３】
積層基板３０は、図３に示すように、中心電極用接続電極５１〜５４と、コンデンサ電極５５，５６や抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７を裏面に設けた誘電体シート４２と、グランド電極５８を裏面に設けた誘電体シート４３と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４５などにて構成されている。中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５３，５４は出力ポートＰ２とされ、中心電極用接続電極５２は第３ポートＰ３とされる。
【００２４】
この積層基板３０は、以下のようにして作製される。すなわち、誘電体シート４１〜４５は、Ａｌ２Ｏ３を主成分とし、ＳｉＯ２，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ２Ｏ，Ｋ２Ｏ，ＭｇＯ，ＢａＯ，ＣｅＯ２，Ｂ２Ｏ３のうちの１種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
【００２５】
さらに、積層基板３０の焼成条件（特に焼成温度１０００℃以下）では焼成せず、積層基板３０の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シート４６，４７を作製する。この収縮抑制シート４６，４７の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。シート４１〜４７の厚みは１０μｍ〜２００μｍ程度である。
【００２６】
電極５１〜５８は、パターン印刷などの方法によりシート４１〜４３，４６の裏面に形成される。電極５１〜５８の材料としては、抵抗率が低く、誘電体シート４１〜４５と同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。電極５１〜５８の厚みは２μｍ〜２０μｍ程度である。通常、電極５１〜５８等の厚みは表皮厚の２倍以上に設定される。
【００２７】
抵抗２７は、パターン印刷等の方法により誘電体シート４１の裏面に形成される。抵抗２７の材料としては、サーメット、カーボン、ルテニウムなどが使用される。抵抗２７は積層基板３０の上面に印刷で形成してもよいし、チップ抵抗で形成してもよい。
【００２８】
ビアホール６０や側面ビアホール６５や外部電極１４〜１６は、誘電体シート４１〜４５にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。
【００２９】
コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５５に対向して整合用コンデンサ２５を構成する。さらに、コンデンサ電極５７は、誘電体シート４２，４３を間に挟んでコンデンサ電極５６およびグランド電極５８に対向して整合用コンデンサ２６を構成する。これら整合用コンデンサ２５，２６や抵抗２７は、電極５１〜５４や外部電極１４〜１６やビアホール６０，６５とともに、積層基板３０の内部に電気回路を構成する。
【００３０】
以上の誘電体シート４１〜４５は積層され、さらに、誘電体シート４１〜４５の積層体の上下両側から収縮抑制シート４６，４７で挟み込んだ後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、図１に示すような積層基板３０とする。
【００３１】
積層基板３０の両端部には、それぞれ入力外部電極１４、出力外部電極１５およびアース外部電極１６が設けられる。入力外部電極１４はコンデンサ電極５５に電気的に接続され、出力外部電極１５はコンデンサ電極５７に電気的に接続されている。アース外部電極１６は、グランド電極５８に電気的に接続されている。この後、Ｎｉめっきを下地としてＡｕめっきが施される。Ｎｉめっきは、電極のＡｇとＡｕめっきの固着強度を強くする。Ａｕめっきは、はんだ濡れ性を良くするとともに、導電率が高いのでアイソレータ１を低損失にできる。
【００３２】
なお、この積層基板３０は、通常、マザーボード状態で作成される。このマザーボードに所定のピッチでハーフカット溝を形成し、ハーフカット溝に沿って折ることにより、マザーボードから所望のサイズの積層基板３０を得る。あるいは、マザーボードをダイサーやレーザなどで切断することにより、所望のサイズの積層基板３０を切り出してもよい。
【００３３】
こうして得られた積層基板３０は、内部に整合用コンデンサ２５，２６および抵抗２７を有している。整合用コンデンサ２５，２６は必要な静電容量値精度で製作される。しかし、トリミングをする場合には、整合用コンデンサ２５，２６と中心電極２１，２２を接続する前に行なわれる。つまり、積層基板３０は、単体の状態で、内部（２層目）のコンデンサ電極５５，５６を表層の誘電体とともにトリミング（削除）される。トリミングには、例えば、切削機やＹＡＧの基本波、２倍波、３倍波のレーザが用いられる。レーザを用いれば、早くかつ精度の良い加工が得られる。なお、トリミングは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３４】
このように、積層基板３０の上面に近いコンデンサ電極５５，５６をトリミング用コンデンサ電極としているので、トリミング時に除去する誘電体層の厚みを最小限にできる。さらに、トリミングの障害となる電極が少なくなるので（本第１実施形態の場合は接続電極５１〜５４のみ）、トリミング可能なコンデンサ電極領域が広くなり、静電容量調整範囲を広くできる。
【００３５】
また、積層基板３０には抵抗２７も内蔵されており、整合用コンデンサ２５，２６と同様に抵抗２７も、表層の誘電体とともにトリミングすることにより、抵抗値Ｒを調整することができる。抵抗２７は１箇所でも幅が細くなると抵抗値Ｒが上がるので、幅方向の途中まで削る。
【００３６】
以上の構成部品は以下のようにして組み立てられる。すなわち、図１に示すように、永久磁石９は金属製上側ケース４の天井に接着剤によって固定される。中心電極組立体１３の中心電極２１，２２の各々の端部２１ａ〜２２ｂが積層基板３０の表面に形成された中心電極用接続電極５１〜５４にはんだ８０にて電気的に接続されることにより、積層基板３０上に中心電極組立体１３が実装される。なお、中心電極２１，２２と中心電極用接続電極５１〜５４のはんだ付けは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３７】
積層基板３０は金属製下側ケース８の底面部８ａ上に載置され、積層基板３０の下面に配設されているグランド電極５８がはんだ８０によって底面部８ａと接続固定される。これにより、アースポート１６が底面部８ａに電気的に容易に接続される。
【００３８】
そして、金属製下側ケース８と金属製上側ケース４は、それぞれの側面部８ｂと４ｂをはんだ等で接合することにより金属ケースを構成し、ヨークとしても機能する。つまり、この金属ケースは、永久磁石９と中心電極組立体１３と積層基板３０を囲む磁路を形成する。また、永久磁石９はフェライト２０に直流磁界を印加する。
【００３９】
こうして、図４に示す２ポート型アイソレータ１が得られる。図５はアイソレータ１の電気等価回路図である。第１中心電極２１の一端部２１ａは、入力ポートＰ１（中心電極用接続電極５１）を介して入力外部電極１４に電気的に接続されている。第１中心電極２１の他端部２１ｂは、出力ポートＰ２（中心電極用接続電極５４）を介して出力外部電極１５に電気的に接続されている。第２中心電極２２の一端部２２ａは、出力ポートＰ２（中心電極用接続電極５３）を介して出力外部電極１５に電気的に接続されている。第２中心電極２２の他端部２２ｂは、第３ポートＰ３（中心電極用接続電極５２）を介してアース外部電極１６に電気的に接続されている。整合用コンデンサ２５と抵抗２７からなる並列ＲＣ回路は、入力ポートＰ１と出力ポートＰ２の間に電気的に接続されている。整合用コンデンサ２６は出力ポートＰ２と第３ポートＰ３の間に電気的に接続されている。第３ポートＰ３はアースに電気的に接続されている。
【００４０】
以上の構成からなる２ポート型アイソレータ１は、第１中心電極２１のインダクタンスＬ１と第２中心電極２２のインダクタンスＬ２とを異ならせており、Ｌ１＜Ｌ２の場合には、Ｌ１とＬ２の差を大きくするにつれて、アイソレーションの帯域幅は狭くなり、挿入損失の帯域幅は広くなる。逆に、Ｌ１＞Ｌ２の場合には、Ｌ１とＬ２の差を大きくするにつれて、アイソレーションの帯域幅は広くなり、挿入損失の帯域幅は狭くなる。すなわち、Ｌ１とＬ２の値を調整することにより、アイソレーションの帯域幅と挿入損失の帯域幅を、通信システムの要求仕様に応じて調整することができる。
【００４１】
一方、中心電極２１，２２のインダクタンスＬ１，Ｌ２を相互に異ならせることに伴って、整合用コンデンサ２５，２６の静電容量Ｃ１，Ｃ２も異ならせる（最適な静電容量Ｃ１，Ｃ２に設定する）必要がある。つまり、Ｌ１とＣ１、並びに、Ｌ２とＣ２の並列共振回路を同じ共振周波数に合わせる必要がある。このため、本発明は、整合用コンデンサ２５，２６を、積層基板３０内に配設した電極５５〜５８にて形成している。これにより、電極５５〜５８の対向面積や間隔などを異ならせることによって容易に、整合用コンデンサ２５，２６の静電容量Ｃ１，Ｃ２を異ならせることができる。
【００４２】
図６、図７、図８及び図９はそれぞれ、２ポート型アイソレータ１の第１および第２中心電極２１，２２のインダクタンスＬ１，Ｌ２と整合用コンデンサ２５，２６の静電容量Ｃ１，Ｃ２を表１−１に示すように、種々変えたときの、アイソレーション特性、挿入損失特性、入力反射損失特性および出力反射損失特性を示すグラフである。
【００４３】
ここに、フェライト２０としては、直径が２．０ｍｍで厚みが０．４ｍｍのものを使用した。そして、中心電極２１，２２の電極幅Ｗを０．２ｍｍとし、電極間隔Ｓを０．２ｍｍとし、電極長さｌを２ｍｍとすることにより、自己インダクタンスを０．７ｎＨに設定した。また、中心電極２１，２２の電極幅Ｗを０．５ｍｍとし、電極間隔Ｓを０．２ｍｍとし、電極長さｌを２ｍｍとすることにより、自己インダクタンスを０．５ｎＨに設定した。さらに、中心電極２１，２２の電極幅Ｗを０．１ｍｍとし、電極間隔Ｓを０．１ｍｍとし、電極長さｌを２ｍｍとすることにより、自己インダクタンスを１．０ｎＨに設定した。抵抗２７の抵抗値Ｒは、いずれも６０Ωとした。表１−１中のインダクタンスは比透磁率を１と仮定した場合の中心電極２１，２２の自己インダクタンスで、実際にはこれにフェライト２０などによる実効透磁率を掛けたものがインダクタンスＬ１，Ｌ２となる。また、８９３ＭＨｚ〜９６０ＭＨｚでの帯域内最悪値を表１−２にまとめた。
【００４４】
【表１】
【００４５】
図６〜図９および表１−２より、実施例１のように、第１中心電極２１の自己インダクタンスを第２中心電極２２の自己インダクタンスより小さくすることにより、アイソレーションは劣化するものの、挿入損失および反射損失が向上することがわかる。
【００４６】
逆に、実施例２のように、第１中心電極２１の自己インダクタンスを第２中心電極２２の自己インダクタンスより大きくすることにより、挿入損失および反射損失は劣化するものの、アイソレーションが向上することがわかる。
【００４７】
このように２つの中心電極２１，２２の自己インダクタンスを異なった値にすることにより、挿入損失とアイソレーションを最適化でき、特性の優れたアイソレータ１を提供できる。
【００４８】
また、通常、移動体通信機器に用いられる２ポート型アイソレータに要求される挿入損失は１．２ｄＢ以下であり、アイソレーションは８．０ｄＢ以上である。そこで、整合用コンデンサ２５，２６の静電容量の比率Ｃ１／Ｃ２を種々変えることにより、この条件を満足する２ポート型アイソレータ１を調べた。表２はその評価結果であり、図１０、図１１および図１２はそれぞれ、アイソレーション特性、挿入損失特性および出力反射損失特性を示すグラフである。
【００４９】
【表２】
【００５０】
表２および図１０、図１１より、挿入損失が１．２ｄＢ以下で、かつ、アイソレーションが８．０ｄＢ以上の範囲において、アイソレーションの優れた２ポート型アイソレータ１を望む場合には、Ｃ１／Ｃ２の値が関係式０．５≦Ｃ１／Ｃ２≦０．９を満足するように設計することが好ましい。なぜなら、Ｃ１／Ｃ２が０．９以下になると、アイソレーションが０．５ｄＢ改善されるからである。ところが、Ｃ１／Ｃ２が０．５より小さくなると、アイソレーションは更に改善されるが、挿入損失が１．２ｄＢを超えてしまい、実用上使えない程悪くなってしまうからである。
【００５１】
また、挿入損失が１．２ｄＢ以下で、かつ、アイソレーションが８．０ｄＢ以上の範囲において、挿入損失の優れた２ポート型アイソレータ１を望む場合には、Ｃ１／Ｃ２の値が関係式１．１≦Ｃ１／Ｃ２≦３．０を満足するように設計することが好ましい。なぜなら、Ｃ１／Ｃ２が１．１以上になると、挿入損失が０．０５ｄＢ改善されるからである。ところが、Ｃ１／Ｃ２が３．０を越えると、挿入損失は更に改善されるが、アイソレーションが８．０ｄＢを超えてしまい、実用上使えない程悪くなってしまうからである。
【００５２】
なお、３ポート型アイソレータ（第１〜第３中心電極の三つの中心電極を有するアイソレータ）の場合には、特開２００１−１８５９１４号公報や特開２００１−２０３５０７号公報や特開２００１−２０３５０８号公報記載のように、中心電極のインダクタンスを異ならせた構成は周知である。しかしながら、これら３ポート型アイソレータは、構造的に対称となっているものを電極幅などで調整したものである。また、従来より周知の２ポート型アイソレータも構造的に対称となっている。
【００５３】
これに対して、本発明は、積極的に非対称構造にして、アイソレーションと挿入損失を所望の特性に設定するものである。そして、３ポート型アイソレータでは、中心電極のインダクタンスを異ならせても、アイソレーションの帯域幅と挿入損失の帯域幅をトレードオフする調整はできない。中心電極２１の両端部２１ａ，２１ｂに入出力ポートＰ１，Ｐ２が接続されている本発明の２ポート型アイソレータだけがこのような作用効果を奏することができる。
【００５４】
［第２実施形態、図１３および図１４］
図１３に示されている２ポート型アイソレータ１Ａは、中心電極組立体１３Ａと積層基板３０Ａの他は前記第１実施形態の２ポート型アイソレータ１と同様のものである。
【００５５】
中心電極組立体１３Ａは、フェライト２０の上面に第１および第２中心電極２１，２２を、絶縁層（図示せず）を介在させて交差するように配置している。第１および第２中心電極２１，２２の形状（電極幅、電極厚み、電極長さ、電極間隔など）は互いに等しい。
【００５６】
積層基板３０Ａは、図１４に示すように、中心電極用接続電極５１〜５４と、コンデンサ電極５５や抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７を裏面に設けた誘電体シート４２と、グランド電極５８を裏面に設けた誘電体シート４３と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４５などにて構成されている。この積層基板３０Ａは、前記第１実施形態の積層基板３０と同様の製法により作製される。
【００５７】
コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５５に対向して整合用コンデンサ２５を構成する。さらに、コンデンサ電極５７は、誘電体シート４３を間に挟んでグランド電極５８に対向して整合用コンデンサ２６を構成する。
【００５８】
中心電極用接続電極５１〜５４は、積層基板３０Ａの４辺のそれぞれの中央部近傍に配置されている。また、入力外部電極１４および出力外部電極１５も積層基板３０Ａの対向する２辺の中央部に配置されている。中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５３，５４は出力ポートＰ２とされ、中心電極用接続電極５２は第３ポートＰ３とされる。
【００５９】
以上の構成からなる中心電極組立体１３Ａは、２組の中心電極２１，２２のいずれか一方の中心電極が、金属製上側ケース４と接合している金属製下側ケース８の側面部８ｂに対して垂直方向になるように、積層基板３０Ａ上に実装される。側面部８ｂに対して垂直方向に配置されている中心電極２２は、金属ケースの上面部４ａや底面部８ａにアース電流が流れ易く、側面部８ｂに対して平行方向に配置されている中心電極２１は、金属ケースの上面部４ａや底面部８ａにアース電流が流れにくい。このため、中心電極２１と２２の形状が同一であっても、そのインダクタンスＬ１とＬ２は異なる。
【００６０】
従って、２ポート型アイソレータ１Ａは、前記第１実施形態のアイソレータ１と同様の作用効果を奏する。なお、アース電流は入出力外部電極１４，１５に接続されている電源装置（図示せず）から発生し、アイソレータ１Ａ内の種々の経路を流れる。例えば、アース電流は、入力外部電極１４−中心電極２１−中心電極２２−アース外部電極１６の道順で流れたり、入力外部電極１４−中心電極２１−整合用コンデンサＣ２（変位電流）−アース外部電極１６の道順で流れたりする。
【００６１】
また、本第２実施形態は、入力外部電極１４および出力外部電極１５を、アイソレータ１Ａの対向する一対の側面の中央位置に設けている。これにより、アイソレータ１Ａを携帯電話などのプリント基板に実装する際、アイソレータ１Ａを１８０°回転させれば、入力信号線路と出力信号線路が左右逆に配設されているプリント基板にも実装することが可能となる。従って、プリント基板の入力信号線路と出力信号線路の方向に合わせて２種類のアイソレータ１Ａを作製する必要がなくなる。このため、アイソレータ１Ａを低コスト化できる。
【００６２】
特に、この２ポート型アイソレータ１Ａは、ポートＰ１を入力ポートとした場合と、ポートＰ２を入力ポートとした場合とで、反射損失の周波数特性が大きく異なり、磁場方向反転（永久磁石９のＮＳ方向反転）だけでなく、内部構造も変更した２種類のアイソレータ１Ａを作製する必要があるので、低コスト化の効果は大きい。
【００６３】
［第３実施形態、図１５〜図２４］
図１５に示されている２ポート型アイソレータ１Ｂは、中心電極組立体１３Ｂと積層基板３０Ｂの他は前記第１実施形態の２ポート型アイソレータ１と同様のものである。
【００６４】
中心電極組立体１３Ｂは、フェライト２０の上面に第１および第２中心電極２１，２２を、絶縁層（図示せず）を介在させて交差するように配置している。第１および第２中心電極２１，２２の形状（電極幅、電極厚み、電極長さ、電極間隔など）は互いに等しい。
【００６５】
積層基板３０Ｂは、図１６に示すように、中心電極用接続電極５１〜５３と、コンデンサ電極５５，５９や抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７を裏面に設けた誘電体シート４２と、グランド電極５８を裏面に設けた誘電体シート４３と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４５などにて構成されている。
【００６６】
コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５５，５９に対向して、それぞれ整合用コンデンサ２５，２６を構成する。
【００６７】
中心電極用接続電極５３は帯状に長く、その一方の端部５３ｂ側が誘電体シート４１，４２に設けたビアホール６０を介してコンデンサ電極５７に電気的に接続されている。これにより、第１中心電極２１の実質的な電極長さは、第１中心電極２１自身の長さに、中心電極用接続電極５３の端部５３ａ（中心電極２１がはんだ付けされている側の端部）からビアホール６０が接続されている位置までの長さを加えた寸法となる。ビアホール６０の位置を変えることにより、第１中心電極２１と第２中心電極２２の実質的な電極長さを調整することができる。
【００６８】
この結果、第１中心電極２１の実質的なインダクタンスＬ１と第２中心電極２２の実質的なインダクタンスＬ２を異ならせることができ、２ポート型アイソレータ１Ｂのアイソレーションの帯域幅と挿入損失の帯域幅を通信システムの要求仕様に応じて調整することができる。なお、この場合、中心電極用接続電極５３とビアホール６０が接続している位置が出力ポートＰ２の位置とされる。そして、中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５２は第３ポートＰ３とされる。
【００６９】
また、積層基板３０Ｂに形成するビアホール６０の数や接続箇所を削減することができ、製造コストを低減することができる。しかも、ビアホール６０の数の削減により、１シート内に形成できる電極面積を拡大でき、整合用コンデンサ２５，２６の静電容量を大きくできる。
【００７０】
図１７は、こうして得られた２ポート型アイソレータ１Ｂの電気等価回路図である。入力ポートＰ１と出力ポートＰ２の間には、第１中心電極２１および第１整合用コンデンサ２５からなるＬＣ並列共振回路が接続されている。出力ポートＰ２と第３ポートＰ３の間には、第２中心電極２２および第２整合用コンデンサ２６からなるＬＣ並列共振回路が接続されている。さらに、第３ポートＰ３とアース外部電極１６の間には、終端抵抗２７が接続されている。
【００７１】
図１８、図１９、図２０および図２１はそれぞれ、２ポート型アイソレータ１Ｂの第１および第２中心電極２１，２２の実質的なインダクタンスＬ１，Ｌ２と整合用コンデンサ２５，２６の静電容量Ｃ１，Ｃ２を表３−１に示すように種々変えたときの、アイソレーション特性、挿入損失特性、入力反射損失特性および出力反射損失特性を示すグラフである。抵抗２７の抵抗値Ｒは、いずれも６０Ωとした。表３−１中のインダクタンスは比透磁率を１と仮定した場合の中心電極２１，２２の実質的な自己インダクタンスで、実際にはこれにフェライト２０などによる実効透磁率を掛けたものがインダクタンスＬ１，Ｌ２となる。また、８９３ＭＨｚ〜９６０ＭＨｚでの帯域内最悪値を表３−２にまとめた。
【００７２】
【表３】
【００７３】
図１８〜図２１および表３−２より、実施例３のように、第１中心電極２１の自己インダクタンスを第２中心電極２２の自己インダクタンスより小さくすることにより、アイソレーションは劣化するものの、挿入損失および反射損失が向上することがわかる。
【００７４】
逆に、実施例４のように、第１中心電極２１の自己インダクタンスを第２中心電極２２の自己インダクタンスより大きくすることにより、挿入損失および反射損失は劣化するものの、アイソレーションが向上することがわかる。
【００７５】
このように２つの中心電極２１，２２の自己インダクタンスを異なった値にすることにより、挿入損失とアイソレーションを最適化でき、特性の優れたアイソレータ１Ｂを提供できる。
【００７６】
また、通常、移動体通信機器に用いられる２ポート型アイソレータに要求される挿入損失は１．２ｄＢ以下であり、アイソレーションは８．０ｄＢ以上である。そこで、整合用コンデンサ２５，２６の静電容量の比率Ｃ１／Ｃ２を種々変えることにより、この条件を満足する２ポート型アイソレータ１Ｂを調べた。表４はその評価結果であり、図２２、図２３および図２４はそれぞれ、アイソレーション特性、挿入損失特性および入力反射損失特性を示すグラフである。
【００７７】
【表４】
【００７８】
表４および図２２、図２３より、Ｃ１／Ｃ２の値が関係式１．１≦Ｃ１／Ｃ２≦２．０を満足するように設計することにより、挿入損失が１．２ｄＢ以下で、かつ、アイソレーションが８．０ｄＢ以上の２ポート型アイソレータ１Ｂが得られる。
【００７９】
［第４実施形態、図２５］
第４実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
【００８０】
図２５は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図２５において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。
【００８１】
ここに、送信側アイソレータ２３１として、前記第１〜第３実施形態の２ポート型アイソレータ１，１Ａ，１Ｂを使用することができる。これらのアイソレータを実装することにより、電気的特性の向上した、かつ、信頼性の高い携帯電話を実現することができる。
【００８２】
［他の実施形態］
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、永久磁石９のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。
【００８３】
また、中心電極組立体も種々変形できる。例えば図２６に示す中心電極組立体１３Ｃのように、フェライト２０の裏面に配設している中心電極２１の長さを長手方向にそれぞれｌ３だけ延長し、中心電極２１と２２の長さを異ならせてもよい。この場合、積層基板３０の中心電極用接続電極５１、５４の位置を内側に移動させる。また、図２７に示す中心電極組立体１３Ｄのように、フェライト２０の裏面に配設している中心電極２１と２２の端部２１ｂと２２ａを電気的に接続してもよい。この場合、積層基板３０の中心電極用接続電極５３と５４のうちいずれか一方を省略でき、ビアホール数も削減できる。
【００８４】
あるいは、図２８〜図３０にそれぞれ示す中心電極組立体１３Ｅ，１３Ｆ，１３Ｇのように、中心電極２１，２２は互いに平行でなくてもよいし、屈曲していてもよいし、また、異なった電極本数であってもよい。さらに、図３１に示す中心電極組立体１３Ｈのように、矩形状のフェライト２０を使用してもよい。このとき、第１中心電極２１はフェライト２０の短辺に平行に配置され、第２中心電極２２はフェライト２０の長辺に平行に配置されている。
【００８５】
【発明の効果】
以上の説明で明らかなように、本発明によれば、第１中心電極と第２中心電極のインダクタンスを異なった値にすることにより、挿入損失とアイソレーションを最適化でき、特性の優れた２ポート型アイソレータを提供できる。この結果、高性能で信頼性が高くかつ小型の２ポート型アイソレータや通信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る２ポート型アイソレータの一実施形態を示す分解斜視図。
【図２】図１に示した中心電極組立体の平面図。
【図３】図１に示した積層基板の分解斜視図。
【図４】図１に示した２ポート型アイソレータの外観斜視図。
【図５】図１に示した２ポート型アイソレータの電気等価回路図。
【図６】アイソレーション特性を示すグラフ。
【図７】挿入損失特性を示すグラフ。
【図８】入力反射損失特性を示すグラフ。
【図９】出力反射損失特性を示すグラフ。
【図１０】比率Ｃ１／Ｃ２とアイソレーションとの関係を示すグラフ。
【図１１】比率Ｃ１／Ｃ２と挿入損失との関係を示すグラフ。
【図１２】比率Ｃ１／Ｃ２と出力反射損失との関係を示すグラフ。
【図１３】本発明に係る２ポート型アイソレータの別の実施形態を示す分解斜視図。
【図１４】図１３に示した積層基板の分解斜視図。
【図１５】本発明に係る２ポート型アイソレータのさらに別の実施形態を示す分解斜視図。
【図１６】図１５に示した積層基板の分解斜視図。
【図１７】図１５に示した２ポート型アイソレータの電気等価回路図。
【図１８】アイソレーション特性を示すグラフ。
【図１９】挿入損失特性を示すグラフ。
【図２０】入力反射損失特性を示すグラフ。
【図２１】出力反射損失特性を示すグラフ。
【図２２】比率Ｃ１／Ｃ２とアイソレーションとの関係を示すグラフ。
【図２３】比率Ｃ１／Ｃ２と挿入損失との関係を示すグラフ。
【図２４】比率Ｃ１／Ｃ２と入力反射損失との関係を示すグラフ。
【図２５】本発明に係る通信装置の電気回路ブロック図。
【図２６】中心電極組立体の変形例を示す底面図。
【図２７】中心電極組立体の別の変形例を示す底面図。
【図２８】中心電極組立体のさらに別の変形例を示す平面図。
【図２９】中心電極組立体のさらに別の変形例を示す平面図。
【図３０】中心電極組立体のさらに別の変形例を示す平面図。
【図３１】中心電極組立体のさらに別の変形例を示す平面図。
【符号の説明】
１，１Ａ，１Ｂ…集中定数型アイソレータ
４…金属製上側ケース
８…金属製下側ケース
９…永久磁石
１３，１３Ａ〜１３Ｈ…中心電極組立体
１４…入力外部電極
１５…出力外部電極
１６…アース外部電極
２０…フェライト
２１…第１中心電極
２２…第２中心電極
２１ａ，２１ｂ，２２ａ，２２ｂ…端部
３０，３０Ａ，３０Ｂ…積層基板
４１〜４５…誘電体シート
５５，５６，５７…コンデンサ電極
５８…グランド電極
２２０…携帯電話
２５，２６…整合用コンデンサ
２７…抵抗
Ｐ１…入力ポート（第１入出力ポート）
Ｐ２…出力ポート（第２入出力ポート）
Ｐ３…アースポート（第３ポート）
【発明の属する技術分野】
本発明は、２ポート型アイソレータ、特に、マイクロ波帯で使用される２ポート型アイソレータおよび通信装置に関する。
【０００２】
【従来の技術】
一般に、２ポート型アイソレータは、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
この種の２ポート型アイソレータ（第１中心電極および第２中心電極の二つの中心電極を有するアイソレータ）として、特開２００１−２３７６１３号公報や特開２００１−１８５９１２号公報記載のものが知られている。ところが、これら従来周知の２ポート型アイソレータは、入力ポートＰ１から出力ポートＰ２に信号が伝搬する際、二つの共振回路が共振し、挿入損失が大きくなるという問題があった。
【０００４】
そこで、この問題を解消するために、特開平９−２３２８１８号公報の図１１に記載の低損失の２ポート型アイソレータが提案されている。このアイソレータでは、入力ポートＰ１から出力ポートＰ２に信号が伝搬する際、入力ポートと出力ポート間の共振回路は共振することがなく、一つの共振回路が共振しているだけなので、挿入損失を大幅に改善することができる。なお、この２ポート型アイソレータは、通常、第１中心電極および第２中心電極の形状は同一である。
【０００５】
【発明が解決しようとする課題】
ところで、移動体通信機器に用いられる２ポート型アイソレータに要求される挿入損失特性とアイソレーション特性は、通信システムに合わせて決定される。従って、実際の２ポート型アイソレータが有している挿入損失特性やアイソレーション特性と、通信システムの要求仕様とを比較すると、アイソレーション特性が十分余裕をもって要求仕様を満足していても、挿入損失特性が要求仕様に達していないことがある。逆に、挿入損失特性が十分余裕をもって要求仕様を満足していても、アイソレーション特性が要求仕様に達していないこともある。
【０００６】
一方、移動体通信機器においては、送信回路部の消費電力を抑えて連続通話時間を増大させるため、アイソレーション特性を多少劣化させても、挿入損失を低減化したいという要望が強い。しかしながら、従来はこのような要望に応える手段がなく、２ポート型アイソレータの挿入損失特性やアイソレーション特性を調整をすることができなかった。
【０００７】
そこで、本発明の目的は、挿入損失特性とアイソレーション特性の調整を行なうことができる２ポート型アイソレータおよび通信装置を提供することにある。
【０００８】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る２ポート型アイソレータは、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）フェライトの主面もしくは内部に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
（ｄ）第１中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第２入出力ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第２中心電極と、
（ｅ）第１入出力ポートと第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
（ｆ）第１入出力ポートと第２入出力ポートの間に電気的に接続された抵抗と、
（ｇ）第２入出力ポートと第３ポートの間に電気的に接続された第２整合用コンデンサとを備え、
（ｈ）第３ポートがアースに電気的に接続され、かつ、第１中心電極のインダクタンスＬ１と第２中心電極のインダクタンスＬ２が異なっていること、
を特徴とする。
【０００９】
また、本発明に係る２ポート型アイソレータは、
（ｉ）永久磁石と、
（ｊ）永久磁石により直流磁界が印加されるフェライトと、
（ｋ）フェライトの主面もしくは内部に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
（ｌ）第１中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第２入出力ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第２中心電極と、
（ｍ）第１入出力ポートと第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
（ｎ）第２入出力ポートと第３ポートの間に電気的に接続された第２整合用コンデンサと、
（ｏ）第３ポートとアースの間に電気的に接続された抵抗とを備え、
（ｐ）第１中心電極のインダクタンスＬ１と第２中心電極のインダクタンスＬ２が異なっていること、
を特徴とする。
【００１０】
第１中心電極のインダクタンスＬ１と第２中心電極のインダクタンスＬ２を異ならせるには、例えば両者の電極幅や電極厚みや電極長さや電極本数や電極間隔などを異ならせるとよい。また、フェライトは、平面視で矩形や円形であってもよい。さらに、第１および第２中心電極のインダクタンスＬ１，Ｌ２に合わせて、第１および第２整合用コンデンサの静電容量Ｃ１，Ｃ２はそれぞれ最適値に設定される。
【００１１】
以上の構成により、第１中心電極のインダクタンスＬ１が第２中心電極のインダクタンスＬ２より小さい場合（Ｌ１＜Ｌ２の場合）には、Ｌ１とＬ２の差を大きくするにつれて、アイソレーションの帯域幅は狭くなり、挿入損失の帯域幅は広くなる。逆に、第１中心電極のインダクタンスＬ１が第２中心電極のインダクタンスＬ２より大きい場合（Ｌ１＞Ｌ２の場合）には、Ｌ１とＬ２の差を大きくするにつれて、アイソレーションの帯域幅は広くなり、挿入損失の帯域幅は狭くなる。
【００１２】
また、本発明に係る２ポート型アイソレータは、永久磁石とフェライトと第１および第２中心電極とを囲む金属ケースを備え、金属ケースが、上面部と、底面部と、該上面部と底面部を接続する一対の対向している側面部とを有し、第１中心電極および第２中心電極のいずれか一方の中心電極が側面部に対して略垂直方向に配置され、他方の中心電極が側面部に対して略平行方向に配置されていることを特徴とする。
【００１３】
以上の構成により、金属ケースの上面部と底面部を接続する側面部に対して略垂直に配置された中心電極は、上面部や底面部にアース電流が流れ易く、前記側面部に対して略平行に配置された中心電極は、上面部や底面部にアース電極が流れにくい。このため、第１中心電極と第２中心電極が同じ形状であっても、両者のインダクタンスＬ１とＬ２を異ならせることができる。
【００１４】
さらに、第１入出力ポートに電気的に接続された第１入出力外部電極と第２入出力ポートに電気的に接続された第２入出力外部電極とをそれぞれ、２ポート型アイソレータの対向する一対の側面の中央位置に設けてもよい。これにより、２ポート型アイソレータを携帯電話などのプリント基板に実装する際、２ポート型アイソレータを１８０°回転させれば、入力信号線路と出力信号線路が左右逆に設定されているプリント基板にも実装することが可能となる。従って、プリント基板の入力信号線路と出力信号線路の方向に合わせて２種類の２ポート型アイソレータを作製する必要がなくなる。
【００１５】
また、本発明に係る通信装置は、上述の２ポート型アイソレータを備えることにより、特性が向上する。
【００１６】
【発明の実施の形態】
以下に、本発明に係る２ポート型アイソレータおよび通信装置の実施の形態について添付の図面を参照して説明する。
【００１７】
［第１実施形態、図１〜図１２］
本発明に係る２ポート型アイソレータの一実施形態の分解斜視図を図１に示す。該２ポート型アイソレータ１は、集中定数型アイソレータである。図１に示すように、２ポート型アイソレータ１は、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、永久磁石９と、フェライト２０と中心電極２１，２２とからなる中心電極組立体１３と、積層基板３０を備えている。
【００１８】
金属製上側ケース４は略箱形状であり、上面部４ａおよび四つの側面部４ｂからなる。金属製下側ケース８は、底面部８ａおよび左右の側面部８ｂからなる。金属製上側ケース４および金属製下側ケース８は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にＡｇやＣｕがめっきされる。
【００１９】
中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に２組の第１および第２中心電極２１，２２を、絶縁層（図示せず）を介在させて直交して交差するように配置している。本第１実施形態では、中心電極２１，２２を二つのラインで構成した。第１中心電極２１と第２中心電極２２のそれぞれの両端部２１ａ，２１ｂ、２２ａ，２２ｂは、フェライト２０の下面に延在し、それぞれの端部２１ａ〜２２ｂが相互に分離している。
【００２０】
図２に示すように、第１中心電極２１の電極幅Ｗ１と第２中心電極２２の電極幅Ｗ２とは異なっている。これにより、第１中心電極２１のインダクタンスＬ１と第２中心電極２２のインダクタンスＬ２とを異ならせている。本第１実施形態では、電極幅Ｗ１とＷ２を異ならせることによりインダクタンスＬ１とＬ２を異ならせているが、必ずしもこれに限るものではない。例えば、第１中心電極２１の電極厚みｔ１と第２中心電極２２の電極厚みｔ２を異ならせたり、第１中心電極２１の電極長さｌ１と第２中心電極２２の電極長さｌ２を異ならせたり、第１中心電極２１の電極間隔Ｓ１と第２中心電極２２の電極間隔Ｓ２を異ならせたり、あるいは、これらを組み合わせたりして、インダクタンスＬ１とＬ２を異ならせてもよい。
【００２１】
ここに、中心電極２１，２２の電極幅Ｗ１，Ｗ２が狭いほどインダクタンスＬ１，Ｌ２は大きくなる。また、電極厚みｔ１，ｔ２が薄いほど、インダクタンスＬ１，Ｌ２は大きくなる。さらに、電極長さｌ１，ｌ２が長いほど、インダクタンスＬ１，Ｌ２は大きくなる。さらに、電極間隔Ｓ１，Ｓ２が狭いほどインダクタンスＬ１，Ｌ２は大きくなる。
【００２２】
中心電極２１，２２は銅箔を用いてフェライト２０に巻きつけてもよいし、フェライト２０上あるいは内部に銀ペーストを印刷して形成してもよい。あるいは、特開平９−２３２８１８号公報記載のように積層基板で形成されていてもよい。ただし、印刷した方が中心電極２１，２２の位置精度が高いので、積層基板３０との接続が安定する。特に、今回のように微小な中心電極用接続電極５１〜５４（後述）で接続する場合には、中心電極２１，２２を印刷形成した方が信頼性、作業性が良い。
【００２３】
積層基板３０は、図３に示すように、中心電極用接続電極５１〜５４と、コンデンサ電極５５，５６や抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７を裏面に設けた誘電体シート４２と、グランド電極５８を裏面に設けた誘電体シート４３と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４５などにて構成されている。中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５３，５４は出力ポートＰ２とされ、中心電極用接続電極５２は第３ポートＰ３とされる。
【００２４】
この積層基板３０は、以下のようにして作製される。すなわち、誘電体シート４１〜４５は、Ａｌ２Ｏ３を主成分とし、ＳｉＯ２，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ２Ｏ，Ｋ２Ｏ，ＭｇＯ，ＢａＯ，ＣｅＯ２，Ｂ２Ｏ３のうちの１種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
【００２５】
さらに、積層基板３０の焼成条件（特に焼成温度１０００℃以下）では焼成せず、積層基板３０の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シート４６，４７を作製する。この収縮抑制シート４６，４７の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。シート４１〜４７の厚みは１０μｍ〜２００μｍ程度である。
【００２６】
電極５１〜５８は、パターン印刷などの方法によりシート４１〜４３，４６の裏面に形成される。電極５１〜５８の材料としては、抵抗率が低く、誘電体シート４１〜４５と同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。電極５１〜５８の厚みは２μｍ〜２０μｍ程度である。通常、電極５１〜５８等の厚みは表皮厚の２倍以上に設定される。
【００２７】
抵抗２７は、パターン印刷等の方法により誘電体シート４１の裏面に形成される。抵抗２７の材料としては、サーメット、カーボン、ルテニウムなどが使用される。抵抗２７は積層基板３０の上面に印刷で形成してもよいし、チップ抵抗で形成してもよい。
【００２８】
ビアホール６０や側面ビアホール６５や外部電極１４〜１６は、誘電体シート４１〜４５にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。
【００２９】
コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５５に対向して整合用コンデンサ２５を構成する。さらに、コンデンサ電極５７は、誘電体シート４２，４３を間に挟んでコンデンサ電極５６およびグランド電極５８に対向して整合用コンデンサ２６を構成する。これら整合用コンデンサ２５，２６や抵抗２７は、電極５１〜５４や外部電極１４〜１６やビアホール６０，６５とともに、積層基板３０の内部に電気回路を構成する。
【００３０】
以上の誘電体シート４１〜４５は積層され、さらに、誘電体シート４１〜４５の積層体の上下両側から収縮抑制シート４６，４７で挟み込んだ後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、図１に示すような積層基板３０とする。
【００３１】
積層基板３０の両端部には、それぞれ入力外部電極１４、出力外部電極１５およびアース外部電極１６が設けられる。入力外部電極１４はコンデンサ電極５５に電気的に接続され、出力外部電極１５はコンデンサ電極５７に電気的に接続されている。アース外部電極１６は、グランド電極５８に電気的に接続されている。この後、Ｎｉめっきを下地としてＡｕめっきが施される。Ｎｉめっきは、電極のＡｇとＡｕめっきの固着強度を強くする。Ａｕめっきは、はんだ濡れ性を良くするとともに、導電率が高いのでアイソレータ１を低損失にできる。
【００３２】
なお、この積層基板３０は、通常、マザーボード状態で作成される。このマザーボードに所定のピッチでハーフカット溝を形成し、ハーフカット溝に沿って折ることにより、マザーボードから所望のサイズの積層基板３０を得る。あるいは、マザーボードをダイサーやレーザなどで切断することにより、所望のサイズの積層基板３０を切り出してもよい。
【００３３】
こうして得られた積層基板３０は、内部に整合用コンデンサ２５，２６および抵抗２７を有している。整合用コンデンサ２５，２６は必要な静電容量値精度で製作される。しかし、トリミングをする場合には、整合用コンデンサ２５，２６と中心電極２１，２２を接続する前に行なわれる。つまり、積層基板３０は、単体の状態で、内部（２層目）のコンデンサ電極５５，５６を表層の誘電体とともにトリミング（削除）される。トリミングには、例えば、切削機やＹＡＧの基本波、２倍波、３倍波のレーザが用いられる。レーザを用いれば、早くかつ精度の良い加工が得られる。なお、トリミングは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３４】
このように、積層基板３０の上面に近いコンデンサ電極５５，５６をトリミング用コンデンサ電極としているので、トリミング時に除去する誘電体層の厚みを最小限にできる。さらに、トリミングの障害となる電極が少なくなるので（本第１実施形態の場合は接続電極５１〜５４のみ）、トリミング可能なコンデンサ電極領域が広くなり、静電容量調整範囲を広くできる。
【００３５】
また、積層基板３０には抵抗２７も内蔵されており、整合用コンデンサ２５，２６と同様に抵抗２７も、表層の誘電体とともにトリミングすることにより、抵抗値Ｒを調整することができる。抵抗２７は１箇所でも幅が細くなると抵抗値Ｒが上がるので、幅方向の途中まで削る。
【００３６】
以上の構成部品は以下のようにして組み立てられる。すなわち、図１に示すように、永久磁石９は金属製上側ケース４の天井に接着剤によって固定される。中心電極組立体１３の中心電極２１，２２の各々の端部２１ａ〜２２ｂが積層基板３０の表面に形成された中心電極用接続電極５１〜５４にはんだ８０にて電気的に接続されることにより、積層基板３０上に中心電極組立体１３が実装される。なお、中心電極２１，２２と中心電極用接続電極５１〜５４のはんだ付けは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３７】
積層基板３０は金属製下側ケース８の底面部８ａ上に載置され、積層基板３０の下面に配設されているグランド電極５８がはんだ８０によって底面部８ａと接続固定される。これにより、アースポート１６が底面部８ａに電気的に容易に接続される。
【００３８】
そして、金属製下側ケース８と金属製上側ケース４は、それぞれの側面部８ｂと４ｂをはんだ等で接合することにより金属ケースを構成し、ヨークとしても機能する。つまり、この金属ケースは、永久磁石９と中心電極組立体１３と積層基板３０を囲む磁路を形成する。また、永久磁石９はフェライト２０に直流磁界を印加する。
【００３９】
こうして、図４に示す２ポート型アイソレータ１が得られる。図５はアイソレータ１の電気等価回路図である。第１中心電極２１の一端部２１ａは、入力ポートＰ１（中心電極用接続電極５１）を介して入力外部電極１４に電気的に接続されている。第１中心電極２１の他端部２１ｂは、出力ポートＰ２（中心電極用接続電極５４）を介して出力外部電極１５に電気的に接続されている。第２中心電極２２の一端部２２ａは、出力ポートＰ２（中心電極用接続電極５３）を介して出力外部電極１５に電気的に接続されている。第２中心電極２２の他端部２２ｂは、第３ポートＰ３（中心電極用接続電極５２）を介してアース外部電極１６に電気的に接続されている。整合用コンデンサ２５と抵抗２７からなる並列ＲＣ回路は、入力ポートＰ１と出力ポートＰ２の間に電気的に接続されている。整合用コンデンサ２６は出力ポートＰ２と第３ポートＰ３の間に電気的に接続されている。第３ポートＰ３はアースに電気的に接続されている。
【００４０】
以上の構成からなる２ポート型アイソレータ１は、第１中心電極２１のインダクタンスＬ１と第２中心電極２２のインダクタンスＬ２とを異ならせており、Ｌ１＜Ｌ２の場合には、Ｌ１とＬ２の差を大きくするにつれて、アイソレーションの帯域幅は狭くなり、挿入損失の帯域幅は広くなる。逆に、Ｌ１＞Ｌ２の場合には、Ｌ１とＬ２の差を大きくするにつれて、アイソレーションの帯域幅は広くなり、挿入損失の帯域幅は狭くなる。すなわち、Ｌ１とＬ２の値を調整することにより、アイソレーションの帯域幅と挿入損失の帯域幅を、通信システムの要求仕様に応じて調整することができる。
【００４１】
一方、中心電極２１，２２のインダクタンスＬ１，Ｌ２を相互に異ならせることに伴って、整合用コンデンサ２５，２６の静電容量Ｃ１，Ｃ２も異ならせる（最適な静電容量Ｃ１，Ｃ２に設定する）必要がある。つまり、Ｌ１とＣ１、並びに、Ｌ２とＣ２の並列共振回路を同じ共振周波数に合わせる必要がある。このため、本発明は、整合用コンデンサ２５，２６を、積層基板３０内に配設した電極５５〜５８にて形成している。これにより、電極５５〜５８の対向面積や間隔などを異ならせることによって容易に、整合用コンデンサ２５，２６の静電容量Ｃ１，Ｃ２を異ならせることができる。
【００４２】
図６、図７、図８及び図９はそれぞれ、２ポート型アイソレータ１の第１および第２中心電極２１，２２のインダクタンスＬ１，Ｌ２と整合用コンデンサ２５，２６の静電容量Ｃ１，Ｃ２を表１−１に示すように、種々変えたときの、アイソレーション特性、挿入損失特性、入力反射損失特性および出力反射損失特性を示すグラフである。
【００４３】
ここに、フェライト２０としては、直径が２．０ｍｍで厚みが０．４ｍｍのものを使用した。そして、中心電極２１，２２の電極幅Ｗを０．２ｍｍとし、電極間隔Ｓを０．２ｍｍとし、電極長さｌを２ｍｍとすることにより、自己インダクタンスを０．７ｎＨに設定した。また、中心電極２１，２２の電極幅Ｗを０．５ｍｍとし、電極間隔Ｓを０．２ｍｍとし、電極長さｌを２ｍｍとすることにより、自己インダクタンスを０．５ｎＨに設定した。さらに、中心電極２１，２２の電極幅Ｗを０．１ｍｍとし、電極間隔Ｓを０．１ｍｍとし、電極長さｌを２ｍｍとすることにより、自己インダクタンスを１．０ｎＨに設定した。抵抗２７の抵抗値Ｒは、いずれも６０Ωとした。表１−１中のインダクタンスは比透磁率を１と仮定した場合の中心電極２１，２２の自己インダクタンスで、実際にはこれにフェライト２０などによる実効透磁率を掛けたものがインダクタンスＬ１，Ｌ２となる。また、８９３ＭＨｚ〜９６０ＭＨｚでの帯域内最悪値を表１−２にまとめた。
【００４４】
【表１】
図６〜図９および表１−２より、実施例１のように、第１中心電極２１の自己インダクタンスを第２中心電極２２の自己インダクタンスより小さくすることにより、アイソレーションは劣化するものの、挿入損失および反射損失が向上することがわかる。
【００４６】
逆に、実施例２のように、第１中心電極２１の自己インダクタンスを第２中心電極２２の自己インダクタンスより大きくすることにより、挿入損失および反射損失は劣化するものの、アイソレーションが向上することがわかる。
【００４７】
このように２つの中心電極２１，２２の自己インダクタンスを異なった値にすることにより、挿入損失とアイソレーションを最適化でき、特性の優れたアイソレータ１を提供できる。
【００４８】
また、通常、移動体通信機器に用いられる２ポート型アイソレータに要求される挿入損失は１．２ｄＢ以下であり、アイソレーションは８．０ｄＢ以上である。そこで、整合用コンデンサ２５，２６の静電容量の比率Ｃ１／Ｃ２を種々変えることにより、この条件を満足する２ポート型アイソレータ１を調べた。表２はその評価結果であり、図１０、図１１および図１２はそれぞれ、アイソレーション特性、挿入損失特性および出力反射損失特性を示すグラフである。
【００４９】
【表２】
表２および図１０、図１１より、挿入損失が１．２ｄＢ以下で、かつ、アイソレーションが８．０ｄＢ以上の範囲において、アイソレーションの優れた２ポート型アイソレータ１を望む場合には、Ｃ１／Ｃ２の値が関係式０．５≦Ｃ１／Ｃ２≦０．９を満足するように設計することが好ましい。なぜなら、Ｃ１／Ｃ２が０．９以下になると、アイソレーションが０．５ｄＢ改善されるからである。ところが、Ｃ１／Ｃ２が０．５より小さくなると、アイソレーションは更に改善されるが、挿入損失が１．２ｄＢを超えてしまい、実用上使えない程悪くなってしまうからである。
【００５１】
また、挿入損失が１．２ｄＢ以下で、かつ、アイソレーションが８．０ｄＢ以上の範囲において、挿入損失の優れた２ポート型アイソレータ１を望む場合には、Ｃ１／Ｃ２の値が関係式１．１≦Ｃ１／Ｃ２≦３．０を満足するように設計することが好ましい。なぜなら、Ｃ１／Ｃ２が１．１以上になると、挿入損失が０．０５ｄＢ改善されるからである。ところが、Ｃ１／Ｃ２が３．０を越えると、挿入損失は更に改善されるが、アイソレーションが８．０ｄＢを超えてしまい、実用上使えない程悪くなってしまうからである。
【００５２】
なお、３ポート型アイソレータ（第１〜第３中心電極の三つの中心電極を有するアイソレータ）の場合には、特開２００１−１８５９１４号公報や特開２００１−２０３５０７号公報や特開２００１−２０３５０８号公報記載のように、中心電極のインダクタンスを異ならせた構成は周知である。しかしながら、これら３ポート型アイソレータは、構造的に対称となっているものを電極幅などで調整したものである。また、従来より周知の２ポート型アイソレータも構造的に対称となっている。
【００５３】
これに対して、本発明は、積極的に非対称構造にして、アイソレーションと挿入損失を所望の特性に設定するものである。そして、３ポート型アイソレータでは、中心電極のインダクタンスを異ならせても、アイソレーションの帯域幅と挿入損失の帯域幅をトレードオフする調整はできない。中心電極２１の両端部２１ａ，２１ｂに入出力ポートＰ１，Ｐ２が接続されている本発明の２ポート型アイソレータだけがこのような作用効果を奏することができる。
【００５４】
［第２実施形態、図１３および図１４］
図１３に示されている２ポート型アイソレータ１Ａは、中心電極組立体１３Ａと積層基板３０Ａの他は前記第１実施形態の２ポート型アイソレータ１と同様のものである。
【００５５】
中心電極組立体１３Ａは、フェライト２０の上面に第１および第２中心電極２１，２２を、絶縁層（図示せず）を介在させて交差するように配置している。第１および第２中心電極２１，２２の形状（電極幅、電極厚み、電極長さ、電極間隔など）は互いに等しい。
【００５６】
積層基板３０Ａは、図１４に示すように、中心電極用接続電極５１〜５４と、コンデンサ電極５５や抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７を裏面に設けた誘電体シート４２と、グランド電極５８を裏面に設けた誘電体シート４３と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４５などにて構成されている。この積層基板３０Ａは、前記第１実施形態の積層基板３０と同様の製法により作製される。
【００５７】
コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５５に対向して整合用コンデンサ２５を構成する。さらに、コンデンサ電極５７は、誘電体シート４３を間に挟んでグランド電極５８に対向して整合用コンデンサ２６を構成する。
【００５８】
中心電極用接続電極５１〜５４は、積層基板３０Ａの４辺のそれぞれの中央部近傍に配置されている。また、入力外部電極１４および出力外部電極１５も積層基板３０Ａの対向する２辺の中央部に配置されている。中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５３，５４は出力ポートＰ２とされ、中心電極用接続電極５２は第３ポートＰ３とされる。
【００５９】
以上の構成からなる中心電極組立体１３Ａは、２組の中心電極２１，２２のいずれか一方の中心電極が、金属製上側ケース４と接合している金属製下側ケース８の側面部８ｂに対して垂直方向になるように、積層基板３０Ａ上に実装される。側面部８ｂに対して垂直方向に配置されている中心電極２２は、金属ケースの上面部４ａや底面部８ａにアース電流が流れ易く、側面部８ｂに対して平行方向に配置されている中心電極２１は、金属ケースの上面部４ａや底面部８ａにアース電流が流れにくい。このため、中心電極２１と２２の形状が同一であっても、そのインダクタンスＬ１とＬ２は異なる。
【００６０】
従って、２ポート型アイソレータ１Ａは、前記第１実施形態のアイソレータ１と同様の作用効果を奏する。なお、アース電流は入出力外部電極１４，１５に接続されている電源装置（図示せず）から発生し、アイソレータ１Ａ内の種々の経路を流れる。例えば、アース電流は、入力外部電極１４−中心電極２１−中心電極２２−アース外部電極１６の道順で流れたり、入力外部電極１４−中心電極２１−整合用コンデンサＣ２（変位電流）−アース外部電極１６の道順で流れたりする。
【００６１】
また、本第２実施形態は、入力外部電極１４および出力外部電極１５を、アイソレータ１Ａの対向する一対の側面の中央位置に設けている。これにより、アイソレータ１Ａを携帯電話などのプリント基板に実装する際、アイソレータ１Ａを１８０°回転させれば、入力信号線路と出力信号線路が左右逆に配設されているプリント基板にも実装することが可能となる。従って、プリント基板の入力信号線路と出力信号線路の方向に合わせて２種類のアイソレータ１Ａを作製する必要がなくなる。このため、アイソレータ１Ａを低コスト化できる。
【００６２】
特に、この２ポート型アイソレータ１Ａは、ポートＰ１を入力ポートとした場合と、ポートＰ２を入力ポートとした場合とで、反射損失の周波数特性が大きく異なり、磁場方向反転（永久磁石９のＮＳ方向反転）だけでなく、内部構造も変更した２種類のアイソレータ１Ａを作製する必要があるので、低コスト化の効果は大きい。
【００６３】
［第３実施形態、図１５〜図２４］
図１５に示されている２ポート型アイソレータ１Ｂは、中心電極組立体１３Ｂと積層基板３０Ｂの他は前記第１実施形態の２ポート型アイソレータ１と同様のものである。
【００６４】
中心電極組立体１３Ｂは、フェライト２０の上面に第１および第２中心電極２１，２２を、絶縁層（図示せず）を介在させて交差するように配置している。第１および第２中心電極２１，２２の形状（電極幅、電極厚み、電極長さ、電極間隔など）は互いに等しい。
【００６５】
積層基板３０Ｂは、図１６に示すように、中心電極用接続電極５１〜５３と、コンデンサ電極５５，５９や抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７を裏面に設けた誘電体シート４２と、グランド電極５８を裏面に設けた誘電体シート４３と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた誘電体シート４５などにて構成されている。
【００６６】
コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５５，５９に対向して、それぞれ整合用コンデンサ２５，２６を構成する。
【００６７】
中心電極用接続電極５３は帯状に長く、その一方の端部５３ｂ側が誘電体シート４１，４２に設けたビアホール６０を介してコンデンサ電極５７に電気的に接続されている。これにより、第１中心電極２１の実質的な電極長さは、第１中心電極２１自身の長さに、中心電極用接続電極５３の端部５３ａ（中心電極２１がはんだ付けされている側の端部）からビアホール６０が接続されている位置までの長さを加えた寸法となる。ビアホール６０の位置を変えることにより、第１中心電極２１と第２中心電極２２の実質的な電極長さを調整することができる。
【００６８】
この結果、第１中心電極２１の実質的なインダクタンスＬ１と第２中心電極２２の実質的なインダクタンスＬ２を異ならせることができ、２ポート型アイソレータ１Ｂのアイソレーションの帯域幅と挿入損失の帯域幅を通信システムの要求仕様に応じて調整することができる。なお、この場合、中心電極用接続電極５３とビアホール６０が接続している位置が出力ポートＰ２の位置とされる。そして、中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５２は第３ポートＰ３とされる。
【００６９】
また、積層基板３０Ｂに形成するビアホール６０の数や接続箇所を削減することができ、製造コストを低減することができる。しかも、ビアホール６０の数の削減により、１シート内に形成できる電極面積を拡大でき、整合用コンデンサ２５，２６の静電容量を大きくできる。
【００７０】
図１７は、こうして得られた２ポート型アイソレータ１Ｂの電気等価回路図である。入力ポートＰ１と出力ポートＰ２の間には、第１中心電極２１および第１整合用コンデンサ２５からなるＬＣ並列共振回路が接続されている。出力ポートＰ２と第３ポートＰ３の間には、第２中心電極２２および第２整合用コンデンサ２６からなるＬＣ並列共振回路が接続されている。さらに、第３ポートＰ３とアース外部電極１６の間には、終端抵抗２７が接続されている。
【００７１】
図１８、図１９、図２０および図２１はそれぞれ、２ポート型アイソレータ１Ｂの第１および第２中心電極２１，２２の実質的なインダクタンスＬ１，Ｌ２と整合用コンデンサ２５，２６の静電容量Ｃ１，Ｃ２を表３−１に示すように種々変えたときの、アイソレーション特性、挿入損失特性、入力反射損失特性および出力反射損失特性を示すグラフである。抵抗２７の抵抗値Ｒは、いずれも６０Ωとした。表３−１中のインダクタンスは比透磁率を１と仮定した場合の中心電極２１，２２の実質的な自己インダクタンスで、実際にはこれにフェライト２０などによる実効透磁率を掛けたものがインダクタンスＬ１，Ｌ２となる。また、８９３ＭＨｚ〜９６０ＭＨｚでの帯域内最悪値を表３−２にまとめた。
【００７２】
【表３】
図１８〜図２１および表３−２より、実施例３のように、第１中心電極２１の自己インダクタンスを第２中心電極２２の自己インダクタンスより小さくすることにより、アイソレーションは劣化するものの、挿入損失および反射損失が向上することがわかる。
【００７４】
逆に、実施例４のように、第１中心電極２１の自己インダクタンスを第２中心電極２２の自己インダクタンスより大きくすることにより、挿入損失および反射損失は劣化するものの、アイソレーションが向上することがわかる。
【００７５】
このように２つの中心電極２１，２２の自己インダクタンスを異なった値にすることにより、挿入損失とアイソレーションを最適化でき、特性の優れたアイソレータ１Ｂを提供できる。
【００７６】
また、通常、移動体通信機器に用いられる２ポート型アイソレータに要求される挿入損失は１．２ｄＢ以下であり、アイソレーションは８．０ｄＢ以上である。そこで、整合用コンデンサ２５，２６の静電容量の比率Ｃ１／Ｃ２を種々変えることにより、この条件を満足する２ポート型アイソレータ１Ｂを調べた。表４はその評価結果であり、図２２、図２３および図２４はそれぞれ、アイソレーション特性、挿入損失特性および入力反射損失特性を示すグラフである。
【００７７】
【表４】
表４および図２２、図２３より、Ｃ１／Ｃ２の値が関係式１．１≦Ｃ１／Ｃ２≦２．０を満足するように設計することにより、挿入損失が１．２ｄＢ以下で、かつ、アイソレーションが８．０ｄＢ以上の２ポート型アイソレータ１Ｂが得られる。
【００７９】
［第４実施形態、図２５］
第４実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
【００８０】
図２５は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図２５において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。
【００８１】
ここに、送信側アイソレータ２３１として、前記第１〜第３実施形態の２ポート型アイソレータ１，１Ａ，１Ｂを使用することができる。これらのアイソレータを実装することにより、電気的特性の向上した、かつ、信頼性の高い携帯電話を実現することができる。
【００８２】
［他の実施形態］
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、永久磁石９のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。
【００８３】
また、中心電極組立体も種々変形できる。例えば図２６に示す中心電極組立体１３Ｃのように、フェライト２０の裏面に配設している中心電極２１の長さを長手方向にそれぞれｌ３だけ延長し、中心電極２１と２２の長さを異ならせてもよい。この場合、積層基板３０の中心電極用接続電極５１、５４の位置を内側に移動させる。また、図２７に示す中心電極組立体１３Ｄのように、フェライト２０の裏面に配設している中心電極２１と２２の端部２１ｂと２２ａを電気的に接続してもよい。この場合、積層基板３０の中心電極用接続電極５３と５４のうちいずれか一方を省略でき、ビアホール数も削減できる。
【００８４】
あるいは、図２８〜図３０にそれぞれ示す中心電極組立体１３Ｅ，１３Ｆ，１３Ｇのように、中心電極２１，２２は互いに平行でなくてもよいし、屈曲していてもよいし、また、異なった電極本数であってもよい。さらに、図３１に示す中心電極組立体１３Ｈのように、矩形状のフェライト２０を使用してもよい。このとき、第１中心電極２１はフェライト２０の短辺に平行に配置され、第２中心電極２２はフェライト２０の長辺に平行に配置されている。
【００８５】
【発明の効果】
以上の説明で明らかなように、本発明によれば、第１中心電極と第２中心電極のインダクタンスを異なった値にすることにより、挿入損失とアイソレーションを最適化でき、特性の優れた２ポート型アイソレータを提供できる。この結果、高性能で信頼性が高くかつ小型の２ポート型アイソレータや通信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る２ポート型アイソレータの一実施形態を示す分解斜視図。
【図２】図１に示した中心電極組立体の平面図。
【図３】図１に示した積層基板の分解斜視図。
【図４】図１に示した２ポート型アイソレータの外観斜視図。
【図５】図１に示した２ポート型アイソレータの電気等価回路図。
【図６】アイソレーション特性を示すグラフ。
【図７】挿入損失特性を示すグラフ。
【図８】入力反射損失特性を示すグラフ。
【図９】出力反射損失特性を示すグラフ。
【図１０】比率Ｃ１／Ｃ２とアイソレーションとの関係を示すグラフ。
【図１１】比率Ｃ１／Ｃ２と挿入損失との関係を示すグラフ。
【図１２】比率Ｃ１／Ｃ２と出力反射損失との関係を示すグラフ。
【図１３】本発明に係る２ポート型アイソレータの別の実施形態を示す分解斜視図。
【図１４】図１３に示した積層基板の分解斜視図。
【図１５】本発明に係る２ポート型アイソレータのさらに別の実施形態を示す分解斜視図。
【図１６】図１５に示した積層基板の分解斜視図。
【図１７】図１５に示した２ポート型アイソレータの電気等価回路図。
【図１８】アイソレーション特性を示すグラフ。
【図１９】挿入損失特性を示すグラフ。
【図２０】入力反射損失特性を示すグラフ。
【図２１】出力反射損失特性を示すグラフ。
【図２２】比率Ｃ１／Ｃ２とアイソレーションとの関係を示すグラフ。
【図２３】比率Ｃ１／Ｃ２と挿入損失との関係を示すグラフ。
【図２４】比率Ｃ１／Ｃ２と入力反射損失との関係を示すグラフ。
【図２５】本発明に係る通信装置の電気回路ブロック図。
【図２６】中心電極組立体の変形例を示す底面図。
【図２７】中心電極組立体の別の変形例を示す底面図。
【図２８】中心電極組立体のさらに別の変形例を示す平面図。
【図２９】中心電極組立体のさらに別の変形例を示す平面図。
【図３０】中心電極組立体のさらに別の変形例を示す平面図。
【図３１】中心電極組立体のさらに別の変形例を示す平面図。
【符号の説明】
１，１Ａ，１Ｂ…集中定数型アイソレータ
４…金属製上側ケース
８…金属製下側ケース
９…永久磁石
１３，１３Ａ〜１３Ｈ…中心電極組立体
１４…入力外部電極
１５…出力外部電極
１６…アース外部電極
２０…フェライト
２１…第１中心電極
２２…第２中心電極
２１ａ，２１ｂ，２２ａ，２２ｂ…端部
３０，３０Ａ，３０Ｂ…積層基板
４１〜４５…誘電体シート
５５，５６，５７…コンデンサ電極
５８…グランド電極
２２０…携帯電話
２５，２６…整合用コンデンサ
２７…抵抗
Ｐ１…入力ポート（第１入出力ポート）
Ｐ２…出力ポート（第２入出力ポート）
Ｐ３…アースポート（第３ポート）
Claims (15)
- 永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの主面もしくは内部に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第２入出力ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第２中心電極と、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された抵抗と、
前記第２入出力ポートと前記第３ポートの間に電気的に接続された第２整合用コンデンサとを備え、
前記第３ポートがアースに電気的に接続され、かつ、前記第１中心電極のインダクタンスＬ１と前記第２中心電極のインダクタンスＬ２が異なっていること、
を特徴とする２ポート型アイソレータ。 - 永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの主面もしくは内部に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第２入出力ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第２中心電極と、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
前記第２入出力ポートと前記第３ポートの間に電気的に接続された第２整合用コンデンサと、
前記第３ポートとアースの間に電気的に接続された抵抗とを備え、
前記第１中心電極のインダクタンスＬ１と前記第２中心電極のインダクタンスＬ２が異なっていること、
を特徴とする２ポート型アイソレータ。 - 前記第１中心電極の形状と前記第２中心電極の形状が異なっていることを特徴とする請求項１または請求項２に記載の２ポート型アイソレータ。
- 前記第１中心電極の電極幅Ｗ１と前記第２中心電極の電極幅Ｗ２が異なっていることを特徴とする請求項１〜請求項３のいずれかに記載の２ポート型アイソレータ。
- 前記第１中心電極の電極厚みｔ１と前記第２中心電極の電極厚みｔ２が異なっていることを特徴とする請求項１〜請求項４のいずれかに記載の２ポート型アイソレータ。
- 前記第１中心電極の電極長さｌ１と前記第２中心電極の電極長さｌ２が異なっていることを特徴とする請求項１〜請求項５のいずれかに記載の２ポート型アイソレータ。
- 前記第１中心電極の電極本数と前記第２中心電極の電極本数が異なっていることを特徴とする請求項１〜請求項６のいずれかに記載の２ポート型アイソレータ。
- 前記第１中心電極と第２中心電極のそれぞれの電極本数が複数本であり、かつ、第１中心電極の電極間隔Ｓ１と第２中心電極の電極間隔Ｓ２が異なっていることを特徴とする請求項１〜請求項７のいずれかに記載の２ポート型アイソレータ。
- 前記第１整合用コンデンサの静電容量Ｃ１と前記第２整合用コンデンサの静電容量Ｃ２が、関係式０．５≦Ｃ１／Ｃ２≦０．９を満足していることを特徴とする請求項１に記載の２ポート型アイソレータ。
- 前記第１整合用コンデンサの静電容量Ｃ１と前記第２整合用コンデンサの静電容量Ｃ２が、関係式１．１≦Ｃ１／Ｃ２≦３．０を満足していることを特徴とする請求項１に記載の２ポート型アイソレータ。
- 前記第１整合用コンデンサの静電容量Ｃ１と前記第２整合用コンデンサの静電容量Ｃ２が、関係式１．１≦Ｃ１／Ｃ２≦２．０を満足していることを特徴とする請求項２に記載の２ポート型アイソレータ。
- 前記永久磁石と前記フェライトと前記第１および第２中心電極とを囲む金属ケースを備え、
前記金属ケースが、上面部と、底面部と、該上面部と底面部を接続する一対の対向している側面部とを有し、前記第１中心電極および前記第２中心電極のいずれか一方の中心電極が前記側面部に対して略垂直方向に配置され、他方の中心電極が前記側面部に対して略平行方向に配置されていること、
を特徴とする請求項１または請求項２に記載の２ポート型アイソレータ。 - 前記第１入出力ポートに電気的に接続された第１入出力外部電極と前記第２入出力ポートに電気的に接続された第２入出力外部電極とがそれぞれ、２ポート型アイソレータの対向する一対の側面の中央位置に設けられていることを特徴とする請求項１〜請求項１２のいずれかに記載の２ポート型アイソレータ。
- 前記フェライトが平面視で矩形であり、該矩形の一辺に平行に前記第１中心電極が配置され、前記一辺に直交する辺に平行に前記第２中心電極が配置されていることを特徴とする請求項１〜請求項１３のいずれかに記載の２ポート型アイソレータ。
- 請求項１〜請求項１４のいずれかに記載の２ポート型アイソレータを備えたことを特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003176046A JP3835437B2 (ja) | 2002-06-27 | 2003-06-20 | ２ポート型アイソレータおよび通信装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002188516 | 2002-06-27 | ||
| JP2003176046A JP3835437B2 (ja) | 2002-06-27 | 2003-06-20 | ２ポート型アイソレータおよび通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004088743A true JP2004088743A (ja) | 2004-03-18 |
| JP3835437B2 JP3835437B2 (ja) | 2006-10-18 |
Family
ID=32071744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003176046A Expired - Fee Related JP3835437B2 (ja) | 2002-06-27 | 2003-06-20 | ２ポート型アイソレータおよび通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3835437B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1615289A1 (en) * | 2004-07-07 | 2006-01-11 | Hitachi Metals, Ltd. | Non-reciprocal circuit device |
| WO2006011382A1 (ja) * | 2004-07-30 | 2006-02-02 | Murata Manufacturing Co., Ltd. | ２ポート型アイソレータ及び通信装置 |
| WO2006013865A1 (ja) * | 2004-08-03 | 2006-02-09 | Hitachi Metals, Ltd. | 非可逆回路素子 |
| WO2007013253A1 (ja) * | 2005-07-28 | 2007-02-01 | Murata Manufacturing Co., Ltd. | 非可逆回路素子、複合電子部品及び通信装置 |
| WO2007013252A1 (ja) * | 2005-07-28 | 2007-02-01 | Murata Manufacturing Co., Ltd. | 非可逆回路素子、複合電子部品及び通信装置 |
| WO2007049789A1 (ja) | 2005-10-28 | 2007-05-03 | Hitachi Metals, Ltd. | 非可逆回路素子 |
| WO2009001664A1 (ja) * | 2007-06-22 | 2008-12-31 | Murata Manufacturing Co., Ltd. | 非可逆回路素子 |
| JP2010045566A (ja) * | 2008-08-12 | 2010-02-25 | Murata Mfg Co Ltd | 非可逆回路素子 |
| US7737801B2 (en) | 2005-12-16 | 2010-06-15 | Hitachi Metals, Ltd. | Non-reciprocal circuit device |
| WO2012172882A1 (ja) * | 2011-06-16 | 2012-12-20 | 株式会社村田製作所 | 非可逆回路素子 |
-
2003
- 2003-06-20 JP JP2003176046A patent/JP3835437B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7382211B2 (en) | 2004-07-07 | 2008-06-03 | Hitachi Metals, Ltd. | Non-reciprocal circuit device |
| JP2006050543A (ja) * | 2004-07-07 | 2006-02-16 | Hitachi Metals Ltd | 非可逆回路素子 |
| EP1615289A1 (en) * | 2004-07-07 | 2006-01-11 | Hitachi Metals, Ltd. | Non-reciprocal circuit device |
| WO2006011382A1 (ja) * | 2004-07-30 | 2006-02-02 | Murata Manufacturing Co., Ltd. | ２ポート型アイソレータ及び通信装置 |
| US7253697B2 (en) | 2004-07-30 | 2007-08-07 | Murata Manufacturing Co., Ltd. | Two-port isolator and communication apparatus |
| WO2006013865A1 (ja) * | 2004-08-03 | 2006-02-09 | Hitachi Metals, Ltd. | 非可逆回路素子 |
| KR101138744B1 (ko) | 2004-08-03 | 2012-04-24 | 히타치 긴조쿠 가부시키가이샤 | 비가역 회로 소자 |
| US7522013B2 (en) | 2004-08-03 | 2009-04-21 | Hitachi Metals, Ltd. | Non-reciprocal circuit device |
| JPWO2006013865A1 (ja) * | 2004-08-03 | 2008-05-01 | 日立金属株式会社 | 非可逆回路素子 |
| US7429901B2 (en) | 2005-07-28 | 2008-09-30 | Murata Manufacturing Co., Ltd. | Non-reciprocal circuit element, composite electronic component, and communication apparatus |
| US7432777B2 (en) | 2005-07-28 | 2008-10-07 | Murata Manufacturing Co., Ltd | Non-reciprocal circuit element, composite electronic component, and communication apparatus |
| WO2007013252A1 (ja) * | 2005-07-28 | 2007-02-01 | Murata Manufacturing Co., Ltd. | 非可逆回路素子、複合電子部品及び通信装置 |
| WO2007013253A1 (ja) * | 2005-07-28 | 2007-02-01 | Murata Manufacturing Co., Ltd. | 非可逆回路素子、複合電子部品及び通信装置 |
| WO2007049789A1 (ja) | 2005-10-28 | 2007-05-03 | Hitachi Metals, Ltd. | 非可逆回路素子 |
| US7626471B2 (en) | 2005-10-28 | 2009-12-01 | Hitachi Metals, Ltd. | Non-reciprocal circuit device |
| US7737801B2 (en) | 2005-12-16 | 2010-06-15 | Hitachi Metals, Ltd. | Non-reciprocal circuit device |
| WO2009001664A1 (ja) * | 2007-06-22 | 2008-12-31 | Murata Manufacturing Co., Ltd. | 非可逆回路素子 |
| US7679470B2 (en) | 2007-06-22 | 2010-03-16 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device |
| JP2010045566A (ja) * | 2008-08-12 | 2010-02-25 | Murata Mfg Co Ltd | 非可逆回路素子 |
| WO2012172882A1 (ja) * | 2011-06-16 | 2012-12-20 | 株式会社村田製作所 | 非可逆回路素子 |
| US9705172B2 (en) | 2011-06-16 | 2017-07-11 | Murata Manufacturing Co., Ltd. | Non-reciprocal circuit element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3835437B2 (ja) | 2006-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1939973B1 (en) | Irreversible circuit element, its manufacturing method and communication apparatus | |
| EP0820115B1 (en) | Dielectric laminated device and its manufacturing method | |
| US6965276B2 (en) | Two port type isolator and communication device | |
| KR101307285B1 (ko) | 비가역 회로 소자 | |
| JP3835437B2 (ja) | ２ポート型アイソレータおよび通信装置 | |
| JP4665786B2 (ja) | 非可逆回路素子及び通信装置 | |
| US7443262B2 (en) | Two-port isolator, characteristic adjusting method therefor, and communication apparatus | |
| JP2006050543A (ja) | 非可逆回路素子 | |
| US6900704B2 (en) | Two-port isolator and communication device | |
| US6992540B2 (en) | Two-port isolator and communication device | |
| JP4239916B2 (ja) | ２ポート型アイソレータ及び通信装置 | |
| JP3858852B2 (ja) | ２ポート型アイソレータおよび通信装置 | |
| JP3705253B2 (ja) | ３ポート型非可逆回路素子および通信装置 | |
| JP3852373B2 (ja) | ２ポート型非可逆回路素子および通信装置 | |
| US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
| JP3829806B2 (ja) | 積層基板、積層基板の製造方法、非可逆回路素子および通信装置 | |
| JP4293118B2 (ja) | 非可逆回路素子および通信装置 | |
| JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
| JP3948391B2 (ja) | 非可逆回路素子、その製造方法及び通信装置 | |
| JP2004289301A (ja) | 非可逆回路素子、複合電子部品および通信装置 | |
| JP3979355B2 (ja) | 積層基板、積層基板の製造方法、非可逆回路素子及び通信装置 | |
| JP2004193904A (ja) | ２ポート型アイソレータ、２ポート型アイソレータの製造方法および通信装置 | |
| JP2008271502A (ja) | フィルタ装置 | |
| JPH0846405A (ja) | 誘電体共振器を含むフィルタ装置 | |
| JP2002232205A (ja) | 積層型誘電体フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060717 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3835437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |