JP2002232205A

JP2002232205A - 積層型誘電体フィルタ

Info

Publication number: JP2002232205A
Application number: JP2001022714A
Authority: JP
Inventors: Sotaro Kukida; 壮太郎久木田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-01-31
Filing date: 2001-01-31
Publication date: 2002-08-16

Abstract

(57)【要約】【課題】小型化が可能で、フィルタの通過帯域が広帯
域で肩特性が向上した積層型誘電体フィルタを提供する
ことにある。【解決手段】誘電体層４ａ〜４ｇを積層した積層体４
の主面にアース電極５が形成され、アース電極５に積層
体４の同一層間で対向する３つのストリップライン１ａ
〜１ｃが併設されると共に、ストリップライン１ａ〜１
ｃのうち、隣接する各２つのストリップラインの夫々に
誘電体層４ｃを介して対向する第１容量電極９ａ、第２
容量電極９ｂを形成してなる積層型誘電体フィルタＦに
おいて、第２容量電極９ｂに接続される第３容量電極１
１を形成すると共に第１容量電極９ａの一部と第３容量
電極１１とが誘電体層４ｂを介して容量成分を形成した
構成である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話等に高周
波部品として使用されるストリップラインを用いた積層
型誘電体フィルタに関し、特にフィルタの通過帯域にお
ける肩特性を改善したものである。

【０００２】

【従来の技術】従来、マイクロ波を利用した携帯電話な
どの機器には、各種の小型のフィルタが多用されている
が、中でも誘電体層を複数積層したストリップラインに
よる共振器を用いて構成した積層型誘電体フィルタは低
背化でき、かつ高機能化できるために多く使用されてき
ている。

【０００３】このような積層型誘電体フィルタを図４、
図５で説明する。図４は従来の積層型誘電体フィルタの
分解斜視図、図５は従来の積層型誘電体フィルタの内層
構造を説明する図であり（ａ）は後述の誘電体層１０６
ｂから１０６ｄまでの構造を説明するための透視図であ
り、（ｂ）はＡ−Ａ線一部断面図である。

【０００４】図に示すように複数の誘電体層１０６ａ〜
１０６ｇが積層された積層体１０６の両主面にアース電
極１０１ａ、１０１ｂが、また、積層体１０６の端面に
アース電極１０１ｂが形成され、アース電極１０１ａと
アース電極１０１ｂとが互いに接続されている。誘電体
層１０６ｂの主面にストリップライン１０２、１０３、
１０４が互いに平行して配列されており、ストリップラ
イン１０２とストリップライン１０３及び１０４との間
隔は一定の距離を保って配置されている。ストリップラ
イン１０２、１０３、１０４の一方側はいずれも接続し
ない開放端が形成されており、その両近傍には入出力電
極１０７、１０８が形成されている。また図５（ａ）に
示すようにストリップライン１０２、１０３、１０４の
他方側はアース電極１０１ｂと接続されて短絡端を形成
している。なお、１０５、１０６は各隣接するストリッ
プライン１０２〜１０４間の容量形成電極であり、スト
リップライン１０２〜１０４の開放端側の誘電体層１０
６ｃ上に形成されている。

【０００５】このような積層型誘電体フィルタにおいて
は、フィルタ特性の所望の中心周波数、帯域幅及び減衰
量を同時に確保する設計がもとめられている。

【０００６】即ち、誘電体層１０６ａ〜１０６ｇの誘電
率とストリップライン１０２〜１０４の長さ寸法等の形
状を変化させることによって所望の中心周波数を得るこ
とができ、各ストリップライン１０２〜１０４で構成す
る共振器間の磁界結合の度合いや、電界結合の度合いに
よってフィルタの通過帯域幅及び減衰極の位置が決定さ
れる。例えば電磁界の結合度合いを変えるのに各ストリ
ップライン１０２〜１０４の間隔を変化させることが行
われているが、各ストリップライン１０２〜１０４を狭
くすると磁界結合が強くなりフィルタの帯域幅が狭ま
り、逆に各ストリップライン１０２〜１０４の間隔を広
くすると電界結合が強くなりフィルタの帯域幅が広くな
る要因の１つとなる。

【０００７】しかしながら、上述の磁界結合と電界結合
の双方が作用するＴＥＭ（Transverse Electromagnetic
Mode）あるいは準ＴＥＭを用いて形成される積層型誘
電体フィルタにおいては、フィルタの減衰極が落ちにく
いために、積層型誘電体フィルタとは別にその入力側又
は出力側にトラップ回路を接続して減衰極を形成してい
た。

【０００８】また、トラップ回路を接続しない場合に積
層型誘電体フィルタにおいて良好なフィルタ特性を得る
ためには、図４に示す容量形成電極１０５、１０６を設
け、ストリップライン１０２〜１０４の開放端側の電界
結合を強めることで通過域において、通過帯域幅が広く
とれ、阻止域においては、より大きな減衰量を得てい
た。

【０００９】

【発明が解決しようとする課題】近年の移動体通信シス
テムにおいては、電波の有効利用のために規格が決めら
れており、例えば、日本や欧州にて採用予定のＣＤＭＡ
規格では受信帯域が２１１０〜２１７０ＭＨｚ、送信帯
域が１９２０〜１９８０ＭＨｚ、送受信フィルタの通過
帯域同士の間隔は１９０ＭＨｚとなり、受信帯域に隣接
して送信帯域が形成されている。従って、このシステム
に用いるフィルタにおいては、広帯域で隣接する受信又
は送信帯域において通過帯域の両肩側（高域側又は低域
側）で急峻な減衰域特性が要求されるため、ストリップ
ライン１０２〜１０４の間隔を変化させるだけでは十分
な帯域と減衰量を得ることができなくなってきている。

【００１０】一方、携帯電話の小型化に伴って、用いる
積層型誘電体フィルタにおいても小型化・高機能化が要
求されるが上述のように積層型誘電体フィルタとは別に
トラップ回路を接続した構成では部品点数が増し小型化
のネックとなっていた。

【００１１】本発明は、上述の問題に鑑みて案出された
ものであり、その目的は外部にトラップ回路を設けるこ
となく小型化が可能で、フィルタの通過帯域が広帯域で
肩特性が向上した積層型誘電体フィルタを提供すること
にある。

【００１２】

【課題を解決するための手段】上記問題を解決する為に
本発明の積層型誘電体フィルタは、複数の誘電体層を積
層した積層体の主面にアース電極が形成され、該アース
電極に前記積層体の同一層間で対向する３つのストリッ
プラインが併設されると共に、該ストリップラインのう
ち、隣接する各２つのストリップラインの夫々に誘電体
層を介して対向する第１容量電極、第２容量電極を形成
してなる積層型誘電体フィルタにおいて、前記第２容量
電極と接続した第３容量電極を形成すると共に前記第１
容量電極の一部と第３容量電極とが誘電体層を介して容
量成分を形成したことを特徴とする積層型誘電体フィル
タである。

【００１３】本発明の構成によれば、第１容量電極の一
部と第３容量電極とが誘電体層を介して容量成分を形成
することにより、３つのストリップライン内、中央のス
トリップラインとこの容量成分とが等価回路上では直列
に接続されてトラップ回路を形成することとなり、これ
により、フィルタの通過帯域における高域側若しくは低
域側に容易にトラップ回路の極を形成させることがで
き、広帯域に設計しても肩特性が向上した積層型誘電体
フィルタを提供することができる。

【００１４】また、前記第１容量電極と第２容量電極は
同一の誘電体層間に形成してなり、前記第３容量電極を
前記第１、第２容量電極が形成された誘電体層間を基準
として、前記各ストリップラインが形成された誘電体層
間とは反対側の誘電体層間に形成すると共に、前記第２
容量電極と第３容量電極とが誘電体層の厚み方向に形成
したビアホール導体により接続してなることを特徴とす
る積層型誘電体フィルタである。

【００１５】この構成によっても、ストリップラインを
挟んで第１容量電極と第２容量電極が形成されるのに比
べて第１、第２、第３容量電極の全てがストリップライ
ンの一方側に形成でき、これにより、内部電極が複雑と
ならずに簡単な構成に形成することができ、その結果、
フィルタとしてもコンパクトに設計することが可能とな
る。

【００１６】

【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図1は本発明の積層型誘電体フィルタ
の各層を説明する分解斜視図であり、図2は後述の折り
返し電極、第１〜第３容量電極、ストリップラインの対
向関係を説明するために誘電体層４ａ〜４ｄの上面から
見た透視図であり、図3は図1のＢ−Ｂ線一部断面図であ
る。

【００１７】図１において、Ｆは本発明の積層型誘電体
フィルタである。積層型誘電体フィルタＦは誘電体磁器
からなる積層体４の略全表面にアース電位となるアース
電極５が形成されてなる。

【００１８】積層体４は図１に示すように誘電体層４ａ
〜４ｄが厚み方向に積層されてなり、材質として誘電体
セラミック材料と低温焼成を可能とする酸化物や低融点
ガラス材料とから構成されている。具体的には、誘電体
セラミック材料としては、例えば、ＢａＯ−ＴｉＯ
₂系、Ｃａ−ＴｉＯ₂系、ＭｇＯ−ＴｉＯ₂系等が、低温
焼成するための酸化物としては、ＢｉＶＯ₄、ＣｕＯ、
Ｌｉ₂Ｏ、Ｂ₂Ｏ₃等がある。

【００１９】誘電体層４ａ〜４ｄは１層あたり５０〜３
００μｍ程度の厚みを有しており、誘電体層４ｂ、４ｃ
には、その一方端側に、誘電体層４ｂ、４ｃの厚み方向
に貫通するビアホール導体３ａ〜３ｃが形成されてい
る。また、誘電体層４ａの表面にはアース電極５を形成
する上面電極５ａが、誘電体層４ｇの裏面にはアース電
極５を形成する上面電極５ｂが、積層体４の端面全面に
はアース電極５を形成する端面電極５ｃが夫々形成され
ている。さらに、誘電体層４ｄの表面にはストリップラ
イン１ａ、１ｂ、１ｃが各々３本平行に形成されてい
る。各々のストリップライン１ａ、１ｂ、１ｃは誘電体
層４ｃの一方端側は開放され、他方端側は端面電極５ｃ
と短絡している。また、各々のストリップライン１ａ、
１ｂ、１ｃはアース電極５ａ、５ｂと誘電体層４ａ〜４
ｃを介して対向配置している。

【００２０】また、各々のストリップライン１ａ、１
ｂ、１ｃ一方端側で上述のビアホール導体３ａ〜３ｃと
が接続されている。誘電体層４ｃの一方端に形成した上
述のビアホール導体３とストリップライン１ａ、１ｂ、
１ｃとが接続されている。

【００２１】また、誘電体層４ｂの表面には折り返し電
極２ａ、２ｂ、２ｃが、誘電体層４ｄの表面に折り返し
電極２ｄ、２ｅ、２ｆがストリップライン１ａ、１ｂ、
１ｃに対面して形成されている。この折り返し電極２ａ
はその一端がストリップライン１ａからビアホール導体
３ａを介して接続されており、また、折り返し電極２ｂ
はその一端がストリップライン１ｂからビアホール導体
３ｂを介して接続されており、また、折り返し電極２ｃ
はその一端がストリップライン１ｃからビアホール導体
３ｃを介して接続されている。一方、誘電体層４ｆの表
面に形成された折り返し電極２ｄはその一端がストリッ
プライン１ａからビアホール３ａを介して接続されてお
り、折り返し電極２ｅはその一端がストリップライン１
ｂからビアホール導体３ｂを介して接続されており、ま
た、折り返し電極２ｆはその一端がストリップライン１
ｃからビアホール導体３ｃを介して接続されている。な
お、折り返し電極２ａ、２ｂ、２ｃと折り返し電極２
ｄ、２ｅ、２ｆとの長さは略同じに構成されている。

【００２２】また、誘電体層４ｂ、４ｃ間には第１容量
電極９a及び第２容量電極９ｂが形成されている。本実
施の形態としては第１容量電極９aと第２容量電極９ｂ
を同一の誘電体層４ｂ、４ｃ間に形成されているがこれ
に限定されることはなく、不図示であるが夫々がストリ
ップライン１ａ〜１ｃを挟んで逆側の誘電体層間に形成
されても良い。

【００２３】第１容量電極９ａは多角形状に形成され、
ストリップライン１ａ、１ｂの開放端側で誘電体層４ｃ
を介して対向するように配置されている。そして、第１
容量電極９ａの一部は延出されて容量形成領域９０ａを
形成している。

【００２４】第２容量電極９ｂは多角形状に形成され、
ストリップライン１ｂ、１ｃの開放端側で誘電体層４ｃ
を介して対向するように配置されている。また、第２容
量電極９ｂの一部と誘電体層４ｃから上側に積層した誘
電体層４ｂに形成したビアホール導体３０とが接続され
ている。

【００２５】また、ビアホール導体３０は誘電体層４ｂ
の表面にまで延出されており、誘電体層４ｂに形成した
第３容量電極１１と接続されている。第３容量電極１１
は誘電体層４ｂを挟んで第１容量電極の容量形成領域９
０と対向して配置されている。また、第３容量電極１１
は長方形状の導体パターンであるが、これに限定され
ず、第１容量電極９ａの一部との間で容量が形成される
いかなる形状でも良い。また、第３容量電極１１と対向
する第１容量電極９ａのいずれの位置で対向してもよ
い。

【００２６】さらに、上述のように第１容量電極９ａと
第２容量電極９ｂは同一の誘電体層間に形成しており、
第３容量電極１１を第１、第２容量電極９ａ、９ｂが形
成された誘電体層４ｂ、４ｃ間を基準として、各ストリ
ップライン１ａ〜１ｃが形成された誘電体層４ｃ、４ｄ
間とは反対側の誘電体層４ａ、４ｂ間に形成している。
しかも、第２容量電極９ｂと第３容量電極１１とが誘電
体層４ｂの厚み方向に形成したビアホール導体３０によ
り接続して内部配線が形成されている。なお、本発明の
実施形態ではストリップライン１ａ〜１ｃを挟んで第１
容量電極９ａと第２容量電極９ｂが形成された場合には
第３容量電極を形成するのは複雑な構成となるが、第
１、第２容量電極９ａ、９ｂ、第３容量電極１１の全て
がストリップライン１ａ〜１ｃの一方側に形成されてい
るので複雑な回路の引き回しをすることがなくコンパク
トに設計できるものである。なお、図３（ｂ）に示すよ
うに第１、第２容量電極９ａ、９ｂ、第３容量電極１１
をストリップライン１ａ〜１ｃの一方側だけでなく他方
側も同じような構成にしても良い。これによっても、第
３容量電極１１をストリップライン１ａ〜１ｃの一方側
だけに形成するよりもフィルタ特性において高い減衰量
が得られ、かつ、積層型誘電体フィルタ内の空間のデッ
ドスペースを利用して高減衰量とするのでコンパクトに
も設計する事ができる。なお、７は入力ライン、８は出
力ラインである。

【００２７】上述のようにストリップライン１ａ〜１
ｃ、折返し電極２ａ〜２ｆ、ビアホール３ａ〜３ｃ、ビ
アホール導体３０、アース電極５ａ〜５ｃ、第１、第２
容量電極９ａ、９ｂ及び第３容量電極１１の材質として
は、Ａｇ、Ａｇ−Ｐｄ、Ｃｕなどを主成分とする導体材
料により構成されている。

【００２８】以上のように構成された積層型誘電体フィ
ルタＦはストリップライン１の一方側を電気的に開放端
とし、残る端面を電気的に短絡端としているために、ス
トリップライン１ａ〜１ｃ、折返し電極２ａ〜２ｆとビ
アホール３ａ〜３ｃ及びグランド電極５ａ〜５ｃとの間
で容量成分と誘導成分が夫々形成され、１／４λのＬ−
Ｃ共振回路が３つ構成された３つの共振器となる。ま
た、図１、図２のようにストリップライン１ａ、１ｂ、
１ｃで構成される共振器を結合させて所定の帯域幅を有
するフィルタ特性を得ることができるものである。以上
のようにして形成された積層型誘電体フィルタＦの等価
回路を図８（ａ）に示す。

【００２９】次にフィルタの通過帯域の設計について説
明する。図６に示すように第１、第２容量電極９ａ、９
ｂのストリップライン１ａ〜１ｃの延出した方向の幅Ｗ
０を変えることで電界結合を強めてフィルタの３ｄＢの
通過帯域幅を調整する。

【００３０】また、第３容量電極１１と第１容量電極９
ａでストリップライン１ａ〜１ｃとアース電極５ａとの
間に新たな容量成分が形成される。例えば、受信側のフ
ィルタにおける通過帯域を図７に示すが、図のように第
３容量電極１１ストリップライン１ｂを跨ぐように長方
形状のＷ１に設計（図２参照）して、第１容量電極９ａ
の一部である容量形成領域９０ａとの間で容量成分を形
成するように構成すると、形成しなかった場合に比べて
フィルタの通過帯域の左肩側は減衰極の周波数ｆｐから
高減衰量で広帯域の通過帯域を持つ極ｆ’ｐに変えるこ
とができる。この場合ストリップラインの長さ方向に平
行に長さＷ０＝０．７ｍｍの第１、第２容量電極９ａ、
９ｂを形成し、第３容量電極１１をＷ１＝０．３ｍｍ形
成した場合の例である。

【００３１】このように極ｆ’ｐが形成される理由とし
ては以下のように考えられ、図８に基づいて説明する。
図８（ａ）は本発明の積層型誘電体フィルタＦの等価回
路図であり、図８（ｂ）は従来の等価回路図を示し、図
８（ｃ）は従来の共振器により形成される共振特性を示
し、図８（ｄ）は本発明の等価回路図を説明のために一
部省略させた図を示し、図８（ｅ）はその共振特性を示
し、図８（ｆ）は（ｄ）の等価回路図をΔ−Ｙ変換させ
た図である。

【００３２】図８（ａ）から判るように、第１容量電極
９ａの一部と第３容量電極１１による容量成分を付加す
ることで、それぞれのストリップライン間の容量結合間
に並列に容量結合が形成されることになる。ここで、中
央のストリップラインのみを考えると図８（ｂ）のよう
に容量成分を付加しない従来の場合と、図８（ｄ）のよ
うに容量成分を付加する場合、容量成分を付加しない場
合には図８（ｃ）のようにストリップラインの反共振特
性が現れるだけで減衰量の悪いなだらかな特性を有して
いる。一方、図８（ｄ）のように容量成分を付加する場
合には図８（ｃ）の反共振特性に加えて共振により極が
発生して減衰量を確保できる急峻な特性となる。

【００３３】これは、図８（ｄ）の等価回路をΔ―Ｙ変
換すると図８（ｆ）のようにストリップラインと直列に
容量成分が接続されたトラップ回路（容量値がことなる
ため、コンデンサも異なるもので記載している）を形成
することになる。これを、第３容量電極１１の長さや
幅、または対向する容量形成領域９０との距離を変化さ
せてフィルタの通過帯域における低域側になるようにト
ラップ回路の極を形成することができる。

【００３４】一方、この積層型誘電体フィルタのストリ
ップライン間の距離を変化させることで通過域において
誘導性が支配的なフィルタにさせ、第３容量電極による
フィルタの通過帯域の高域側に容易にトラップ回路の極
を形成させることができ、広帯域に設計しても肩特性が
向上した積層型誘電体フィルタを提供することができ
る。

【００３５】

【発明の効果】以上、本発明によれば、第１容量電極の
一部と第３容量電極とが誘電体層を介して容量成分を形
成することにより、３つのストリップライン内、中央の
ストリップラインとこの容量成分とが等価回路上では直
列に接続されてトラップ回路を形成することとなり、こ
れにより、フィルタの通過帯域における高域側若しくは
低域側に容易にトラップ回路の極を形成させることがで
き、広帯域に設計できて肩特性が向上した積層型誘電体
フィルタを提供することができる。

【００３６】また、ストリップラインを挟んで第１容量
電極と第２容量電極が形成されるのに比べて第１、第
２、第３容量電極の全てがストリップラインの一方側に
形成しているので、これにより、内部電極が複雑となら
ずに簡単な構成に形成することができ、その結果、フィ
ルタとしてもコンパクトに設計することが可能となる。
従って、小型で低損失且つ高減衰量の積層型誘電体フィ
ルタが提供できる。

【図面の簡単な説明】

【図１】本発明の積層型誘電体フィルタの分解斜視図で
ある。

【図２】本発明の積層型誘電体フィルタ内部に形成する
折り返し電極、第１〜第３容量電極、ストリップライン
の対向関係を説明するために誘電体層４ａ〜４ｄの上面
から見た透視図である。

【図３】（ａ）は本発明の積層型誘電体フィルタのＢ−
Ｂ線一部断面図であり、（ｂ）は他の実施の形態におけ
る一部断面図である。

【図４】従来の積層型誘電体フィルタの分解斜視図であ
る。

【図５】従来の積層型誘電体フィルタの内層構造を説明
する図であり（ａ）は誘電体層１０６ｂから１０６ｄま
での構造を説明するための透視図であり、（ｂ）はＡ−
Ａ線一部断面図である。

【図６】本発明の第１容量電極、第２容量電極と３ｄＢ
帯域幅の変化を示す図である。

【図７】本発明の第１容量電極と第３容量電極とで容量
成分を形成した場合としなかった場合を説明する図であ
る。

【図８】（ａ）は本発明の積層型誘電体フィルタの等価
回路図であり、（ｂ）は従来の等価回路図を示し、
（ｃ）は従来の共振器により形成される共振特性を示
し、（ｄ）は本発明の等価回路図を説明のために一部省
略させた図を示し、（ｅ）はその共振特性を示し、
（ｆ）は（ｄ）の等価回路図をΔ−Ｙ変換させた図であ
る。

【符号の説明】

１ａ〜１ｃ：ストリップライン２ａ〜２ｆ：折返し電極３ａ〜３ｃ：ビアホール導体４：積層体４ａ〜４ｄ：誘電体層５：アース電極７：入力電極８：出力電極９ａ：第１容量電極９ｂ：第２容量電極１１：第３容量電極

Claims

【特許請求の範囲】

【請求項１】複数の誘電体層を積層した積層体の主面
にアース電極が形成され、該アース電極に前記積層体の
同一層間で対向する３つのストリップラインが併設され
ると共に、該ストリップラインのうち、隣接する各２つ
のストリップラインの夫々に誘電体層を介して対向する
第１容量電極、第２容量電極を形成してなる積層型誘電
体フィルタにおいて、前記第２容量電極に接続される第３容量電極を形成する
と共に前記第１容量電極の一部と第３容量電極とが誘電
体層を介して容量成分を形成することを特徴とする積層
型誘電体フィルタ。
【請求項２】前記第１容量電極と第２容量電極は同一
の誘電体層間に形成してなり、前記第３容量電極を前記
第１、第２容量電極が形成された誘電体層間を基準とし
て、前記各ストリップラインが形成された誘電体層間と
は反対側の誘電体層間に形成すると共に、前記第２容量
電極と第３容量電極とが誘電体層の厚み方向に形成した
ビアホール導体により接続してなることを特徴とする請
求項１記載の積層型誘電体フィルタ。