WO2007013252A1 - 非可逆回路素子、複合電子部品及び通信装置 - Google Patents

非可逆回路素子、複合電子部品及び通信装置 Download PDF

Info

Publication number
WO2007013252A1
WO2007013252A1 PCT/JP2006/312781 JP2006312781W WO2007013252A1 WO 2007013252 A1 WO2007013252 A1 WO 2007013252A1 JP 2006312781 W JP2006312781 W JP 2006312781W WO 2007013252 A1 WO2007013252 A1 WO 2007013252A1
Authority
WO
WIPO (PCT)
Prior art keywords
center electrode
electrode
center
balanced
isolator
Prior art date
Application number
PCT/JP2006/312781
Other languages
English (en)
French (fr)
Inventor
Takashi Kawanami
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2007528380A priority Critical patent/JP4788713B2/ja
Priority to EP06767398A priority patent/EP1909356A4/en
Publication of WO2007013252A1 publication Critical patent/WO2007013252A1/ja
Priority to US12/020,723 priority patent/US7429901B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/38—Circulators
    • H01P1/383—Junction circulators, e.g. Y-circulators
    • H01P1/387—Strip line circulators

Definitions

  • Non-reciprocal circuit element composite electronic component, and communication device
  • the present invention relates to a nonreciprocal circuit device, in particular, a two-port nonreciprocal circuit device such as an isolator used in a microwave band, a composite electronic component including the device, and the device or the composite electronic component.
  • the present invention relates to a communication device provided.
  • nonreciprocal circuit elements such as isolators and circulators have a characteristic of transmitting a signal only in a predetermined specific direction and not transmitting in a reverse direction.
  • an isolator is used in a transmission circuit part of a mobile communication device such as a car phone or a mobile phone.
  • Patent Document 1 discloses a three-port isolator capable of connecting a center electrode of an input port to a balanced connection and not connecting a nolan or a hybrid to a balanced output circuit.
  • Patent Document 2 discloses a high-isolation equivalent circuit balanced input car balance output type two-port isolator that can be connected to a balance circuit without changing the balance-balance.
  • the 3-port isolator as described in Patent Document 1 has a narrow input matching band.
  • a high-isolation 2-port isolator as described in Patent Document 2 is not suitable for a transmitter due to a narrow passband and a large insertion loss, and generates a large amount of heat.
  • Patent Document 1 Japanese Patent Laid-Open No. 2002-299915
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2004-282626
  • an object of the present invention is to provide a balanced car-balanced output type nonreciprocal circuit element, a composite electronic component, and a communication device that have a simple circuit configuration, have small insertion loss, and are excellent in reliability. It is in.
  • a non-reciprocal circuit device includes a plurality of center electrodes that are coupled in high frequency to a ferrite to which a bias magnetic field is applied by a permanent magnet.
  • the flight is provided with first, second and third center electrodes,
  • the first and third center electrodes do not intersect with each other, and intersect with the second center electrode while being insulated from each other,
  • the magnetic field generated when a current flows from one end of the first center electrode to the other end and the magnetic field generated when a current flows through the other end of the third center electrode are in the same homology direction. Connected to be
  • a first matching capacitor and a first termination resistor are connected in parallel with the first center electrode, a second matching capacitor is connected in parallel with the second center electrode, and a third matching capacitor and a second resistor are connected in parallel with the third center electrode. 2 Termination resistor is connected,
  • One end of the first center electrode and the other end of the third center electrode serve as a first balanced input / output port, and the other end of the first center electrode, one end of the second center electrode, the other end of the second center electrode, and the third center One end of the electrode as the second balanced input / output port,
  • the first and third center electrodes do not intersect each other, and intersect with the second center electrode while being insulated from each other.
  • the first matching capacitor and the first termination resistor are connected in parallel with the second center electrode
  • the second matching capacitor is connected in parallel with the second center electrode
  • the third matching capacitor and the second termination resistor are connected in parallel with the third center electrode. Since it is connected, a small lumped constant isolator with a simple circuit configuration can be obtained, and it has a wide-band input matching characteristic with low insertion loss.
  • the second center electrode is wound around the ferrite at least once.
  • the inductance of the second center electrode is increased, the input matching becomes wider, and matching with the pre-stage circuit such as a power amplifier becomes easy.
  • the electrical length of the second center electrode is preferably about 1Z4 wavelength or slightly shorter than that. Since the inductance of the second center electrode is extremely large, the second matching capacitor can be resonated without having to be actually connected, and the possibility of deterioration of insertion loss due to the Q value of the second matching capacitor is eliminated. . In addition, the input matching becomes wider and matching with the previous circuit such as a power amplifier becomes easy.
  • the composite electronic component according to the present invention is obtained by connecting the nonreciprocal circuit element to a pair of amplifier outputs that operate with a phase difference of about 180 °, so that preferable electrical characteristics can be obtained and the apparatus can be downsized. Achieved.
  • the communication device includes the non-reciprocal circuit element or the composite circuit component, so that preferable electrical characteristics can be obtained and miniaturization of the device can be achieved.
  • the invention's effect is the following:
  • the electrical characteristics of the 2-port isolator can be used for a balance signal without adding nolan, and the size, resource saving and cost can be reduced, and the insertion loss can be reduced.
  • a broadband input matching characteristic can be obtained.
  • high reliability can be obtained due to low heat generation.
  • FIG. 1 is an exploded perspective view showing a 2-port isolator which is a first embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram of a center electrode assembly constituting the isolator according to the first embodiment.
  • FIG. 3 is an equivalent circuit diagram of the isolator according to the first embodiment.
  • FIG. 4 is a block diagram showing a circuit configuration in a circuit board constituting the isolator according to the first embodiment.
  • FIG. 4 is a block diagram showing a circuit configuration in a circuit board constituting the isolator according to the first embodiment.
  • FIG. 5 is a graph showing the characteristics of each S-parameter when an anti-phase signal is stored in two balanced input ports of the isolator according to the first embodiment.
  • FIG. 6 is a graph showing the characteristics of each S-parameter when two balanced input ports of the isolator according to the first embodiment are connected to each other and a common mode signal is applied.
  • FIG. 7 is a perspective view showing a center electrode assembly in a 2-port isolator which is a second embodiment of the present invention.
  • FIG. 8 A central electrode assembly of an isolator according to a second embodiment is shown, (A) is a rear view, (B) is a plan view, (C) is a front view, and (D) and (E) are side views. , (F) is a bottom view.
  • FIG. 9 is an equivalent circuit diagram of an isolator according to a second embodiment.
  • FIG. 10 is a block diagram showing an electric circuit of a composite electronic component according to a third embodiment of the present invention.
  • FIG. 11 is a block diagram showing an electric circuit of a composite electronic component according to the fourth embodiment of the present invention.
  • FIG. 12 is a block diagram showing an electric circuit of a communication apparatus according to a fifth embodiment of the present invention.
  • FIG. 1 is an exploded perspective view of a 2-port isolator 1 which is a first embodiment of a non-reciprocal circuit device according to the present invention.
  • the two-port isolator 1 is a lumped constant isolator, and generally includes a metal case 10, a metal cap 15, a circuit board 20, a permanent magnet 30, and a center electrode assembly 40. Yes.
  • the center electrode assembly 40 includes a ferrite 41 and center electrodes 51, 52, 53 as described in detail below.
  • Both the case 10 and the cap 15 are made of a ferromagnetic material having a thickness of about 0.05 to 0.25 mm such as soft iron and surround the circuit board 20, the center electrode assembly 40, and the permanent magnet 30. It is made into a shape.
  • the side pieces 11 and 11 are conductively joined to the side surface of the cap 15 and form a magnetic circuit with the permanent magnet 30.
  • silver plating of about 1 to 5 ⁇ m is applied on the copper base plating of about LOO ⁇ m, which enhances the fouling resistance, conductor loss and ground due to eddy current generated by high frequency magnetic flux Reduces conductor loss due to current.
  • the permanent magnet 30 applies a DC bias magnetic field to the main surface 41a of the ferrite 41 in a direction substantially perpendicular to the main surface 41a.
  • the first center electrode 51 inctor L1
  • the second center electrode 52 inctor L2
  • the third center electrode 53 inctor L3
  • the second central electrode 52 are coupled at high frequency via the ferrite 41.
  • the permanent magnet 30 a strontium-based, norium-based lanthanum-cobalt-based ferrite magnet is usually used. Since these are also dielectrics compared to metal magnets as conductors, high-frequency magnetic flux can be distributed inside permanent magnets 30 with little loss. Therefore, even if the permanent magnet 30 is arranged close to the center electrodes 51, 52, 53, the electrical characteristics such as insertion loss are hardly deteriorated. Also, since the temperature characteristics are close to those of the flight 41, the temperature characteristics as an isolator are good.
  • the center electrode ⁇ & three-dimensional body 40 includes a first center electrode 51, a second center electrode 52, and a second center electrode 51 that are electrically insulated from each other on the first main surface 41a (surface) of the ferrite 41 having a rectangular parallelepiped shape. 3 A center electrode 53 is formed. The first center electrode 51 and the third center electrode 53 do not intersect with each other and intersect with the second center electrode 52 in an insulated state.
  • the first center electrode 51 has one end 51a located on the first side face 41b of the ferrite 41 and the other end 51b located on the second side face 41c.
  • One end 51a is referred to as an A electrode
  • the other end 51b is referred to as a B electrode.
  • the second center electrode 52 has one end 52a located on the third side face 41d of the ferrite 41 and the other end 52b located on the fourth side face 41e.
  • One end 52a is referred to as a B electrode
  • the other end 52b is referred to as a C electrode.
  • the third center electrode 53 has one end 53a positioned on the first side surface 41b of the flight 41 and the other end 53b positioned on the second side surface 41c.
  • One end 53a is called the C electrode
  • the other end 53b is called the D electrode.
  • the central electrodes 51, 52, 53 are obtained by applying copper, a copper alloy metal plate or metal foil to the main surface 41a and side surfaces 41b to 41e of the ferrite 41, and plating them with silver or a silver alloy. It is preferable to provide it. It can also be formed as a film electrode with a thick or thin film of silver or copper. Using a processing technique such as printing, transfer, photolithography, etching, etc., it may be formed in a predetermined shape with high accuracy. For the ferrite 41, YIG ferrite or the like is used.
  • the circuit board 20 is a laminated substrate in which predetermined electrodes are formed on a plurality of dielectric sheets, laminated, and sintered, and inside thereof, as shown in FIGS. 3 and 4 Matching capacitors C1, C2, C3 and termination resistors Rl, R2 are built-in. Further, terminal electrodes 21a, 21b, 22a, 22b, 23a, 23b force are formed on the upper surface, and outer electrode terminal electrodes 26a, 26b, 27a, 27b, 28 and a ground electrode 29 are formed on the lower surface.
  • the circuit board 20 is made by firing a mixture of glass, alumina, and other dielectrics that can be fired simultaneously with the thick film conductor electrode, or a composite board made of resin, glass, and other dielectrics.
  • a thick film of silver or a silver alloy, a copper thick film, or a copper foil is used for the internal and external electrodes.
  • the external connection terminal electrodes 26a, 26b, 27a, 27b, and 28 are plated with nickel of thickness 0.1 to 5 / ⁇ m and plated with gold of 0.01 to 1 / ⁇ ⁇ . It is preferable to apply. This is to prevent the occurrence of defects when the strength of the solder joint itself decreases as a result of the formation of a fragile alloy layer due to the diffusion of unnecessary metal in the solder and the formation of a brittle alloy layer.
  • the external connection terminal electrodes 26a, 26b, 27a, 27b, and 28 are projected with the thick film electrodes thickened, and the bottom portion of the case 10 has the same thickness so that the soldering to the mounting circuit board is possible. It is improving.
  • FIG. 2 shows the equivalent circuit of isolator 1 when the part of center electrode assembly 40 is expressed as an equivalent circuit
  • Fig. 3 shows the equivalent circuit of isolator 1 when the part of center electrode assembly 40 is close to the physical shape.
  • FIG. 4 shows an internal circuit configuration of the circuit board 20.
  • the magnetic fields generated when a current is passed through the ends are connected in the same homologous direction.
  • a first matching capacitor C1 and a first termination resistor R1 are connected in parallel with the first center electrode 51
  • a second matching capacitor C2 is connected in parallel with the second center electrode 52
  • a third center electrode 53 In parallel with this, a third matching capacitor C3 and a second termination resistor R2 are connected.
  • one end 51a (A electrode) of the first center electrode 51 and the other end 53b (D electrode) of the third center electrode 53 are set as balanced input ports + P1, —P1, and other than the first center electrode 51
  • the end 51b (B electrode) and the one end 52a (B electrode) of the second center electrode 52 are defined as a balanced output port + P2.
  • the other end 52b (C electrode) of the second center electrode and one end 53a (C electrode) of the third center electrode 53 are used as a balanced output port P2.
  • the external connection terminal electrode 26a formed on the lower surface of the circuit board 20 functions as a balance input port + P1
  • the terminal electrode 26b is a balance input port—P1 Function as.
  • the terminal electrode 27a functions as a balanced output port + P2
  • the terminal electrode 27b functions as a balanced output port—P2.
  • the terminal electrodes 21a and 21b formed on the surface of the circuit board 20 are connected to one end 51a and the other end 51b of the first center electrode 51, and the terminal electrodes 22a and 22b are one end of the second center electrode 52. 52a and the other end 52b are connected.
  • the terminal electrodes 23a and 23b are connected to one end 53a and the other end 53b of the third center electrode 53.
  • the isolator 1 configured as described above, when a balance signal (differential signal having a phase difference of 180 °) is input to the balance input ports + P 1, —P 1, current is supplied to the first center electrode 51. A high frequency magnetic field is generated in the flow 41. This high-frequency magnetic field causes a current to flow through the second center electrode 52 that is magnetically coupled to the first center electrode 51, and a magnetic field generated at the first center electrode 51 and a current that flows through the third center electrode 53. The magnetic field to be coupled is in a direction that strengthens each other. As a result, the nonce signal is transmitted to the balanced output ports + P2 and P2.
  • a balance signal differential signal having a phase difference of 180 °
  • first and third center electrodes 51 and 53 do not intersect each other, intersect with the second center electrode 52 while being insulated from each other, and are parallel to the first center electrode 51.
  • 1 Matching capacitor C1 and first termination resistor R1 are connected, 2nd matching capacitor C2 is connected in parallel with 2nd center electrode 52, and 3rd matching capacitor is connected in parallel with 3rd center electrode 53 Since C3 and the second termination resistor R2 are connected, it becomes a small lumped constant isolator with a simple circuit configuration, and has wide-band input matching characteristics with low insertion loss.
  • a negative phase (balanced, differential, balanced) signal source / load is connected to the two balanced input ports of the isolator 1, and a negative phase (balanced, differential, balanced) is connected to the two balanced output ports.
  • S-parameter characteristics when the H code source and load are connected are shown.
  • the forward transmission characteristics (S21) are large, and the signal is transmitted with little loss.
  • the reverse transmission characteristic (S12) does not transmit a small signal, indicating that the attenuation is large. Therefore, it can be seen that the isolator 1 has large irreversibility, that is, isolation for the reverse signal.
  • the two balanced input ports of the isolator 1 are connected to each other to connect an in-phase (unbalanced, unbalanced) signal source, and the two balanced output ports are connected to opposite phase (balanced, differential, no-phase).
  • (Lance) Indicates S-parameter characteristics when a signal source and load are connected. At this time, the two balanced input ports are connected to each other.
  • the forward transmission characteristic (S21) is less than 30dB over a wide frequency band of 50MHz and 3000MHz, and no signal is transmitted.
  • the reverse transmission characteristic (S12) no signal is transmitted and the attenuation is large.
  • the isolator 1 has a good balance, that is, an in-phase signal rejection ratio.
  • Electrode) and one end 53a (C electrode) of the third center electrode 53 are balanced output ports + P2, — P2, so that a balanced car balance output type isolator can be realized without adding a balun.
  • the termination resistors R1 and R2 will have a value of approximately 50 ⁇ , but depending on the inductance of the center electrodes 51, 52, and 53, the value may be about 25 to 100 ⁇ . Is appropriate.
  • the second center electrode 52 and the second matching capacitor C2 have a high Q value, that is, a low loss. It is preferable to use a missing element. If these Q values are low, the insertion loss increases.
  • the first center electrode 51 and the first matching capacitor Cl and the third center electrode 53 and the third matching capacitor C3 do not increase the insertion loss even if the Q value is low. However, if the Q value is extremely low, the bandwidth of the isolation will decrease.
  • the circuit board 20 is a multilayer dielectric board.
  • a circuit network such as a capacitor and an inductor can be built in, and the isolator 1 can be reduced in size and thickness, and the connection between the circuit elements is performed within the substrate, thereby improving the reliability. I can expect.
  • the circuit board 20 is not necessarily a multilayer, it may be a single layer, and a matching capacitor, a terminating resistor, etc. may be externally attached as a chip type.
  • a two-port isolator that is a second embodiment of the non-reciprocal circuit device according to the present invention includes the center electrode assembly 40 shown in FIG. 7 and the equivalent circuit shown in FIG. Is the same as the isolator 1 of the first embodiment.
  • the first center electrode 51 is formed in the longitudinal direction on the first main surface 41a of the ferrite 41, and the third center electrode 53 is formed in the longitudinal direction on the second main surface 41f. There is nothing to do.
  • the second center electrode 52 is wound two turns on the first and second main surfaces 41a, 41f in the short side direction and intersects the first and third center electrodes 51, 53 in a state of being insulated from each other. ing.
  • the second center electrode 52 may be wound for 3 turns or more.
  • the first center electrode 51 is formed on the first main surface 41a of the ferrite 41 in the longitudinal direction, and one end 51a (A electrode) faces the first side surface 41b.
  • the other end 51b (B electrode) is located facing the second side surface 41c.
  • One end 52a (B electrode) of the second central electrode 52 is located on the fourth side surface 41e, the first main surface 41a to the third side surface 41d, the second main surface 41f, the fourth side surface 41e, and the first main surface 41a.
  • Third side surface 41d, and second main surface 4 If to other end 52b (C electrode ) Is wound two turns so that it is located on the fourth side 41e.
  • the third center electrode 53 is formed on the second main surface 41f in the longitudinal direction, one end 53a (C electrode) is located facing the second side surface 41c, and the other end 53b (D electrode) is the first. Located on side 41b.
  • the circuit configuration is basically the same as that of the equivalent circuit shown in FIG. 2 as the first embodiment, and further includes matching capacitors CS1 to CS4 and an impedance adjusting circuit. Capacitors CP1 and CP2 are added.
  • the capacitor CS1 is inserted between the balance input port + P1 and the A electrode, and the capacitor CS2 is inserted between the balance output port + P2 and the B electrode.
  • Capacitor CS3 is inserted between balance input port P1 and D electrode, and capacitor CS4 is inserted between balance output port P2 and C electrode.
  • Capacitor CP1 is inserted between the balance input port + P1 and -P1, and capacitor CP2 is inserted between the balance output port + P2 and P2.
  • the other circuit configuration of the second embodiment is the same as that of the first embodiment, and the operational effects thereof are also the same as those of the first embodiment.
  • the second center electrode 52 since the second center electrode 52 is wound around the ferrite 41 by two turns, the inductance of the second center electrode 52 becomes larger, the input matching becomes wider, and a power amplifier, etc. Matching with the previous stage circuit becomes easy.
  • the matching capacitors CS1 to CS4 are inserted, even when the inductance of the center electrodes 51, 52, and 53 is set large to improve the electrical characteristics in a wide band, It becomes easy to match the impedance (50 ⁇ ). This effect can also be achieved by inserting either one of capacitors CS1 or CS2 or one of capacitors CS3 or CS4. Furthermore, because the impedance adjustment capacitors CP1 and CP2 are inserted, desired harmonics such as the second harmonic or the third harmonic can be suppressed.
  • the electrical length of the second center electrode 52 is preferably about 1Z4 wavelength or slightly shorter than that. Since the inductance of the second center electrode 52 becomes extremely large, the second matching capacitor C2 can be made to resonate without actually being connected, and the insertion caused by the Q value of the second matching capacitor C2 Loss of loss is eliminated. In addition, the input matching has a wider bandwidth, so that Matching with the road becomes easy.
  • FIG. 10 is a block diagram of a composite electronic component 120 in which the isolator 1 and balanced amplifiers 121 and 122 are connected.
  • This composite electronic component 120 is used in the operation state of the subsequent circuit (for example, whether the power supply of the subsequent circuit is supplied or the state of the power supply voltage) or in the operation environment (for example, the operation state of the load device such as the ambient temperature or the antenna element).
  • the load impedance viewed from the output of the balanced amplifier 122 is constant.
  • the power load efficiency and output distortion characteristics of the balanced amplifiers 121 and 122 can always be kept in the best state.
  • FIG. 11 is a block diagram of a composite electronic component 130 in which the isolator 1 is inserted between a balanced oscillator 132 and a balanced frequency mixer (mixer) 134.
  • 131 is a variable capacitance diode
  • 133, 135 and 137 are balanced amplifiers
  • 136 is a balanced filter (for example, a surface acoustic wave filter).
  • This composite electronic component 130 is a load in which the output end force of the balanced amplifier 133 is also seen regardless of the operating state of the balanced frequency mixer 134 and the balanced filter 136 or the operating environment of the composite electronic component 130 itself. Impedance is constant. As a result, the oscillation frequency, output power, etc. of the Norrance type oscillator 132 do not fluctuate, and the best operating state can always be maintained. In particular, the oscillation frequency of the balanced oscillator 132 does not fluctuate instantaneously even when the power of the noise type frequency mixer 134 is intermittently supplied.
  • FIG. 12 is a block diagram in which the isolator 1 is incorporated in the RF portion of the mobile phone 150 which is a communication device.
  • 138 is a balanced modulator Z demodulator
  • 139 and 142 are balanced filters
  • 140 is a balanced frequency mixer
  • 141 and 143 are balanced amplifiers.
  • the balanced output port + P2 of isolator 1 is connected to the frequency mixer 134 in the receiver section
  • the Norrance output port—P2 is connected to the frequency mixer 140 in the transmitter section.
  • the oscillation frequency and output power of the balanced oscillator 132 are not affected. However, the best operating state can always be maintained. In particular, even when the power of the frequency mixer 140 in the transmitter portion is intermittently supplied, the output of the non-lance oscillator 132 supplied to the receiver portion does not fluctuate instantaneously. Further, the isolator 1 has a function of distributing the output of the balanced oscillator 132.
  • nonreciprocal circuit device the composite electronic component, and the communication device according to the present invention can be variously modified within the scope of the gist thereof, not limited to the above-described embodiments.
  • the ferrite may have a disk shape, a hexagonal shape, an octagonal shape or the like in addition to the rectangular parallelepiped shape.
  • the configuration of the circuit board 20 is arbitrary.
  • the center electrode assembly 40 has a main surface 41 a of the ferrite 41 arranged in parallel to the circuit board 20. It may be a so-called vertical arrangement arranged perpendicular to 20. In this case, if the center electrode assembly 40 is sandwiched between the pair of permanent magnets 30 from both sides, the distribution of the DC bias magnetic field is improved, and low loss and wide band operation can be realized more easily.
  • the present invention is useful for a two-port nonreciprocal circuit device such as an isolator used in the microwave band, and particularly has a simple circuit configuration and low insertion loss and low reliability. Excellent in terms of good points.

Abstract

　永久磁石によって直流バイアス磁界が印加されるフェライト(41)に高周波的に結合している中心電極(51)，(52)，(53)を備えたアイソレータ。電極(51)，(53)は互いに交差することはなく、電極(52)と互いに絶縁された状態で交差している。電極(51)の一端(51a)から同他端に電流を流した場合に発生する磁界と、電極(53)の一端(53a)から同他端に電流を流した場合に発生する磁界とが、互いに同相同方向となるように接続されている。電極(51)と並列にコンデンサ(C1)及び抵抗(R1)が接続され、電極(52)と並列にコンデンサ(C2)が接続され、かつ、電極(53)と並列にコンデンサ(C3)及び抵抗(R2)が接続されている。電極(51)の一端(51a)と電極(53)の他端(53b)とをバランス入力ポートとし、電極(51)の他端(51b)及び電極(52)の一端(52a)と電極(52)の他端(52b)及び電極(53)の一端(53a)とをバランス出力ポートとしている。

Description

明 細 書
非可逆回路素子、複合電子部品及び通信装置
技術分野
[0001] 本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータなどの 2 ポート型非可逆回路素子、該素子を備えた複合電子部品、及び該素子又は該複合 電子部品を備えた通信装置に関する。
背景技術
[0002] 従来より、アイソレータやサーキユレータなどの非可逆回路素子は、予め定められた 特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性 を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器 の送信回路部に使用されて!、る。
[0003] 従来、非可逆回路素子として、特許文献 1には、入力ポートの中心電極をバランス 接続にし、ノランやハイブリッドなどを介さないでバランス出力回路に接続することが できる 3ポート型アイソレータが開示されている。また、特許文献 2には、バランスーァ ンバランス変 を介さないでバランス回路に接続することができる高アイソレーショ ン型等価回路のバランス入カーバランス出力型 2ポート型アイソレータが開示されて いる。
[0004] ところで、特許文献 1に記載のような 3ポート型アイソレータは、入力整合帯域が狭く
、また、終端抵抗専用の入出力ポートや中心電極が必要となるので、回路が複雑で コスト高になり、信頼性に劣ると 、う問題点を有して 、る。
[0005] また、特許文献 2に記載のような高アイソレーション型の 2ポート型アイソレータは、 通過帯域が狭ぐ挿入損失が大きいために送信機には適してはおらず、発熱が大き
V、ので結果的に信頼性に劣ると!、う問題点を有して 、る。
特許文献 1 :特開 2002— 299915号公報
特許文献 2：特開 2004— 282626号公報
発明の開示
発明が解決しょうとする課題 [0006] そこで、本発明の目的は、簡単な回路構成からなり、挿入損失が小さぐ信頼性に 優れたバランス入カーバランス出力型の非可逆回路素子、複合電子部品及び通信 装置を提供することにある。
課題を解決するための手段
[0007] 前記目的を達成するため、本発明に係る非可逆回路素子は、永久磁石によってバ ィァス磁界が印加されるフェライトに高周波的に結合している複数の中心電極を備え た非可逆回路素子において、
前記フヱライトには第 1、第 2及び第 3の中心電極が設けられ、
第 1及び第 3中心電極は互いに交差することはなぐかつ、第 2中心電極と互いに 絶縁された状態で交差し、
第 1中心電極の一端から同他端に電流を流した場合に発生する磁界と、第 3中心 電極の一端力 同他端に電流を流した場合に発生する磁界とが、互いに同相同方 向となるように接続され、
第 1中心電極と並列に第 1整合容量及び第 1終端抵抗が接続され、第 2中心電極と 並列に第 2整合容量が接続され、かつ、第 3中心電極と並列に第 3整合容量及び第 2終端抵抗が接続され、
第 1中心電極の一端と第 3中心電極の他端とを第 1バランス入出力ポートとし、第 1 中心電極の他端及び第 2中心電極の一端と第 2中心電極の他端及び第 3中心電極 の一端とを第 2バランス入出力ポートとすること、
を特徴とする。
[0008] 本発明に係る非可逆回路素子においては、第 1及び第 3中心電極は互いに交差す ることはなく、かつ、第 2中心電極と互いに絶縁された状態で交差し、第 1中心電極と 並列に第 1整合容量及び第 1終端抵抗が接続され、第 2中心電極と並列に第 2整合 容量が接続され、かつ、第 3中心電極と並列に第 3整合容量及び第 2終端抵抗が接 続されているため、簡単な回路構成カゝらなる小型の集中定数型アイソレータを得るこ とができ、挿入損失が小さぐ広帯域な入力整合特性を有する。
[0009] また、第 1中心電極の一端から同他端に電流を流した場合に発生する磁界と、第 3 中心電極の一端から同他端に電流を流した場合に発生する磁界とが、互いに同相 同方向となるように接続され、第 1中心電極の一端と第 3中心電極の他端とを第 1バラ ンス入出力ポートとし、第 1中心電極の他端及び第 2中心電極の一端と第 2中心電極 の他端及び第 3中心電極の一端とを第 2バランス入出力ポートとしたため、バランを 追加することなくバランス入力一バランス出力型のアイソレータを実現できる。
[0010] 本発明に係る非可逆回路素子において、少なくとも第 2中心電極はフェライトに 1回 以上卷回されていることが好ましい。第 2中心電極のインダクタンスが大きくなり、入力 整合が一層広帯域となり、電力増幅器などの前段回路との整合が容易になる。
[0011] また、第 2中心電極の電気長は略 1Z4波長又はそれより僅かに短い波長であるこ とが好ましい。第 2中心電極のインダクタンスが極めて大きくなることにより、第 2整合 容量を事実上接続する必要なく共振させることができ、第 2整合容量の Q値を原因と する挿入損失の劣化のおそれが解消する。し力も、入力整合が一層広帯域となり、 電力増幅器などの前段回路との整合が容易になる。
[0012] また、本発明に係る複合電子部品は前記非可逆回路素子を略 180° の位相差で 動作する一対の増幅器出力に接続したもので、好ましい電気特性が得られ、装置の 小型化が達成される。
[0013] さらに、本発明に係る通信装置は、前記非可逆回路素子又は前記複合回路部品 をそなえたものであり、好ましい電気特性が得られ、装置の小型化が達成される。 発明の効果
[0014] 本発明によれば、 2ポート型アイソレータの電気特性を、ノランを追加することなくバ ランス信号用に使用でき、小型化、省資源化、低価格化でき、挿入損失を低減でき て広帯域な入力整合特性を得ることができる。また、低発熱ゆえ高信頼性を得られる 図面の簡単な説明
[0015] [図 1]本発明の第 1実施例である 2ポート型アイソレータを示す分解斜視図である。
[図 2]第 1実施例であるアイソレータを構成する中心電極組立体の等価回路図である
[図 3]第 1実施例であるアイソレータの等価回路図である。
[図 4]第 1実施例であるアイソレータを構成する回路基板内の回路構成を示すブロッ ク図である。
[図 5]第 1実施例であるアイソレータの二つのバランス入力ポートに逆相信号をカ卩えた 場合の各 S—パラメータの特性を示すグラフである。
[図 6]第 1実施例であるアイソレータの二つのバランス入力ポートを互いに接続して同 相信号を加えた場合の各 S—パラメータの特性を示すグラフである。
[図 7]本発明の第 2実施例である 2ポート型アイソレータにおける中心電極組立体を 示す斜視図である。
[図 8]第 2実施例であるアイソレータの中心電極組立体を示し、（A)は背面図、（B)は 平面図、（C)は正面図、（D) , (E)は側面図、（F)は底面図である。
[図 9]第 2実施例であるアイソレータの等価回路図である。
[図 10]本発明の第 3実施例である複合電子部品の電気回路を示すブロック図である [図 11]本発明の第 4実施例である複合電子部品の電気回路を示すブロック図である
[図 12]本発明の第 5実施例である通信装置の電気回路を示すブロック図である。 発明を実施するための最良の形態
[0016] 以下、本発明に係る非可逆回路素子、複合電子部品及び通信装置の実施例につ いて添付図面を参照して説明する。
[0017] (第 1実施例、図 1〜図 6参照）
図 1は、本発明に係る非可逆回路素子の第 1実施例である 2ポート型アイソレータ 1 の分解斜視図である。この 2ポート型アイソレータ 1は、集中定数型アイソレータであり 、概略、金属製ケース 10と、金属製キャップ 15と、回路基板 20と、永久磁石 30と、中 心電極組立体 40とで構成されている。中心電極組立体 40は、以下に詳述するように 、フェライト 41、中心電極 51, 52, 53を含んでいる。
[0018] ケース 10及びキャップ 15は、ともに軟鉄などの厚さが 0. 05〜0. 25mm程度の強 磁性体材料からなり、回路基板 20、中心電極組立体 40及び永久磁石 30を囲む枠 体形状とされている。ケース 10は側片 11, 11がキャップ 15の側面に対して導電的に 接合され、永久磁石 30とで磁気回路を形成する。また、ケース 10及びキャップ 15に は、 0. 1〜： LOO μ m程度の銅下地めつきの上に 1〜5 μ m程度の銀めつきが施され、 防鲭性を高め、高周波磁束によって発生する渦電流による導体損失やグランド電流 による導体損失を軽減させる。
[0019] 永久磁石 30はフェライト 41の主面 41aに対して直流バイアス磁界を該主面 41aに 略垂直方向に印加するものである。図 2に示す中心電極組立体 40の等価回路に示 されているように、第 1中心電極 51 (インダクタ L1)と第 2中心電極 52 (インダクタ L2) 、及び、第 3中心電極 53 (インダクタ L3)と第 2中心電極 52とがフェライト 41を介して 高周波的に結合されている。
[0020] 永久磁石 30は、通常、ストロンチウム系、ノリウム系ゃランタン コバルト系のフェラ イトマグネットが用いられる。これらは、金属マグネットが導体であるのと比較して、誘 電体でもあるため、永久磁石 30の内部に高周波磁束が損失少なく分布することがで きる。そのため、永久磁石 30を中心電極 51, 52, 53に近接させて配置しても、挿入 損失をはじめとする電気特性をほとんど劣化させない。また、フ ライト 41と温度特性 が近 、ため、アイソレータとしての温度特性が良好となる。
[0021] 中心電極^ &立体 40は、直方体形状をなすフェライト 41の第 1主面 41a (表面）上に 互 ヽに電気的に絶縁された第 1中心電極 51、第 2中心電極 52及び第 3中心電極 53 を形成したものである。第 1中心電極 51及び第 3中心電極 53は互いに交差すること はなぐかつ、第 2中心電極 52と互いに絶縁された状態で交差している。
[0022] 詳しくは、第 1中心電極 51はその一端 51aがフェライト 41の第 1側面 41bに位置し、 その他端 51bが第 2側面 41cに位置している。一端 51aを A電極、他端 51bを B電極 と称する。第 2中心電極 52はその一端 52aがフェライト 41の第 3側面 41dに位置し、 その他端 52bが第 4側面 41eに位置している。一端 52aを B電極、他端 52bを C電極 と称する。また、第 3中心電極 53はその一端 53aがフ ライト 41の第 1側面 41bに位 置し、その他端 53bが第 2側面 41cに位置している。一端 53aを C電極、他端 53bを D電極と称する。
[0023] ところで、中心電極 51, 52, 53は、フェライト 41の主面 41a及び側面 41b〜41eに 銅、銅合金の金属板や金属箔及びそれらに銀や銀合金のめっきを施したものを設け ることが好ましい。また、銀や銅の厚膜や薄膜による膜電極として形成してもよぐ印 刷や転写、フォトリソグラフ、エッチングなどの加工技術を用いて、所定の形状に高精 度に形成してもよい。また、フェライト 41には YIGフェライトなどが用いられている。
[0024] 回路基板 20は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結し た積層型基板であり、その内部には、図 3及び図 4に示すように、整合用コンデンサ C 1, C2, C3、終端抵抗 Rl, R2が内蔵されている。また、上面には端子電極 21a, 21 b, 22a, 22b, 23a, 23b力 下面に ίま外咅接続用端子電極 26a, 26b, 27a, 27b, 28及びグランド電極 29が形成されて 、る。
[0025] 回路基板 20は、厚膜導体電極との同時焼成が可能なガラスとアルミナやその他の 誘電体の混合物を焼成したもの、榭脂とガラスとその他の誘電体からなる複合基板が 用いられる。内部や外部の電極には、銀や銀合金の厚膜や、銅厚膜、銅箔などが用 いられる。特に、外部接続用端子電極 26a, 26b, 27a, 27b, 28は、厚さ 0. 1〜5 /ζ mのニッケルめっきを施した上に、 0. 01〜1 /ζ πιの金めつきを施すことが好ましい。 防鲭、耐はんだ喰われ性の向上、はんだに不要な金属の拡散が生じて脆弱な合金 層ができた結果はんだ接合自体の強度が落ちると 、つた不具合を防止するためであ る。
[0026] なお、外部接続用端子電極 26a, 26b, 27a, 27b, 28は、厚膜電極を肉厚にして 突出させ、前記ケース 10の底部を同一厚さとし、実装回路基板へのはんだ付けを向 上させている。
[0027] ここで、アイソレータ 1の回路構成について説明する。図 2は中心電極組立体 40の 部分を等価回路表記とした場合のアイソレータ 1の等価回路を示し、図 3は中心電極 組立体 40の部分を物理形状に近い形とした場合のアイソレータ 1の等価回路を示し 、図 4は回路基板 20の内部の回路構成を示す。
[0028] 詳しくは、 1第 1中心電極 51の一端 51a (A電極)から同他端に電流を流した場合に 発生する磁界と、第 3中心電極 53の一端 53a (C電極)から同他端に電流を流した場 合に発生する磁界とが、互いに同相同方向となるように接続されている。第 1中心電 極 51と並列に第 1整合用コンデンサ C1及び第 1終端抵抗 R1が接続され、第 2中心 電極 52と並列に第 2整合用コンデンサ C2が接続され、かつ、第 3中心電極 53と並列 に第 3整合用コンデンサ C3及び第 2終端抵抗 R2が接続されている。 [0029] そして、第 1中心電極 51の一端 51a (A電極）と第 3中心電極 53の他端 53b (D電極 )とをバランス入力ポート + P1, — P1とし、第 1中心電極 51の他端 51b (B電極)及び 第 2中心電極 52の一端 52a (B電極）をバランス出力ポート + P2とする。また、第 2中 心電極の他端 52b (C電極）及び第 3中心電極 53の一端 53a (C電極）とをバランス出 力ポート P2としている。
[0030] 即ち、図 4のブロック図に示すように、回路基板 20の下面に形成された外部接続用 端子電極 26aがバランス入力ポート + P1として機能し、端子電極 26bがバランス入 力ポート— P1として機能する。また、端子電極 27aがバランス出力ポート + P2として 機能し、端子電極 27bがバランス出力ポート— P2として機能する。
[0031] また、回路基板 20の表面に形成された端子電極 21a, 21bは第 1中心電極 51の一 端 51a及び他端 51bと接続され、端子電極 22a, 22bは第 2中心電極 52の一端 52a 及び他端 52bと接続される。また、端子電極 23a, 23bは第 3中心電極 53の一端 53a 及び他端 53bに接続される。
[0032] 以上の構成からなるアイソレータ 1においては、バランス入力ポート + P1, —P1に バランス信号（180° の位相差のある差動信号)が入力されると、第 1中心電極 51に 電流が流れ、フ ライト 41に高周波磁界が発生する。この高周波磁界によって第 1中 心電極 51に磁気的に結合している第 2中心電極 52に電流が流れるとともに、第 1中 心電極 51で発生する磁界と第 3中心電極 53に流れる電流で発生する磁界とが互い に強め合う方向に結合する。これにより、ノ ンス信号はバランス出力ポート + P2, P2に伝送される。
[0033] 即ち、第 1及び第 3中心電極 51, 53は互いに交差することはなぐかつ、第 2中心 電極 52と互 、に絶縁された状態で交差し、第 1中心電極 51と並列に第 1整合用コン デンサ C1及び第 1終端抵抗 R1が接続され、第 2中心電極 52と並列に第 2整合用コ ンデンサ C2が接続され、かつ、第 3中心電極 53と並列に第 3整合用コンデンサ C3 及び第 2終端抵抗 R2が接続されているため、簡単な回路構成カゝらなる小型の集中 定数型アイソレータとなり、挿入損失が小さぐ広帯域な入力整合特性を有する。
[0034] 図 5に、前記アイソレータ 1の二つのバランス入力ポートに逆相（平衡、差動、バラン ス)信号源兼負荷を接続し、二つのバランス出力ポートに逆相（平衡、差動、バランス H言号源兼負荷を接続した場合の S—パラメータ特性を示す。図 5に明らかなように、 700MHzから 800MHzの動作周波数帯において、順方向透過特性（S21)は大きく 、信号は損失が少ない状態で伝達されている。逆方向透過特性 (S12)は小さぐ信 号の伝達がされず、減衰が大きいことがわかる。従って、アイソレータ 1は、大きな非 可逆性、即ち、逆方向信号に対するアイソレーションを持っていることが分かる。
[0035] 図 6に、前記アイソレータ 1の二つのバランス入力ポートを互いに接続して同相（不 平衡、アンバランス)信号源を接続し、二つのバランス出力ポートに逆相（平衡、差動 、ノ ランス)信号源兼負荷を接続した場合の S—パラメータ特性を示す。このとき、二 つのバランス入力ポートは互いに接続されている。図 6から明らかなように、 50MHz 力 3000MHzの広い周波数帯にわたって、順方向透過特性（S21)は 30dB以 下と小さぐ信号が伝達されない状態となっている。逆方向透過特性 (S12)も同様に 、信号の伝達がされず、減衰が大きいことが分力る。
[0036] 図 5及び図 6の対比から明らかなように、アイソレータ 1は良好なバランス性、即ち、 同相信号除去比を有して 、る。
[0037] また、第 1中心電極 51の一端 51a (A電極)から同他端に電流を流した場合に発生 する磁界と、第 3中心電極 53の一端 53a (C電極)から同他端に電流を流した場合に 発生する磁界とが、互いに同相同方向となるように接続され、第 1中心電極 51の一 端 51a (A電極）と第 3中心電極 53の他端 53b (D電極）とをバランス入力ポート + P1 , 一 P1とし、第 1中心電極 51の他端 51b (B電極）及び第 2中心電極 52の一端 52a ( B電極）と第 2中心電極 52の他端 52b (C電極）及び第 3中心電極 53の一端 53a (C 電極）とをバランス出力ポート + P2, — P2としたため、バランを追加することなくバラ ンス入カーバランス出力型のアイソレータを実現できる。
[0038] ところで、前記整合用コンデンサ CI, C2, C3の静電容量は、それぞれ、中心電極 51, 52, 53と動作周波数においておおよそ共振する値が選択される。終端抵抗 R1 , R2はアイソレータ 1を 50 Ωの回路で用いるとすると、略 50 Ωの値を選択することに なるが、中心電極 51, 52, 53のインダクタンス値によっては 25〜100 Ω程度の値が 適切である。
[0039] また、第 2中心電極 52及び第 2整合用コンデンサ C2は、 Q値の高い、即ち、低損 失の素子を用いることが好ましい。これらの Q値が低いと、挿入損失が増加する。第 1 中心電極 51と第 1整合用コンデンサ Cl、及び、第 3中心電極 53と第 3整合用コンデ ンサ C3は、 Q値が低くても挿入損失は増加しない。しかし、極端に Q値が低いとアイ ソレーシヨンの帯域幅が減少する。
[0040] 本第 1実施例において、回路基板 20は多層誘電体基板である。これにて、内部に コンデンサやインダクタなどの回路網を内蔵することができ、アイソレータ 1の小型化 、薄型化が達成でき、回路素子間の接続が基板内で行われるために信頼性の向上 が期待できる。勿論、回路基板 20は必ずしも多層である必要はなぐ単層であっても よぐ整合用コンデンサや終端抵抗などをチップタイプとして外付けしてもょ ヽ。
[0041] また、回路基板 20の下面には、通信機器などのプリント基板に本アイソレータ 1を 実装するための外部接続用端子電極 26a, 26b, 27a, 27b, 28が設けられている。 これにて、電気接合箇所が減少するため、低損失で高信頼性を得ることができる。加 えて、別の端子部品を設ける必要がなぐ一層の低価格ィ匕が可能となり、回路基板 2 0の下面位置が端子面になるので低背化できる。
[0042] (第 2実施例、図 7〜図 9参照）
本発明に係る非可逆回路素子の第 2実施例である 2ポート型アイソレータは、図 7に 示す中心電極組立体 40を備えるとともに、図 9に示す等価回路を構成したものであり 、他の構成は前記第 1実施例であるアイソレータ 1と同様である。
[0043] 第 1中心電極 51はフェライト 41の第 1主面 41a上にその長手方向に形成され、第 3 中心電極 53は第 2主面 41f上にその長手方向に形成され、両者は互いに交差する ことはない。第 2中心電極 52は第 1及び第 2主面 41a, 41f上にその短辺方向に 2タ ーン卷回され、第 1及び第 3中心電極 51, 53と互いに絶縁された状態で交差してい る。なお、第 2中心電極 52は 3ターン以上卷回してもよい。
[0044] 即ち、図 8に詳細に示すように、第 1中心電極 51はフェライト 41の第 1主面 41a上に その長手方向に形成され、一端 51a (A電極)が第 1側面 41bに臨んで位置し、他端 51b (B電極）が第 2側面 41cに臨んで位置している。第 2中心電極 52はその一端 52 a (B電極）が第 4側面 41eに位置し、第 1主面 41aから第 3側面 41d、第 2主面 41f、 第 4側面 41e、第 1主面 41a、第 3側面 41d、さらに第 2主面 4 Ifから他端 52b (C電極 )が第 4側面 41eに位置するように都合 2ターン卷回されている。また、第 3中心電極 5 3は第 2主面 41f上にその長手方向に形成され、一端 53a (C電極）が第 2側面 41cに 臨んで位置し、他端 53b (D電極）が第 1側面 41bに臨んで位置している。
[0045] 回路構成は、図 9の等価回路に示すように、第 1実施例として図 2で示した等価回 路と基本的に同様であり、さらに、整合用コンデンサ CS1〜CS4及びインピーダンス 調整用コンデンサ CP1, CP2が追加されている。
[0046] 即ち、コンデンサ CS1はバランス入力ポート + P1と A電極との間に挿入され、コン デンサ CS2はバランス出力ポート + P2と B電極との間に挿入されている。コンデンサ CS3はバランス入力ポート P1と D電極との間に挿入され、コンデンサ CS4はバラン ス出力ポート一 P2と C電極との間に挿入されている。また、コンデンサ CP1はバラン ス入力ポート + P1, —P1の間に挿入され、コンデンサ CP2はバランス出力ポート + P2, P2の間に挿入されている。
[0047] 本第 2実施例における他の回路構成は第 1実施例と同様であり、その作用効果も第 1実施例と同様である。特に、第 2実施例においては、第 2中心電極 52がフェライト 4 1に 2ターン卷回されていることにより、第 2中心電極 52のインダクタンスが大きくなり、 入力整合が一層広帯域となり、電力増幅器などの前段回路との整合が容易になる。
[0048] また、整合用コンデンサ CS1〜CS4を挿入したため、中心電極 51, 52, 53のイン ダクタンスを大きく設定して広帯域での電気特性を向上させた際でも、アイソレータに 接続される機器とのインピーダンス（50 Ω )を合わせることが容易になる。なお、この 効果はコンデンサ CS1, CS2のいずれか一方、コンデンサ CS3, CS4のいずれか一 方を挿入するだけでも達成することができる。さら〖こ、インピーダンス調整用コンデン サ CP1, CP2を挿入したため、 2倍波又は 3倍波など所望の高調波を抑制することが できる。
[0049] なお、第 1及び第 2実施例において、第 2中心電極 52の電気長は略 1Z4波長又は それより僅かに短い波長であることが好ましい。第 2中心電極 52のインダクタンスが極 めて大きくなることにより、第 2整合用コンデンサ C2を事実上接続する必要なく共振さ せることができ、第 2整合用コンデンサ C2の Q値を原因とする挿入損失の劣化のお それが解消する。し力も、入力整合が一層広帯域となり、電力増幅器などの前段回 路との整合が容易になる。
[0050] (第 3実施例、図 10参照）
図 10は、前記アイソレータ 1とバランス型増幅器 121, 122とを接続した複合電子部 品 120のブロック図である。この複合電子部品 120は、後段回路の動作状態 (例えば 、後段回路の電源供給の有無や電源電圧の状態）、あるいは、動作環境 (例えば、 周囲温度やアンテナ素子などの負荷装置の動作状況）に拘わらず、バランス型増幅 器 122の出力から見た負荷インピーダンスが一定となる。その結果、バランス型増幅 器 121, 122の電力負荷効率や出力歪み特性などを常に最良の状態で保つことが できる。
[0051] (第 4実施例、図 11参照）
図 11は、前記アイソレータ 1をバランス型発振器 132とバランス型周波数混合器 (ミ キサ） 134との間に挿入した複合電子部品 130のブロック図である。 131は可変容量 ダイオード、 133, 135, 137はバランス型増幅器、 136はバランス型フィルタ（例えば 、表面弾性波フィルタ）である。
[0052] この複合電子部品 130は、バランス型周波数混合器 134やバランス型フィルタ 136 の動作状態、あるいは、複合電子部品 130自体の動作環境に拘わらず、バランス型 増幅器 133の出力端力も見た負荷インピーダンスが一定となる。その結果、ノ《ランス 型発振器 132の発振周波数や出力電力などが変動せず、最良の動作状態を常に保 つことができる。特に、ノ ランス型周波数混合器 134の電源が断続的に供給されてい る場合でも、バランス型発振器 132の発振周波数が瞬間的に変動しない。
[0053] (第 5実施例、図 12参照）
また、図 12は、前記アイソレータ 1を通信装置である携帯電話 150の RF部分に組 み込んだブロック図である。 138はバランス型変調器 Z復調器、 139, 142はバラン ス型フィルタ、 140はバランス型周波数混合器、 141, 143はバランス型増幅器であ る。アイソレータ 1のバランス出力ポート + P2は受信機部分の周波数混合器 134に 接続され、ノランス出力ポート— P2は送信機部分の周波数混合器 140に接続され ている。
[0054] この携帯電話 150においては、バランス型発振器 132の発振周波数や出力電力な どが変動せず、最良の動作状態を常に保つことができる。特に、送信機部分の周波 数混合機 140の電源が断続的に供給されている場合でも、受信機部分に供給される ノ《ランス型発振器 132の出力が瞬間的に変動しない。また、アイソレータ 1はバランス 型発振器 132の出力を分配する機能も有して ヽる。
[0055] (他の実施例）
なお、本発明に係る非可逆回路素子、複合電子部品及び通信装置は前記実施例 に限定するものではなぐその要旨の範囲内で種々に変更することができる。
[0056] 特に、フェライトは直方体形状以外に、円板形状や 6角形状、 8角形状などであって もよい。また、回路基板 20の構成は任意である。さらに、前記実施例では、中心電極 組立体 40はフェライト 41の主面 41 aを回路基板 20に対して平行に配置した 、わゆる 横置き配置とした力 フェライト 41の主面 41 aを回路基板 20に対して垂直に配置した いわゆる縦置き配置としてもよい。この場合、一対の永久磁石 30で中心電極組立体 40を両側から挟み込むようにすれば、直流バイアス磁界の分布が改善して低損失 · 広帯域動作がより容易に実現する。
産業上の利用可能性
[0057] 以上のように、本発明は、マイクロ波帯で使用されるアイソレータなどの 2ポート型非 可逆回路素子に有用であり、特に、簡単な回路構成で、挿入損失が小さぐ信頼性 が良好な点で優れている。

Claims

請求の範囲
[1] 永久磁石によってバイアス磁界が印加されるフェライトに高周波的に結合している 複数の中心電極を備えた非可逆回路素子において、
前記フヱライトには第 1、第 2及び第 3の中心電極が設けられ、
第 1及び第 3中心電極は互いに交差することはなぐかつ、第 2中心電極と互いに 絶縁された状態で交差し、
第 1中心電極の一端から同他端に電流を流した場合に発生する磁界と、第 3中心 電極の一端力 同他端に電流を流した場合に発生する磁界とが、互いに同相同方 向となるように接続され、
第 1中心電極と並列に第 1整合容量及び第 1終端抵抗が接続され、第 2中心電極と 並列に第 2整合容量が接続され、かつ、第 3中心電極と並列に第 3整合容量及び第 2終端抵抗が接続され、
第 1中心電極の一端と第 3中心電極の他端とを第 1バランス入出力ポートとし、第 1 中心電極の他端及び第 2中心電極の一端と第 2中心電極の他端及び第 3中心電極 の一端とを第 2バランス入出力ポートとすること、
を特徴とする非可逆回路素子。
[2] 少なくとも前記第 2中心電極は前記フェライトに 1回以上卷回されていることを特徴 とする請求の範囲第 1項に記載の非可逆回路素子。
[3] 前記第 2中心電極の電気長は略 1Z4波長又はそれより僅かに短い波長であること を特徴とする請求の範囲第 1項又は第 2項に記載の非可逆回路素子。
[4] 請求の範囲第 1項ないし第 3項のいずれかに記載の非可逆回路素子を略 180° の 位相差で動作する一対の増幅器出力に接続したことを特徴とする複合電子部品。
[5] 請求の範囲第 1項ないし第 3項のいずれかに記載の非可逆回路素子又は請求の 範囲第 4項に記載の複合電子部品を備えたことを特徴とする通信装置。
PCT/JP2006/312781 2005-07-28 2006-06-27 非可逆回路素子、複合電子部品及び通信装置 WO2007013252A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007528380A JP4788713B2 (ja) 2005-07-28 2006-06-27 非可逆回路素子、複合電子部品及び通信装置
EP06767398A EP1909356A4 (en) 2005-07-28 2006-06-27 IRREVERSIBLE CIRCUIT ELEMENT, COMPOSITE ELECTRONIC PARTS AND COMMUNICATION DEVICE
US12/020,723 US7429901B2 (en) 2005-07-28 2008-01-28 Non-reciprocal circuit element, composite electronic component, and communication apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-219549 2005-07-28
JP2005219549 2005-07-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/020,723 Continuation US7429901B2 (en) 2005-07-28 2008-01-28 Non-reciprocal circuit element, composite electronic component, and communication apparatus

Publications (1)

Publication Number Publication Date
WO2007013252A1 true WO2007013252A1 (ja) 2007-02-01

Family

ID=37683155

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/312781 WO2007013252A1 (ja) 2005-07-28 2006-06-27 非可逆回路素子、複合電子部品及び通信装置

Country Status (5)

Country Link
US (1) US7429901B2 (ja)
EP (1) EP1909356A4 (ja)
JP (1) JP4788713B2 (ja)
CN (1) CN100568619C (ja)
WO (1) WO2007013252A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5056878B2 (ja) * 2010-03-19 2012-10-24 株式会社村田製作所 回路モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5252546A (en) * 1975-10-27 1977-04-27 Matsushita Electric Ind Co Ltd Isolator
JP2004088743A (ja) * 2002-06-27 2004-03-18 Murata Mfg Co Ltd ２ポート型アイソレータおよび通信装置
WO2004084338A1 (ja) * 2003-03-18 2004-09-30 Murata Manufacturing Co., Ltd. ３ポート型非可逆回路素子、複合電子部品および通信装置
JP2004304434A (ja) * 2003-03-31 2004-10-28 Hitachi Metals Ltd ３巻線型非可逆素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840957B2 (ja) * 2001-01-24 2006-11-01 株式会社村田製作所 非可逆回路素子及び通信装置
JP3885749B2 (ja) * 2003-03-18 2007-02-28 株式会社村田製作所 ２ポート型非可逆回路素子、複合電子部品および通信装置
EP1772926B1 (en) * 2004-07-30 2009-06-03 Murata Manufacturing Co., Ltd. 2 port type isolator and communication unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5252546A (en) * 1975-10-27 1977-04-27 Matsushita Electric Ind Co Ltd Isolator
JP2004088743A (ja) * 2002-06-27 2004-03-18 Murata Mfg Co Ltd ２ポート型アイソレータおよび通信装置
WO2004084338A1 (ja) * 2003-03-18 2004-09-30 Murata Manufacturing Co., Ltd. ３ポート型非可逆回路素子、複合電子部品および通信装置
JP2004304434A (ja) * 2003-03-31 2004-10-28 Hitachi Metals Ltd ３巻線型非可逆素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1909356A4 *

Also Published As

Publication number Publication date
CN100568619C (zh) 2009-12-09
EP1909356A4 (en) 2009-08-12
US20080111648A1 (en) 2008-05-15
JP4788713B2 (ja) 2011-10-05
JPWO2007013252A1 (ja) 2009-02-05
EP1909356A1 (en) 2008-04-09
CN101233650A (zh) 2008-07-30
US7429901B2 (en) 2008-09-30

Similar Documents

Publication Publication Date Title
US7532084B2 (en) Nonreciprocal circuit element
JP2006311455A (ja) 非可逆回路素子、その製造方法及び通信装置
US7432777B2 (en) Non-reciprocal circuit element, composite electronic component, and communication apparatus
JP3840957B2 (ja) 非可逆回路素子及び通信装置
JP2006050543A (ja) 非可逆回路素子
US20020030548A1 (en) Nonreciprocal circuit device and communication apparatus including the same
JP4858542B2 (ja) 非可逆回路素子
US6819198B2 (en) Nonreciprocal circuit device and high-frequency circuit apparatus
JP3885749B2 (ja) ２ポート型非可逆回路素子、複合電子部品および通信装置
US9172125B1 (en) Non-reciprocal circuit element
JP4788713B2 (ja) 非可逆回路素子、複合電子部品及び通信装置
JP4345254B2 (ja) 非可逆回路素子及び通信装置
JP2007306148A (ja) 非可逆回路素子及び通信装置
JP3975952B2 (ja) 非可逆回路素子、複合電子部品および通信装置
US8279017B2 (en) Magnetic resonance type isolator
JP4293118B2 (ja) 非可逆回路素子および通信装置
US8319575B2 (en) Magnetic resonance type isolator
JP4348875B2 (ja) 非可逆回路素子及び通信装置
US8581673B2 (en) Circuit module
JP2006222880A (ja) 非可逆回路素子
JP2002359503A (ja) 非可逆回路素子および通信装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680027456.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007528380

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2006767398

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12020723

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE