JP3952716B2 - 高周波回路部品 - Google Patents
高周波回路部品 Download PDFInfo
- Publication number
- JP3952716B2 JP3952716B2 JP2001279740A JP2001279740A JP3952716B2 JP 3952716 B2 JP3952716 B2 JP 3952716B2 JP 2001279740 A JP2001279740 A JP 2001279740A JP 2001279740 A JP2001279740 A JP 2001279740A JP 3952716 B2 JP3952716 B2 JP 3952716B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- capacitor electrode
- inductor
- electrode pattern
- inductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1766—Parallel LC in series path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Description
【０００１】
【発明の属する技術分野】
本発明は高周波回路部品に関し、特に、絶縁性材料層を積層して構成した積層体内にインダクタおよびキャパシタを有する高周波回路部品に関する。
【０００２】
【従来の技術】
従来より、この種の高周波回路部品としては、インダクタを構成するためのインダクタパターンを表面に形成した絶縁性シートと、キャパシタを構成するためのキャパシタ電極パターンを表面に形成した絶縁性シートと、他の所要の導体パターンを表面に形成した絶縁性シート等を積み重ねて構成した積層体を有する高周波フィルタが知られている。そして、この積層体内において、インダクタパターンにより形成されるインダクタやキャパシタ電極パターンにより形成されるキャパシタが電気的に接続され、所定の高周波フィルタ回路が構成されている。
【０００３】
【発明が解決しようとする課題】
ところで、従来の高周波フィルタにあっては、絶縁性シートの積層の際に、インダクタを構成しているインダクタパターンの位置とキャパシタを構成しているキャパシタ電極パターンの位置とが、その積層方向に対して直角の方向に相対的にずれることがある。この場合、インダクタパターンとキャパシタ電極パターンとの間に生じている浮遊容量にばらつきが生じる。この浮遊容量のばらつきにより、インダクタのインピーダンスにばらつきが生じる。
【０００４】
このように、絶縁性シートの積層のずれにより、インピーダンスにばらつきが生じると、インダクタパターンがＬＣ共振器のインダクタとして用いられている場合や、λ／４共振器として用いられている場合には、共振周波数にばらつきが生じることになる。従って、高周波フィルタとして所望の特性が得られず、製品の歩留まりが低下するという問題があった。このような問題を回避するためには、インダクタパターンとキャパシタ電極パターンとの距離を大きくしたり、インダクタパターンとキャパシタ電極パターンとが重ならないようにパターンのレイアウトに工夫をする必要がある。しかしながら、このような対策を行うと、積層体の形状が大きくなり、高周波フィルタのサイズが大きくなるという問題があった。
【０００５】
そこで、本発明の目的は、インダクタパターンとキャパシタ電極パターンとの間に生じる浮遊容量のばらつきが小さく、従って特性のばらつきが小さい小型の高周波回路部品を提供することにある。
【０００６】
【課題を解決するための手段及び作用】
前記目的を達成するため、本発明に係る高周波回路部品は、
（ａ）静電容量形成用のキャパシタ電極パターンと、
（ｂ）インダクタ形成用のインダクタパターンと、
（ｃ）前記キャパシタ電極パターンと前記インダクタパターンとの間に配置された絶縁性材料層と、
（ｄ）前記キャパシタ電極パターンと前記インダクタパターンと前記絶縁性材料層とを少なくとも積み重ねて構成した積層体とを備え、
（ｅ）前記キャパシタ電極パターンによって構成される第１のコンデンサと前記インダクタパターンとが並列に接続され、他のキャパシタ電極パターンによって構成される第２のコンデンサが前記インダクタパターンおよび前記第１のコンデンサとグランドとの間に接続されており、
（ｆ）前記積層体の積み重ね方向において、前記インダクタパターンの前記キャパシタ電極パターンへの射影が該インダクタパターンの引出し部をも含めて前記キャパシタ電極パターンに内包されているとともに、
（ｇ）前記キャパシタ電極パターンと前記インダクタパターンとの間に配置された前記絶縁性材料層の厚みが０．０２５〜１ｍｍであり、かつ、前記キャパシタ電極パターンの外周縁と前記インダクタパターンの外周縁との距離が０．１ｍｍ以上で１．０ｍｍ以下であること、
を特徴とする。ここに、インダクタパターンは、例えば、螺旋形状および蛇行形状の少なくともいずれか一つのパターン形状を有している。
【０００７】
以上の構成により、キャパシタ電極パターンとインダクタパターンと絶縁性材料層を積み重ねて積層体を形成する際、インダクタパターンの位置とキャパシタ電極パターンの位置とが、その積層方向に対して直角の方向に相対的にずれても、前記の内包関係が破られにくい。このため、インダクタパターンとキャパシタ電極パターンとの対向面積に変化が生じにくく、インダクタパターンとキャパシタ電極パターンとの間に発生する浮遊容量は常に一定の値となる。
【０００８】
【発明の実施の形態】
以下、本発明に係る高周波回路部品の実施の形態について添付の図面を参照して説明する。
【０００９】
［第１実施形態、図１〜図４］
図１に示すように、高周波ローパスフィルタ１０は、インダクタパターン１９，２０をそれぞれ表面に設けた絶縁性シート１４，１３と、キャパシタ電極パターン２１，２２，２３，２４，２５をそれぞれ表面に設けた絶縁性シート１５，１６，１７，１１，１２等で構成されている。絶縁性シート１１〜１７の材料としては、エポキシ等の樹脂やセラミック誘電体、あるいは、磁性体等が用いられる。各絶縁性シート１１〜１７のシート厚は所定の寸法に設定されている。
【００１０】
インダクタパターン１９は螺旋形状であり、その一端１９ａはシート１４の左辺の手前側に露出している。インダクタパターン２０も螺旋形状であり、その一端２０ａはシート１３の左辺の奥側に露出している。インダクタパターン２０の螺旋形状の内側に位置する他端２０ｂは、シート１３に設けたビアホール３３を介して、インダクタパターン１９の螺旋形状の内側に位置する他端１９ｂに電気的に接続される。こうして、インダクタパターン１９と２０は電気的に直列に接続され、インダクタＬを構成する。
【００１１】
一方、キャパシタ電極パターン２１は、シート１５を挟んでグランド側キャパシタ電極パターン２２に対向し、キャパシタＣ１を構成する。キャパシタ電極パターン２１の一端２１ａはシート１５の左辺の手前側に露出している。グランド側キャパシタ電極パターン２２の一端２２ａはシート１６の左辺中央に露出し、他端２２ｂ，２２ｃ，２２ｄはシート１６の右辺の手前側、中央および奥側に露出している。キャパシタ電極パターン２３は、シート１６を挟んでグランド側キャパシタ電極パターン２２に対向し、キャパシタＣ２を構成する。キャパシタ電極パターン２３の一端２３ａはシート１７の左辺の奥側に露出している。キャパシタ電極パターン２４は、シート１１を挟んでキャパシタ電極パターン２５に対向し、キャパシタＣ３を構成する。キャパシタ電極パターン２４の一端２４ａはシート１１の左辺の手前側に露出している。キャパシタ電極パターン２５の一端２５ａはシート１２の左辺の奥側に露出している。
【００１２】
ここに、インダクタパターン１９とキャパシタ電極パターン２１、並びに、インダクタパターン２０とキャパシタ電極パターン２５は、それぞれ平面視で重なっている。つまり、図２に示すように、絶縁性シート１１〜１７の積み重ね方向において、インダクタパターン１９のキャパシタ電極パターン２１への射影は、キャパシタ電極パターン２１に内包されている。具体的には、インダクタパターン１９の各寸法Ｗ１，Ｌ１，Ｄ１に対して、キャパシタ電極パターン２１の各寸法Ｗ２，Ｌ２，Ｄ２は、それぞれ以下の条件式を満足している。
【００１３】
Ｗ２＝Ｗ１＋（０．１ｍｍ〜１．０ｍｍ）
Ｌ２＝Ｌ１＋（０．１ｍｍ〜１．０ｍｍ）
Ｄ２＝Ｄ１＋（０．１ｍｍ〜１．０ｍｍ）
そして、絶縁性シート１１〜１７の積層の際に発生する積層ばらつきが０．０５ｍｍ〜０．５ｍｍ程度であることを考慮し、インダクタパターン１９は、キャパシタ電極パターン２１の外周縁からＷａ，Ｌａ＝０．０５ｍｍ〜０．５ｍｍ内側の領域に位置するように設定されている。
【００１４】
本第１実施形態においては、インダクタパターン１９，２０とキャパシタ電極パターン２１，２５との間の距離を小さくできることから、絶縁性シート１２，１４の厚みＴが０．０２５ｍｍ〜０．１５ｍｍと薄い場合には、より効果的である。絶縁性シート１１〜１７は、０．０１ｍｍ、０．０２５ｍｍ、０．０５ｍｍ、０．１ｍｍ、０．１５ｍｍ、０．２ｍｍといった厚みのシートを、１枚用いたり、同じ厚みのシートを複数枚用いたり、あるいは、異なる厚みのシートを組み合わせて用いたりして製作する。
【００１５】
同様に、インダクタパターン２０とキャパシタ電極パターン２５も、それぞれ平面視で重なっている。つまり、インダクタパターン２０のキャパシタ電極パターン２５への射影は、キャパシタ電極パターン２５に内包されている。
【００１６】
また、インダクタパターン１９とキャパシタ電極パターン２１との間の距離を規定する絶縁性シート１４、並びに、インダクタパターン２０とキャパシタ電極パターン２５との間の距離を規定する絶縁性シート１２は、その焼成後の厚みＴが０．０２５ｍｍ〜１ｍｍになるように設定している。
【００１７】
インダクタパターン１９，２０およびキャパシタ電極パターン２１〜２５は、スパッタリング法、蒸着法、印刷法、フォトリソグラフィ法等の方法により形成され、Ａｇ−Ｐｄ，Ａｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ等からなる。
【００１８】
各シート１１〜１７は積み重ねられ、さらに上下に保護用絶縁性シートが配設された後、一体的に焼成されることにより、図３に示すような矩形体状の積層体５とされる。積層体５の左右の端面には外部電極１，２，３が形成されている。これらの外部電極１〜３は、スパッタリング法、蒸着法、塗布法（ディップ法）、印刷法等の方法によって形成され、Ａｇ−Ｐｄ，Ａｇ，Ｐｄ，Ｃｕ，Ｃｕ合金などの材料からなる。
【００１９】
積層体５の左側の端面に形成された外部電極１は、インダクタパターン１９およびキャパシタ電極パターン２１，２４に電気的に接続しており、入力外部電極として機能する。外部電極２は、インダクタパターン２０およびキャパシタ電極パターン２３，２５に電気的に接続しており、出力外部電極として機能する。外部電極３は、グランド側キャパシタ電極パターン２２に電気的に接続しており、グランド外部電極として機能する。図４に高周波ローパスフィルタ１０の電気等価回路図を示す。
【００２０】
以上の構成からなる高周波ローパスフィルタ１０は、図２に示すように、絶縁性シート１１〜１７の積層方向において、インダクタパターン１９，２０のキャパシタ電極パターン２１，２５への射影が、キャパシタ電極パターン２１，２５に内包されている。従って、絶縁性シート１１〜１７の積層の過程で、インダクタパターン１９，２０の位置とキャパシタ電極パターン２１，２５の位置とが、その積層方向に対して直角の方向に相対的にずれても、インダクタパターン１９，２０とキャパシタ電極パターン２１，２５との前記内包関係が破られない限り、インダクタパターン１９とキャパシタ電極パターン２１との対向面積、並びに、インダクタパターン２０とキャパシタ電極パターン２５との対向面積に変化が生じることがなく、その間にそれぞれ発生する浮遊容量値は常に一定に維持されることになる。
【００２１】
このため、絶縁性シート１１〜１７の積層のばらつきによるインダクタＬのインピーダンスのばらつきをなくすことができ、フィルタ特性のばらつきが抑えられ、歩留まりの高い高周波ローパスフィルタ１０を得ることができる。また、インダクタパターン１９とキャパシタ電極パターン２１との間の距離や、インダクタパターン２０とキャパシタ電極パターン２５との間の距離を小さくすることができ、かつ、インダクタパターン１９，２０、キャパシタ電極パターン２１，２５のレイアウト上の制約もないので、形状も小型化される。
【００２２】
［第２実施形態、図５及び図６］
図５に示すように、第２実施形態の高周波ローパスフィルタ４０は、前記第１実施形態において、絶縁性シート１３，１４の代わりに、蛇行形状のインダクタパターン４５を表面に設けた絶縁性シート４２と、引出し電極４６，４７をそれぞれ表面に設けた絶縁性シート４１，４３とを配置したものと同様のものである。インダクタパターン４５は単独でインダクタＬを構成している。インダクタパターン４５の一端４５ａは、シート４１に設けたビアホール３３を介して引出し電極４６の一端４６ｂに電気的に接続される。インダクタパターン４５の他端４５ｂは、シート４２に設けたビアホール３３を介して引出し電極４７の一端４７ｂに電気的に接続される。
【００２３】
引出し電極４６の他端４６ａは、シート４１の左辺の奥側に露出している。引出し電極４７の他端４７ａは、シート４３の左辺の手前側に露出している。引出し電極４６，４７は、一端４６ｂ、４７ｂを残して、平面視でインダクタパターン４５と重ならないように配設される。逆に、引出し電極４６，４７は、平面視でキャパシタ電極パターン２１，２５の引出し部分と重なるように配設される。
【００２４】
ここに、インダクタパターン４５とキャパシタ電極パターン２１，２５は、それぞれ平面視で重なっている。つまり、図６に示すように、絶縁性シート４１〜４３等の積み重ね方向において、インダクタパターン４５のキャパシタ電極パターン２１，２５への射影は、キャパシタ電極パターン２１，２５に内包されている。具体的には、インダクタパターン４５の各寸法Ｗ１，Ｌ１に対して、キャパシタ電極パターン２１，２５の各寸法Ｗ２，Ｌ２は、それぞれ以下の条件式を満足している。
【００２５】
Ｗ２＝Ｗ１＋（０．１ｍｍ〜１．０ｍｍ）
Ｌ２＝Ｌ１＋（０．１ｍｍ〜１．０ｍｍ）
そして、絶縁性シート４１〜４３等の積層の際に発生する積層ばらつきが０．０５ｍｍ〜０．５ｍｍ程度であることを考慮し、インダクタパターン４５は、キャパシタ電極パターン２１，２５の外周縁からＷａ，Ｌａ＝０．０５ｍｍ〜０．５ｍｍ内側の領域に位置するように設定されている。
【００２６】
また、インダクタパターン４５とキャパシタ電極パターン２１との間の距離を規定する絶縁性シート４２，４３の焼成後のトータル厚みＴ、並びに、インダクタパターン４５とキャパシタ電極パターン２５との間の距離を規定する絶縁性シート１２，４１の焼成後のトータル厚みＴが０．０２５ｍｍ〜１ｍｍになるように設定している。
【００２７】
以上の構成からなる高周波ローパスフィルタ４０は、前記第１実施形態の高周波ローパスフィルタ１０と同様の作用効果を奏する。なお、この高周波ローパスフィルタ４０は、積層方向において、インダクタパターン４５とキャパシタ電極パターン２１，２５との間に、それぞれ引出し電極４７，４６を配設しているが、必要ならば引出し電極４７，４６の他にさらに別のキャパシタ電極パターンを絶縁性シート４１，４３の表面に設けてもよい。このとき設けたキャパシタ電極パターンは、平面視でインダクタパターン４５と重ならないように配設される。
【００２８】
［他の実施形態］
本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００２９】
例えば、図７に示すようなインダクタパターン６１とキャパシタ電極パターン６５であってもよい。インダクタパターン６１は、蛇行状パターン部６２と螺旋状パターン部６３とで構成されている。キャパシタ電極パターン６５は、インダクタパターン６１の外形に合わせて略矩形状をしている。インダクタパターン６１のキャパシタ電極パターン６５への射影は、キャパシタ電極パターン６５に内包されている。具体的には、インダクタパターン６１の各寸法Ｗ１，Ｗ３，Ｌ１に対して、キャパシタ電極パターン６５の各寸法Ｗ２，Ｗ４，Ｌ２は、それぞれ以下の条件式を満足している。
【００３０】
Ｗ２＝Ｗ１＋（０．１ｍｍ〜１．０ｍｍ）
Ｗ４＝Ｗ３＋（０．１ｍｍ〜１．０ｍｍ）
Ｌ２＝Ｌ１＋（０．１ｍｍ〜１．０ｍｍ）
そして、インダクタパターン６１は、キャパシタ電極パターン６５の外周縁から０．０５ｍｍ〜０．５ｍｍ内側の領域に位置するように設定されている。
【００３１】
さらに、キャパシタ電極パターン６５は、インダクタパターン６１との対向部分を避けた位置に開口部（穴部）６６を有している。開口部６６を設けることにより、キャパシタ電極パターン６５により形成されるキャパシタの対向面積を小さくして、その静電容量値を調整（低減）することができる。
【００３２】
さらに、本発明は、バンドパスフィルタ、ハイパスフィルタ、バンドエリミネーションフィルタにおいても適用でき、また、ＲＦモジュールなどの高周波複合部品において、それらの部品の一部に本発明に係る高周波回路部品の構造が適用されたものも含む。
【００３３】
また、前記実施形態は個産品の場合を例にして説明したが、量産時の場合には複数個分の高周波回路部品を備えたマザー基板を製作し、所望のサイズに切り出して製品とすることができる。さらに、前記実施形態は、導体が形成された絶縁性シートを積み重ねた後、一体的に焼成するものであるが、必ずしもこれに限定されない。シートは予め焼成されたものを用いてもよい。また、以下に説明する製法によって高周波回路部品を製作してもよい。印刷等の手段によりペースト状の絶縁性材料を塗布して絶縁性材料層を形成した後、その絶縁性材料層の表面にペースト状の導電体材料を塗布して任意の導体を形成する。次に、ペースト状の絶縁性材料を前記導体の上から塗布する。こうして順に重ね塗りすることによって積層構造を有する高周波回路部品が得られる。
【００３４】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、積層の過程で、インダクタパターンの位置とキャパシタ電極パターンの位置とが、その積層方向に対して直角の方向に相対的にずれても、インダクタパターンのキャパシタ電極パターンへの射影がキャパシタ電極パターンに内包されている限り、インダクタパターンとキャパシタ電極パターンとの対向面積に変化が生じにくく、インダクタパターンとキャパシタ電極パターンとの間に発生する浮遊容量は常に一定の値となる。この結果、インピーダンスのばらつきをなくすことができ、積層のばらつきによる、回路の特性のばらつきが抑えられ、歩留まりの高い高周波回路部品を得ることができる。
【００３５】
また、本発明によれば、インダクタパターンとキャパシタ電極パターンとの間の距離を小さくすることができ、かつ、インダクタパターンも螺旋状、蛇行状、それらを組み合わせたパターン形状等、パターンのレイアウト上の制約もないので、形状も小型化される。
【図面の簡単な説明】
【図１】本発明に係る高周波回路部品の第１実施形態を示す分解斜視図。
【図２】図１のインダクタパターンとキャパシタ電極パターンの内包関係を示す説明図。
【図３】図１に示した高周波回路部品の外観斜視図。
【図４】図３に示した高周波回路部品の電気等価回路図。
【図５】本発明に係る高周波回路部品の第２実施形態を示す分解斜視図。
【図６】図５のインダクタパターンとキャパシタ電極パターンの内包関係を示す説明図。
【図７】他の実施形態を示す説明図。
【符号の説明】
５…積層体
１０，４０…高周波ローパスフィルタ
１１〜１７，４１〜４３…絶縁性シート
１９，２０…インダクタパターン
２１〜２５…キャパシタ電極パターン
Ｌ…インダクタ
Ｃ１〜Ｃ３…キャパシタ
Ｔ…キャパシタ電極パターンとインダクタパターンとの間隔
【発明の属する技術分野】
本発明は高周波回路部品に関し、特に、絶縁性材料層を積層して構成した積層体内にインダクタおよびキャパシタを有する高周波回路部品に関する。
【０００２】
【従来の技術】
従来より、この種の高周波回路部品としては、インダクタを構成するためのインダクタパターンを表面に形成した絶縁性シートと、キャパシタを構成するためのキャパシタ電極パターンを表面に形成した絶縁性シートと、他の所要の導体パターンを表面に形成した絶縁性シート等を積み重ねて構成した積層体を有する高周波フィルタが知られている。そして、この積層体内において、インダクタパターンにより形成されるインダクタやキャパシタ電極パターンにより形成されるキャパシタが電気的に接続され、所定の高周波フィルタ回路が構成されている。
【０００３】
【発明が解決しようとする課題】
ところで、従来の高周波フィルタにあっては、絶縁性シートの積層の際に、インダクタを構成しているインダクタパターンの位置とキャパシタを構成しているキャパシタ電極パターンの位置とが、その積層方向に対して直角の方向に相対的にずれることがある。この場合、インダクタパターンとキャパシタ電極パターンとの間に生じている浮遊容量にばらつきが生じる。この浮遊容量のばらつきにより、インダクタのインピーダンスにばらつきが生じる。
【０００４】
このように、絶縁性シートの積層のずれにより、インピーダンスにばらつきが生じると、インダクタパターンがＬＣ共振器のインダクタとして用いられている場合や、λ／４共振器として用いられている場合には、共振周波数にばらつきが生じることになる。従って、高周波フィルタとして所望の特性が得られず、製品の歩留まりが低下するという問題があった。このような問題を回避するためには、インダクタパターンとキャパシタ電極パターンとの距離を大きくしたり、インダクタパターンとキャパシタ電極パターンとが重ならないようにパターンのレイアウトに工夫をする必要がある。しかしながら、このような対策を行うと、積層体の形状が大きくなり、高周波フィルタのサイズが大きくなるという問題があった。
【０００５】
そこで、本発明の目的は、インダクタパターンとキャパシタ電極パターンとの間に生じる浮遊容量のばらつきが小さく、従って特性のばらつきが小さい小型の高周波回路部品を提供することにある。
【０００６】
【課題を解決するための手段及び作用】
前記目的を達成するため、本発明に係る高周波回路部品は、
（ａ）静電容量形成用のキャパシタ電極パターンと、
（ｂ）インダクタ形成用のインダクタパターンと、
（ｃ）前記キャパシタ電極パターンと前記インダクタパターンとの間に配置された絶縁性材料層と、
（ｄ）前記キャパシタ電極パターンと前記インダクタパターンと前記絶縁性材料層とを少なくとも積み重ねて構成した積層体とを備え、
（ｅ）前記キャパシタ電極パターンによって構成される第１のコンデンサと前記インダクタパターンとが並列に接続され、他のキャパシタ電極パターンによって構成される第２のコンデンサが前記インダクタパターンおよび前記第１のコンデンサとグランドとの間に接続されており、
（ｆ）前記積層体の積み重ね方向において、前記インダクタパターンの前記キャパシタ電極パターンへの射影が該インダクタパターンの引出し部をも含めて前記キャパシタ電極パターンに内包されているとともに、
（ｇ）前記キャパシタ電極パターンと前記インダクタパターンとの間に配置された前記絶縁性材料層の厚みが０．０２５〜１ｍｍであり、かつ、前記キャパシタ電極パターンの外周縁と前記インダクタパターンの外周縁との距離が０．１ｍｍ以上で１．０ｍｍ以下であること、
を特徴とする。ここに、インダクタパターンは、例えば、螺旋形状および蛇行形状の少なくともいずれか一つのパターン形状を有している。
【０００７】
以上の構成により、キャパシタ電極パターンとインダクタパターンと絶縁性材料層を積み重ねて積層体を形成する際、インダクタパターンの位置とキャパシタ電極パターンの位置とが、その積層方向に対して直角の方向に相対的にずれても、前記の内包関係が破られにくい。このため、インダクタパターンとキャパシタ電極パターンとの対向面積に変化が生じにくく、インダクタパターンとキャパシタ電極パターンとの間に発生する浮遊容量は常に一定の値となる。
【０００８】
【発明の実施の形態】
以下、本発明に係る高周波回路部品の実施の形態について添付の図面を参照して説明する。
【０００９】
［第１実施形態、図１〜図４］
図１に示すように、高周波ローパスフィルタ１０は、インダクタパターン１９，２０をそれぞれ表面に設けた絶縁性シート１４，１３と、キャパシタ電極パターン２１，２２，２３，２４，２５をそれぞれ表面に設けた絶縁性シート１５，１６，１７，１１，１２等で構成されている。絶縁性シート１１〜１７の材料としては、エポキシ等の樹脂やセラミック誘電体、あるいは、磁性体等が用いられる。各絶縁性シート１１〜１７のシート厚は所定の寸法に設定されている。
【００１０】
インダクタパターン１９は螺旋形状であり、その一端１９ａはシート１４の左辺の手前側に露出している。インダクタパターン２０も螺旋形状であり、その一端２０ａはシート１３の左辺の奥側に露出している。インダクタパターン２０の螺旋形状の内側に位置する他端２０ｂは、シート１３に設けたビアホール３３を介して、インダクタパターン１９の螺旋形状の内側に位置する他端１９ｂに電気的に接続される。こうして、インダクタパターン１９と２０は電気的に直列に接続され、インダクタＬを構成する。
【００１１】
一方、キャパシタ電極パターン２１は、シート１５を挟んでグランド側キャパシタ電極パターン２２に対向し、キャパシタＣ１を構成する。キャパシタ電極パターン２１の一端２１ａはシート１５の左辺の手前側に露出している。グランド側キャパシタ電極パターン２２の一端２２ａはシート１６の左辺中央に露出し、他端２２ｂ，２２ｃ，２２ｄはシート１６の右辺の手前側、中央および奥側に露出している。キャパシタ電極パターン２３は、シート１６を挟んでグランド側キャパシタ電極パターン２２に対向し、キャパシタＣ２を構成する。キャパシタ電極パターン２３の一端２３ａはシート１７の左辺の奥側に露出している。キャパシタ電極パターン２４は、シート１１を挟んでキャパシタ電極パターン２５に対向し、キャパシタＣ３を構成する。キャパシタ電極パターン２４の一端２４ａはシート１１の左辺の手前側に露出している。キャパシタ電極パターン２５の一端２５ａはシート１２の左辺の奥側に露出している。
【００１２】
ここに、インダクタパターン１９とキャパシタ電極パターン２１、並びに、インダクタパターン２０とキャパシタ電極パターン２５は、それぞれ平面視で重なっている。つまり、図２に示すように、絶縁性シート１１〜１７の積み重ね方向において、インダクタパターン１９のキャパシタ電極パターン２１への射影は、キャパシタ電極パターン２１に内包されている。具体的には、インダクタパターン１９の各寸法Ｗ１，Ｌ１，Ｄ１に対して、キャパシタ電極パターン２１の各寸法Ｗ２，Ｌ２，Ｄ２は、それぞれ以下の条件式を満足している。
【００１３】
Ｗ２＝Ｗ１＋（０．１ｍｍ〜１．０ｍｍ）
Ｌ２＝Ｌ１＋（０．１ｍｍ〜１．０ｍｍ）
Ｄ２＝Ｄ１＋（０．１ｍｍ〜１．０ｍｍ）
そして、絶縁性シート１１〜１７の積層の際に発生する積層ばらつきが０．０５ｍｍ〜０．５ｍｍ程度であることを考慮し、インダクタパターン１９は、キャパシタ電極パターン２１の外周縁からＷａ，Ｌａ＝０．０５ｍｍ〜０．５ｍｍ内側の領域に位置するように設定されている。
【００１４】
本第１実施形態においては、インダクタパターン１９，２０とキャパシタ電極パターン２１，２５との間の距離を小さくできることから、絶縁性シート１２，１４の厚みＴが０．０２５ｍｍ〜０．１５ｍｍと薄い場合には、より効果的である。絶縁性シート１１〜１７は、０．０１ｍｍ、０．０２５ｍｍ、０．０５ｍｍ、０．１ｍｍ、０．１５ｍｍ、０．２ｍｍといった厚みのシートを、１枚用いたり、同じ厚みのシートを複数枚用いたり、あるいは、異なる厚みのシートを組み合わせて用いたりして製作する。
【００１５】
同様に、インダクタパターン２０とキャパシタ電極パターン２５も、それぞれ平面視で重なっている。つまり、インダクタパターン２０のキャパシタ電極パターン２５への射影は、キャパシタ電極パターン２５に内包されている。
【００１６】
また、インダクタパターン１９とキャパシタ電極パターン２１との間の距離を規定する絶縁性シート１４、並びに、インダクタパターン２０とキャパシタ電極パターン２５との間の距離を規定する絶縁性シート１２は、その焼成後の厚みＴが０．０２５ｍｍ〜１ｍｍになるように設定している。
【００１７】
インダクタパターン１９，２０およびキャパシタ電極パターン２１〜２５は、スパッタリング法、蒸着法、印刷法、フォトリソグラフィ法等の方法により形成され、Ａｇ−Ｐｄ，Ａｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ等からなる。
【００１８】
各シート１１〜１７は積み重ねられ、さらに上下に保護用絶縁性シートが配設された後、一体的に焼成されることにより、図３に示すような矩形体状の積層体５とされる。積層体５の左右の端面には外部電極１，２，３が形成されている。これらの外部電極１〜３は、スパッタリング法、蒸着法、塗布法（ディップ法）、印刷法等の方法によって形成され、Ａｇ−Ｐｄ，Ａｇ，Ｐｄ，Ｃｕ，Ｃｕ合金などの材料からなる。
【００１９】
積層体５の左側の端面に形成された外部電極１は、インダクタパターン１９およびキャパシタ電極パターン２１，２４に電気的に接続しており、入力外部電極として機能する。外部電極２は、インダクタパターン２０およびキャパシタ電極パターン２３，２５に電気的に接続しており、出力外部電極として機能する。外部電極３は、グランド側キャパシタ電極パターン２２に電気的に接続しており、グランド外部電極として機能する。図４に高周波ローパスフィルタ１０の電気等価回路図を示す。
【００２０】
以上の構成からなる高周波ローパスフィルタ１０は、図２に示すように、絶縁性シート１１〜１７の積層方向において、インダクタパターン１９，２０のキャパシタ電極パターン２１，２５への射影が、キャパシタ電極パターン２１，２５に内包されている。従って、絶縁性シート１１〜１７の積層の過程で、インダクタパターン１９，２０の位置とキャパシタ電極パターン２１，２５の位置とが、その積層方向に対して直角の方向に相対的にずれても、インダクタパターン１９，２０とキャパシタ電極パターン２１，２５との前記内包関係が破られない限り、インダクタパターン１９とキャパシタ電極パターン２１との対向面積、並びに、インダクタパターン２０とキャパシタ電極パターン２５との対向面積に変化が生じることがなく、その間にそれぞれ発生する浮遊容量値は常に一定に維持されることになる。
【００２１】
このため、絶縁性シート１１〜１７の積層のばらつきによるインダクタＬのインピーダンスのばらつきをなくすことができ、フィルタ特性のばらつきが抑えられ、歩留まりの高い高周波ローパスフィルタ１０を得ることができる。また、インダクタパターン１９とキャパシタ電極パターン２１との間の距離や、インダクタパターン２０とキャパシタ電極パターン２５との間の距離を小さくすることができ、かつ、インダクタパターン１９，２０、キャパシタ電極パターン２１，２５のレイアウト上の制約もないので、形状も小型化される。
【００２２】
［第２実施形態、図５及び図６］
図５に示すように、第２実施形態の高周波ローパスフィルタ４０は、前記第１実施形態において、絶縁性シート１３，１４の代わりに、蛇行形状のインダクタパターン４５を表面に設けた絶縁性シート４２と、引出し電極４６，４７をそれぞれ表面に設けた絶縁性シート４１，４３とを配置したものと同様のものである。インダクタパターン４５は単独でインダクタＬを構成している。インダクタパターン４５の一端４５ａは、シート４１に設けたビアホール３３を介して引出し電極４６の一端４６ｂに電気的に接続される。インダクタパターン４５の他端４５ｂは、シート４２に設けたビアホール３３を介して引出し電極４７の一端４７ｂに電気的に接続される。
【００２３】
引出し電極４６の他端４６ａは、シート４１の左辺の奥側に露出している。引出し電極４７の他端４７ａは、シート４３の左辺の手前側に露出している。引出し電極４６，４７は、一端４６ｂ、４７ｂを残して、平面視でインダクタパターン４５と重ならないように配設される。逆に、引出し電極４６，４７は、平面視でキャパシタ電極パターン２１，２５の引出し部分と重なるように配設される。
【００２４】
ここに、インダクタパターン４５とキャパシタ電極パターン２１，２５は、それぞれ平面視で重なっている。つまり、図６に示すように、絶縁性シート４１〜４３等の積み重ね方向において、インダクタパターン４５のキャパシタ電極パターン２１，２５への射影は、キャパシタ電極パターン２１，２５に内包されている。具体的には、インダクタパターン４５の各寸法Ｗ１，Ｌ１に対して、キャパシタ電極パターン２１，２５の各寸法Ｗ２，Ｌ２は、それぞれ以下の条件式を満足している。
【００２５】
Ｗ２＝Ｗ１＋（０．１ｍｍ〜１．０ｍｍ）
Ｌ２＝Ｌ１＋（０．１ｍｍ〜１．０ｍｍ）
そして、絶縁性シート４１〜４３等の積層の際に発生する積層ばらつきが０．０５ｍｍ〜０．５ｍｍ程度であることを考慮し、インダクタパターン４５は、キャパシタ電極パターン２１，２５の外周縁からＷａ，Ｌａ＝０．０５ｍｍ〜０．５ｍｍ内側の領域に位置するように設定されている。
【００２６】
また、インダクタパターン４５とキャパシタ電極パターン２１との間の距離を規定する絶縁性シート４２，４３の焼成後のトータル厚みＴ、並びに、インダクタパターン４５とキャパシタ電極パターン２５との間の距離を規定する絶縁性シート１２，４１の焼成後のトータル厚みＴが０．０２５ｍｍ〜１ｍｍになるように設定している。
【００２７】
以上の構成からなる高周波ローパスフィルタ４０は、前記第１実施形態の高周波ローパスフィルタ１０と同様の作用効果を奏する。なお、この高周波ローパスフィルタ４０は、積層方向において、インダクタパターン４５とキャパシタ電極パターン２１，２５との間に、それぞれ引出し電極４７，４６を配設しているが、必要ならば引出し電極４７，４６の他にさらに別のキャパシタ電極パターンを絶縁性シート４１，４３の表面に設けてもよい。このとき設けたキャパシタ電極パターンは、平面視でインダクタパターン４５と重ならないように配設される。
【００２８】
［他の実施形態］
本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００２９】
例えば、図７に示すようなインダクタパターン６１とキャパシタ電極パターン６５であってもよい。インダクタパターン６１は、蛇行状パターン部６２と螺旋状パターン部６３とで構成されている。キャパシタ電極パターン６５は、インダクタパターン６１の外形に合わせて略矩形状をしている。インダクタパターン６１のキャパシタ電極パターン６５への射影は、キャパシタ電極パターン６５に内包されている。具体的には、インダクタパターン６１の各寸法Ｗ１，Ｗ３，Ｌ１に対して、キャパシタ電極パターン６５の各寸法Ｗ２，Ｗ４，Ｌ２は、それぞれ以下の条件式を満足している。
【００３０】
Ｗ２＝Ｗ１＋（０．１ｍｍ〜１．０ｍｍ）
Ｗ４＝Ｗ３＋（０．１ｍｍ〜１．０ｍｍ）
Ｌ２＝Ｌ１＋（０．１ｍｍ〜１．０ｍｍ）
そして、インダクタパターン６１は、キャパシタ電極パターン６５の外周縁から０．０５ｍｍ〜０．５ｍｍ内側の領域に位置するように設定されている。
【００３１】
さらに、キャパシタ電極パターン６５は、インダクタパターン６１との対向部分を避けた位置に開口部（穴部）６６を有している。開口部６６を設けることにより、キャパシタ電極パターン６５により形成されるキャパシタの対向面積を小さくして、その静電容量値を調整（低減）することができる。
【００３２】
さらに、本発明は、バンドパスフィルタ、ハイパスフィルタ、バンドエリミネーションフィルタにおいても適用でき、また、ＲＦモジュールなどの高周波複合部品において、それらの部品の一部に本発明に係る高周波回路部品の構造が適用されたものも含む。
【００３３】
また、前記実施形態は個産品の場合を例にして説明したが、量産時の場合には複数個分の高周波回路部品を備えたマザー基板を製作し、所望のサイズに切り出して製品とすることができる。さらに、前記実施形態は、導体が形成された絶縁性シートを積み重ねた後、一体的に焼成するものであるが、必ずしもこれに限定されない。シートは予め焼成されたものを用いてもよい。また、以下に説明する製法によって高周波回路部品を製作してもよい。印刷等の手段によりペースト状の絶縁性材料を塗布して絶縁性材料層を形成した後、その絶縁性材料層の表面にペースト状の導電体材料を塗布して任意の導体を形成する。次に、ペースト状の絶縁性材料を前記導体の上から塗布する。こうして順に重ね塗りすることによって積層構造を有する高周波回路部品が得られる。
【００３４】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、積層の過程で、インダクタパターンの位置とキャパシタ電極パターンの位置とが、その積層方向に対して直角の方向に相対的にずれても、インダクタパターンのキャパシタ電極パターンへの射影がキャパシタ電極パターンに内包されている限り、インダクタパターンとキャパシタ電極パターンとの対向面積に変化が生じにくく、インダクタパターンとキャパシタ電極パターンとの間に発生する浮遊容量は常に一定の値となる。この結果、インピーダンスのばらつきをなくすことができ、積層のばらつきによる、回路の特性のばらつきが抑えられ、歩留まりの高い高周波回路部品を得ることができる。
【００３５】
また、本発明によれば、インダクタパターンとキャパシタ電極パターンとの間の距離を小さくすることができ、かつ、インダクタパターンも螺旋状、蛇行状、それらを組み合わせたパターン形状等、パターンのレイアウト上の制約もないので、形状も小型化される。
【図面の簡単な説明】
【図１】本発明に係る高周波回路部品の第１実施形態を示す分解斜視図。
【図２】図１のインダクタパターンとキャパシタ電極パターンの内包関係を示す説明図。
【図３】図１に示した高周波回路部品の外観斜視図。
【図４】図３に示した高周波回路部品の電気等価回路図。
【図５】本発明に係る高周波回路部品の第２実施形態を示す分解斜視図。
【図６】図５のインダクタパターンとキャパシタ電極パターンの内包関係を示す説明図。
【図７】他の実施形態を示す説明図。
【符号の説明】
５…積層体
１０，４０…高周波ローパスフィルタ
１１〜１７，４１〜４３…絶縁性シート
１９，２０…インダクタパターン
２１〜２５…キャパシタ電極パターン
Ｌ…インダクタ
Ｃ１〜Ｃ３…キャパシタ
Ｔ…キャパシタ電極パターンとインダクタパターンとの間隔
Claims (4)
- 静電容量形成用のキャパシタ電極パターンと、
インダクタ形成用のインダクタパターンと、
前記キャパシタ電極パターンと前記インダクタパターンとの間に配置された絶縁性材料層と、
前記キャパシタ電極パターンと前記インダクタパターンと前記絶縁性材料層とを少なくとも積み重ねて構成した積層体とを備え、
前記キャパシタ電極パターンによって構成される第１のコンデンサと前記インダクタパターンとが並列に接続され、他のキャパシタ電極パターンによって構成される第２のコンデンサが前記インダクタパターンおよび前記第１のコンデンサとグランドとの間に接続されており、
前記積層体の積み重ね方向において、前記インダクタパターンの前記キャパシタ電極パターンへの射影が該インダクタパターンの引出し部をも含めて前記キャパシタ電極パターンに内包されているとともに、
前記キャパシタ電極パターンと前記インダクタパターンとの間に配置された前記絶縁性材料層の厚みが０．０２５〜１ｍｍであり、かつ、前記キャパシタ電極パターンの外周縁と前記インダクタパターンの外周縁との距離が０．１ｍｍ以上で１．０ｍｍ以下であること、
を特徴とする高周波回路部品。 - 前記インダクタパターンが、螺旋形状および蛇行形状の少なくともいずれか一つのパターン形状を有していることを特徴とする請求項１に記載の高周波回路部品。
- 前記キャパシタ電極パターンは前記インダクタパターンを挟むように積み重ねられていることを特徴とする請求項１又は請求項２に記載の高周波回路部品。
- 前記インダクタパターンの引出し部は前記積層体の積み重ね方向と直交する方向に延在するように形成されていることを特徴とする請求項１ないし請求項３のいずれかに記載の高周波回路部品。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279740A JP3952716B2 (ja) | 2001-09-14 | 2001-09-14 | 高周波回路部品 |
| US10/232,677 US6642812B2 (en) | 2001-09-14 | 2002-09-03 | High frequency circuit component |
| GB0221334A GB2382929B (en) | 2001-09-14 | 2002-09-13 | High frequency circuit component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279740A JP3952716B2 (ja) | 2001-09-14 | 2001-09-14 | 高周波回路部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003087075A JP2003087075A (ja) | 2003-03-20 |
| JP3952716B2 true JP3952716B2 (ja) | 2007-08-01 |
Family
ID=19103865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001279740A Expired - Fee Related JP3952716B2 (ja) | 2001-09-14 | 2001-09-14 | 高周波回路部品 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6642812B2 (ja) |
| JP (1) | JP3952716B2 (ja) |
| GB (1) | GB2382929B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004303947A (ja) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | 複合電子部品 |
| KR100455931B1 (ko) * | 2003-07-23 | 2004-11-06 | (주)매트론 | 임피던스 소자 일체형 트랜스포머와 그것의 구조 및제조방법 |
| KR100541089B1 (ko) * | 2003-10-08 | 2006-01-11 | 삼성전기주식회사 | 적층형 저역 통과 필터 |
| US7711389B2 (en) * | 2003-11-11 | 2010-05-04 | Murata Manufacturing Co., Ltd. | High frequency module |
| JP2005294686A (ja) * | 2004-04-02 | 2005-10-20 | Murata Mfg Co Ltd | 積層コイル部品 |
| US7936045B2 (en) * | 2007-06-11 | 2011-05-03 | Infineon Technologies Ag | Integrated circuit with multi-stage matching circuit |
| CN102590867B (zh) * | 2012-02-03 | 2015-05-27 | 华为终端有限公司 | 移动终端 |
| KR101792277B1 (ko) * | 2012-08-29 | 2017-11-20 | 삼성전기주식회사 | 박막형 공통 모드 필터 |
| CN113039720A (zh) * | 2018-11-22 | 2021-06-25 | 株式会社村田制作所 | 谐振元件、滤波器以及双工器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999595A (en) * | 1988-01-22 | 1991-03-12 | Murata Manufacturing Co., Ltd. | LC filter structure |
| JP3333014B2 (ja) | 1993-10-04 | 2002-10-07 | ティーディーケイ株式会社 | 高周波信号分配・合成器 |
| US5610565A (en) * | 1994-02-02 | 1997-03-11 | Murata Manufacturing Co., Ltd. | Composite LC device with a ground electrode not formed on the inductor parts |
| JPH11317311A (ja) | 1998-03-03 | 1999-11-16 | Matsushita Electric Ind Co Ltd | 複合部品およびその製造方法 |
| JP2000077911A (ja) | 1998-09-02 | 2000-03-14 | Murata Mfg Co Ltd | 多層伝送線路及びこれを用いた電子部品 |
| JP2000295007A (ja) | 1999-04-05 | 2000-10-20 | Tdk Corp | 積層形バンドパスフィルタ |
| JP3480384B2 (ja) | 1999-09-10 | 2003-12-15 | 株式会社村田製作所 | 積層型ｌｃ共振器および積層型ｌｃフィルタ |
| JP2001085965A (ja) | 1999-09-10 | 2001-03-30 | Murata Mfg Co Ltd | 積層型ｌｃ共振器および積層型ｌｃフィルタ |
| JP2001332950A (ja) * | 2000-05-22 | 2001-11-30 | Murata Mfg Co Ltd | 低域通過フィルタ及びそれを用いた移動体通信装置 |
-
2001
- 2001-09-14 JP JP2001279740A patent/JP3952716B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-03 US US10/232,677 patent/US6642812B2/en not_active Expired - Lifetime
- 2002-09-13 GB GB0221334A patent/GB2382929B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB0221334D0 (en) | 2002-10-23 |
| GB2382929A (en) | 2003-06-11 |
| US6642812B2 (en) | 2003-11-04 |
| JP2003087075A (ja) | 2003-03-20 |
| US20030052748A1 (en) | 2003-03-20 |
| GB2382929B (en) | 2003-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3555598B2 (ja) | 積層型インダクタ | |
| US8169288B2 (en) | Electronic component and method for making the same | |
| JP2002057543A (ja) | 積層型ｌｃ部品 | |
| JP3567885B2 (ja) | 積層型ｌｃフィルタ | |
| JPH10335143A (ja) | 積層型インダクタ | |
| JP3570361B2 (ja) | 積層型ｌｃ複合部品 | |
| JP2004072006A (ja) | 積層コモンモードノイズフィルタ | |
| JPH07193403A (ja) | 共振器 | |
| JPH0775208B2 (ja) | インダクター及びインダクターを含む複合部品並びにそれらの製造方法 | |
| JP3952716B2 (ja) | 高周波回路部品 | |
| JP2001313212A (ja) | 積層型コイル及びその製造方法 | |
| JP3077061B2 (ja) | 積層型コイル | |
| JP2004180032A (ja) | 誘電体フィルタ | |
| JP3948233B2 (ja) | 積層型電子部品及びその製造方法 | |
| JP5601334B2 (ja) | 電子部品 | |
| JPH07263908A (ja) | チップ型高周波ローパスフィルタ | |
| JP3204085B2 (ja) | 積層型ノイズフィルタ | |
| JP2670490B2 (ja) | インダクター及びインダクターを含む複合部品並びにそれらの製造方法 | |
| JPH0690978B2 (ja) | インダクター及びインダクターを含む複合部品並びにそれらの製造方法 | |
| WO2005060093A1 (ja) | 積層セラミック電子部品 | |
| JP2000182892A (ja) | 複合電子部品およびその製造方法 | |
| JP7435528B2 (ja) | インダクタ部品 | |
| JP4321155B2 (ja) | Ｌｃ複合部品 | |
| JP2002373809A (ja) | 積層型コモンモードチョークコイル | |
| JP2542468Y2 (ja) | 積層型ｌｃフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3952716 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |