JPH04207806A - デュプレクサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業と■且且豆野 本発明は、送信と受信とを行う通信機などに使用される
デュプレクサに関する。

従来■肢歪 従来のデュプレクサとしては、第１９図に示す回路構成
のものが知られている。このデュプレクサは、共通出力
端子Ｘと、低周波側入力端子ｙと、高周波側入力端子Ｚ
とを備え、共通出力端子χと低周波側入力端子ｙとの間
に低周波側入力端子ｙ側から、並列接続された第１コイ
ルＬｌｌ及び第１コンデンサＣ１ｌからなる第１共振回
路Ｑｌｉと、第２コンデンサＣ１２とが直列に接続され
、共通出力端子Ｘと高周波側入力端子２との間に共通出
力端子Ｘ側から、第２コイルＬ１２と、直列接続した第
３コンデンサＣ１３及び第３コイルＬ１３に、第４コイ
ルＬ１４を並列に接続してなる第２共振回路Ｑ１２とが
接続された構成となっている。前記低周波側入力端子ｙ
は送信用にも受信用にも選択使用され、一方の高周波側
入力端子Ｚは逆の用い方で選択使用される。また、共通
出力端子Ｘにはアンテナなどが接続される。

日が”　しよ゛と　る量 ところで、上記デュプレクサは、使用周波数の関係上、
コイルの素子値としては大きいものが用いられ、また基
板上に上記回路構成となるように印刷等により導電性の
電極膜を形成することにより作製される。

したがって、従来のデュプレクサにおいては、次の問題
点があった。

■コイルの素子値が大きいため、コイルを構成する電極
膜、つまりプリントコイルの面積が非常に大きいものと
なり、この結果として基板も大きいものとなって全体的
に大型化していた。

■コイルの素子数が多いため、コイル間が接近して磁気
的に結合するのを阻止することが困難となっていた。

■回路がアースに接地されていないため、コイルをシー
ルドしようとすると、不要な浮遊容量が生じていた。

■入力端子に接続する他の電子部品との間が回路的に分
断された状態となっていないため、その電子部品によっ
て周波数特性に変化が生じていた。

本発明はかかる課題を解決すべくなされたものであり、
上記問題点をすべて解決したデュプレクサを提供するこ
とを目的とする。

量　を”するための 本発明に係るデュプレクサは、共通出力端子。

低周波側入力端子、高周波側入力端子及び２つのアース
端子を備え、共通出力端子と低周波側入力端子との間に
、共通出力端子側から第１コンデンサと第１コイルを並
列接続してなる第１共振回路と、第２コンデンサとが直
列に接続され、第２コンデンサの低周波側入力端子側と
一方のアース端子との間に第３コンデンサが接続され、
共通出力端子と高周波側入力端子との間に第４コンデン
サが接続され、その第４コンデンサの高周波側入力端子
側と他方のアース端子との間に、第５コンデンサと、直
列接続した第２コイル、第６コンデンサとが並列接続さ
れてなる第２共振回路が接続されていることを特徴とす
る。

作−Ｕ 本発明にあっては、コイルが２個しか使用していない。

よって、コイル間の磁気的結合の阻止や小型化が容易で
ある。また、第１共振回路と第２共振回路の間にある第
４コンデンサが両共振回路を電気的に独立させる機能を
有する。更に、各回路がアースに接地されていて、コイ
ルをシールドしても不要な浮遊容量が生じにくい。

皇−隻一拠 以下、本発明を図面に基づいて具体的に説明する。第１
図は本発明に係るデュプレクサを示す等価回路図である
。このデュプレクサは、共通出力端子Ｘ、低周波側入力
端子Ｙ、高周波側入力端子Ｚ及び２つのアース端子Ｅｌ
、Ｅ２を備える。共通出力端子Ｘと低周波側入力端子Ｙ
との間には、共通出力端子Ｘ側から第１コンデンサＣ１
と第１コイルＬ１を並列接続してなる第１共振回路Ｑ１
と、第２コンデンサＣ２とが直列に接続され、第２コン
デンサＣ２の低周波側入力端子Ｙ側と一方のアース端子
Ｅ１との間に第３コンデンサＣ３が接続されている。

一方、共通出力端子Ｘと高周波側入力端子Ｚとの間には
、第４コンデンサＣ４が接続され、その第４コンデンサ
Ｃ４の高周波側入力端子Ｚ側と他方のアース端子Ｅ２と
の間に、第５コンデンサＣ５と、直列接続した第２コイ
ルＬ２、第６コンデンサＣ６とが並列接続されてなる第
２共振回路Ｑ２が接続されている。

かかる回路構成のデュプレクサは、第２図及び第３図に
示すようにして作製される。

その作製は、例えば第２図に示すように、所定のパター
ンで電極膜をプリントした１０枚の誘電体層Ｕ１〜ＵＩ
Ｏと、電極膜の形成がない誘電体層Ｕｌｌ〜Ｕ１４とを
積層する。その後、第３図に示すように側面の８箇所に
図示しない狭幅の帯状をした外部電極を上下方向に形成
することにより行われる。

具体的には、上側から、電極膜の形成がない誘電体層Ｕ
ｌｌと、上表面にＬｌ用電極膜１が形成された誘電体層
Ｕ１と、同様にＬ１用電極膜２が形成された誘電体層Ｕ
２と、電極膜の形成がない誘電体層ＩＪ１２と、Ｃ１用
電極膜３が形成された誘電体１１Ｕ３と、Ｃ２用電極膜
４が形成された誘電体層Ｕ４と、Ｃ３用電極膜５が形成
された誘電体層Ｕ５と、アース（シールド）用電極膜６
が形成された誘電体層Ｕ６と、電極膜の形成がない誘電
体層Ｕ１３と、Ｌ２用電極膜７が形成された誘電体層Ｕ
７と、電極膜の形成がない誘電体層Ｕ１４と、Ｃ４用電
極膜８が形成された誘電体層Ｕ８と、Ｃ５用電極膜９ａ
とＣ６用電極膜９ｂが形成された誘電体層Ｕ９と、アー
ス（シールド）用電極膜１０が形成された誘電体層ＵＩ
Ｏとが積層されている。

そして、対向する２つの側面に露出している前記Ｃ３用
電極膜５の接続片５ａ部分に外部電極を形成し、Ｌｌ用
電極膜１の一方の接続片１ａとＣ２用電極膜４の一方の
接続片４ａを接続して外部電極を形成する。また、アー
ス用電極膜６の一方の接続片６ａとアース用電極膜１０
の一方の接続片１０ａを接続して、Ｌ１用電極膜２の一
方の接続片２ａ、Ｃ１用電極膜３の接続片３ａ及びＣ４
用電極膜８の接続片８ａを接続して、Ｌ２用電極膜７の
一方の接続片７ａとＣ５用電極膜９ａの接続片９ｃを接
続して、Ｌｌ用電極膜１の他方の接続片１ｂとＬｌ用電
極膜２の他方の接続片２ｂを接続して、Ｌ２用電極膜７
の他方の接続片７ｂとＣ６用電極膜９ｂの接続片９ｄを
接続して、アース用電極膜６の他方の接続片６ｂとアー
ス用電極膜１０の他方の接続片１０ｂを接続して夫々外
部電極を形成する。なお、誘電体層Ｕ１〜Ｕ１４の代わ
りに絶縁体層を用いてもよい。

この接続により第１図に示す回路をもつデュプレクサが
作製される。作製されたデュプレクサは、プリント基板
などの上に実装すると、アース用電極膜１０によりシー
ルドされ、また、中央部に位置するアース用電極膜６に
よりその上の回路と下の回路とがシールドされることと
なる。また、上の回路も下の回路もアースされているの
で、第１コイルＬ１、第２コイルし２間で不要な浮遊容
量が発生せず、又両コイルＬｌ、Ｌ２間が離隔されてい
るので、磁気的に結合しにくい。更には、コイルとして
は２つのコイルＬＬ、Ｌ２Ｌか存在せず、コイル数が少
ないので、プリントコイルの面積を小さくでき全体の寸
法を小型化できる。

ところで、第１図に示すデュプレクサは、第４図に示す
バンドパスフィルタの半固間回路Ａと、第５図に示すバ
ンドパスフィルタの半固間回路Ｂとを組み合わせたもの
である。前記半固間回路Ａは第６図の周波数特性をもち
、半固間回路Ｂは第７図の周波数特性をもつ。

このとき、半固間回路Ａの共振周波数ｆｏｌは下記１式
で求められ、半固間回路Ｂの共振周波数ｆ１．は下記２
式、半固間回路Ａの反共振周波数ｆ　ｏｚは下記３式、
半固間回路Ｂの反共振周波数ｆｒＺは下記４式にて求め
られる。

ｆ　ｏＩ＝　１　／　（２πＤ）・・・（１）但し、Ｄ
＝［Ｌｌ　・　（Ｃ１＋Ｃ２））””ｆ□＝１／（２π
（Ｌｌ・Ｃ２）”２〕・・・（２）ｆｏｚ＝　（Ｃ３十
Ｃ４）／　（２πＥ）・・・（３）但し、Ｅ＝［Ｌ２　
・　（Ｃ３＋Ｃ４））””ｆ、Ｚ＝１／（２π（Ｌ　２
　・Ｃ４）　””　）　・（４）また、半固間回路Ａと
Ｂ夫々の零点ｆと減衰極ｆ′は、夫々下記（５）、（６
）式の関係がある。

ｆ＝ｆ、、＝ｆ、、　　・・・（５） ｆ　’　＝　ｆ　ｏｚ＝　ｆ　ｒ＋　　−（６）具体的
には、共通出力端子Ｘ−低周波側入力端子Ｙとの間の周
波数特性を第８図に示すが、図示の如く零点ｆは２５４
ＭＨｚであり、減衰極ｆ′は３８０ＭＨｚである。一方
、共通出力端子Ｘ−高周波側入力端子Ｚとの間の周波数
特性を第９図に示すが、図示の如く零点ｆは３８０ＭＨ
ｚであり、減衰極ｆ′は２５４ＭＨｚである。なお、両
図中のＦは減衰量を示し、Ｇは反射損失を示す。

よって、このことから理解される如く、上記５．６式を
満足している。なお、上記第８図は第１２図のようにし
て測定した結果であり、第９図は第１３図のようにして
測定した結果である。参考までに第８図、第９図に示し
た周波数特性をさらに広周波域で測定したものを夫々第
１０図、第１１図に示したが、いずれも同様なポールが
２箇所に存在していることがよく判る。更に参考のため
、第８図〜第１１図の各周波数特性をもつ同様の回路お
よび素子値において、夫々シミュレーションを行った周
波数特性を第１４図〜第１７図に示した。これから理解
される如く、各シミュレーション結果は測定特性と極め
て類似したものとなっている。

したがって、上述した半固間回路ＡとＢの構成を変えて
第１８図に示す構成になした場合、つまり第３コンデン
サＣ３の位置を変えた半固間回路Ａ′となし、第４コン
デンサＣ４と第２共振回路Ｑ２とを入れ換えた半固間回
路Ｂ′となした場合には、周波数特性が変動して上記５
．６式を満足させることができず不適である。また、第
１８図のように構成した場合には、適切なインピーダン
スブロックを構成しないと、相互の周波数特性に干渉を
及ぼすことになる。つまり、−点鎖線にて示す半区間回
路Ａ′側のインピーダンスブロックと、二点鎖線にて示
す半区間回路Ｂ′側のインピーダンスブロックが、各入
力端子Ｙ、Ｚと共通出力端子Ｘの間に共存し、独立した
ものとすることができなくなる。

したがって、本発明は、第１図に示す回路になしである
。つまり、本発明のように構成した場合には、−点鎖線
にて示す半固間回路Ａ側のインピーダンスブロックと、
二点鎖線にて示す半区間回路Ｂ側のインピーダンスブロ
ックとが、独立したものとなり、各ブロックの周波数特
性が単体で得られるものに近い状態となる。このとき、
Ｃ４の容量を適当な値としておくことが望ましい。

主所皇蓋来 以上詳述した如く本発明による場合には、コイルが２個
しか使用していないので、磁気結合の阻止や小型化を容
易に行うことができ、また第１共振回路と第２共振回路
の間に第４コンデンサが設けられているので、両共振回
路を電気的に独立させることが可能となり、更に各回路
がアースに接地されているので、コイルをシールドして
も不要な浮遊容量を生じにくくできるという優れた効果
を奏する。

【図面の簡単な説明】

第１図は本発明に係るデュプレクサの回路構成図、第２
図はそのデュプレクサの具体的な構造を示す分解斜視図
、第３図は第２図のものを積層した状態を示す斜視図、
第４図は半固間回路Ａを示す回路構成図、第５図は半固
間回路Ｂを示す回路構成図、第６図は第４図の半固間回
路Ａにおける周波数特性を模式的に示す図、第７図は第
５図における周波数特性を模式的に示す図、第８図及び
第１０図はデュプレクサとなした後における半固間回路
Ａの周波数特性の実測図、第９図及び第１１図はデュプ
レクサとなした後における半固間回路Ｂの周波数特性の
実測図、第１２図及び第１３図は周波数特性の測定回路
図、第１４図及び第１６図はデュプレクサとなした後に
おける半固間回路Ａの周波数特性のシミュレーション特
性、第１５図及び第１７図はデュプレクサとなした後に
おける半固間回路Ｂの周波数特性のシミュレーション特
性、第１８図は本発明の範囲外の回路構成を示す図、第
１９図は従来のデュプレクサの回路構成図である。 Ｘ・・・共通出力端子、Ｙ・・・低周波側入力端子、Ｚ
・・・高周波側入力端子、Ｅｌ、Ｅ２・・・アース端子
、Ｃ１・・・第１コンデンサ、Ｃ２・・・第２コンデン
サ、Ｃ３・・・第３コンデンサ、Ｃ４・・・第４コンデ
ンサ、Ｃ５・・・第５コンデンサ、Ｃ６・・・第６コン
デンサ、Ｌｌ・・・第１コイル、Ｌ２・・・第２コイル
、Ｑｌ・・・第１共振回路、Ｃ２・・・第２共振回路。 特許出願人　株式会社村田製作所 第１図 第３図 第４図 第５図 第６図 周環数− 第７図 周うｇＬ＠

Claims (1)

【特許請求の範囲】
1. （１）共通出力端子，低周波側入力端子，高周波側入力
   端子及び２つのアース端子を備え、共通出力端子と低周
   波側入力端子との間に、共通出力端子側から第１コンデ
   ンサと第１コイルを並列接続してなる第１共振回路と、
   第２コンデンサとが直列に接続され、第２コンデンサの
   低周波側入力端子側と一方のアース端子との間に第３コ
   ンデンサが接続され、共通出力端子と高周波側入力端子
   との間に第４コンデンサが接続され、その第４コンデン
   サの高周波側入力端子側と他方のアース端子との間に、
   第５コンデンサと、直列接続した第２コイル、第６コン
   デンサとが並列接続されてなる第２共振回路が接続され
   ていることを特徴とするデュプレクサ。