CN101064993A - 电路装置 - Google Patents
电路装置 Download PDFInfo
- Publication number
- CN101064993A CN101064993A CN 200710101987 CN200710101987A CN101064993A CN 101064993 A CN101064993 A CN 101064993A CN 200710101987 CN200710101987 CN 200710101987 CN 200710101987 A CN200710101987 A CN 200710101987A CN 101064993 A CN101064993 A CN 101064993A
- Authority
- CN
- China
- Prior art keywords
- metal substrate
- circuit element
- conductive layer
- insulating barrier
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种电路装置,使来自电路元件的热量有效地向金属基板传递并且提高电路装置的散热性。电路装置在金属基板(1)之上形成配线层(20),在配线层之上除了构成控制部(100)的电路元件(14)之外还搭载有功率元件(120)及功率元件(130)。在金属基板的主表面上通过规定图案的槽形成台阶高差。发热量相对较大的高发热性电路元件、即功率元件(120、130)搭载在金属基板的凸部上方,发热量相对较小的低发热性电路元件搭载在金属基板的凹部上方。即,发热量相对较大的功率元件(120、130)距分别与功率元件(120、130)相对向的金属基板的距离,比发热量相对小的控制部的电路元件距与电路元件相对向的金属基板的距离短。
Description
技术领域
本发明涉及电路装置,尤其涉及在金属基板上搭载有电路元件的电路装置。
背景技术
目前,伴随着LSI(Large Scale Integrated Circuit:大型集成电路)的进一步高性能化、高功能化,其耗电也趋于增加。另外,随着电子设备的小型化,要求安装基板也小型化、高密度化、多层化。因此,电路基板单位体积的耗电(热密度)上升,其散热对策变得更加必要。
因此,近年来,作为电路装置的基板,使用具有高散热性的金属基板,并且在该金属基板上安装有LSI等电路元件(例如,参照专利文献1)。
图11是示意地表示上述专利文献1公开的现有的电路装置的构造的剖面图。如图11所示,在现有的电路装置中,在由铝构成的金属基板101上形成有作为绝缘层而起作用的树脂层102,该树脂层102将氧化硅(SiO2)作为填充材料而进行添加。在树脂层102上的规定区域经由树脂构成的粘接层103而安装有使用硅基板的IC芯片104。另外,在树脂层102上的距离IC芯片104的端部隔开规定间隔的区域,经由粘接层103而形成有铜构成的金属配线105。该金属配线105和金属基板101通过树脂层102而绝缘。另外,金属配线105和IC芯片104通过引线106而电连接。
在图11所示的现有的电路装置中,由于使用由铝构成的金属基板101并且在该金属基板101上经由树脂层102而安装IC芯片104,故即使由IC芯片104产生大量的热,其热量也能够通过金属基板101而散热。
专利文献1:(日本)特开平8-288605号公报
另外,近年来还谋求将来自电路元件(IC芯片)的热更有效地向金属基板散热。
发明内容
本发明是鉴于上述问题而提出的,其目的在于使来自电路元件的热更有效地向金属基板传导并提高电路装置的散热性。
本发明一个方面,提供一种电路装置。该电路装置的特征在于,包括:在主表面上形成有台阶高差的金属基板;经由绝缘层而设于金属基板的主表面上的导电层;设置在导电层上的、发热量不同的多个电路元件,多个电路元件中发热量相对大的高发热性电路元件距与该高发热性电路元件相对向的金属基板间的距离,比多个电路元件中发热量相对小的低发热量电路元件距与该低发热性电路元件相对向的金属基板的距离短。
根据该方面,由于高发热性电路元件与金属基板的距离接近,故由高发热性电路元件产生的热量容易传导到金属基板。结果,电路装置整体的散热性提供。
在上述电路装置中,也可以使在高发热性电路元件距与该高发热性电路元件相对向的金属基板之间形成的、由导电层和绝缘层构成的配线层的层数,比在低发热性电路元件距与该低发热性电路元件相对向的金属基板之间形成的、由导电层和绝缘层构成的配线层的层数少。
根据上述结构,由于高发热性电路元件产生的热量不易在层方向上扩散,故由高发热性电路元件产生的热量容易传导到与高发热性电路元件相对向的金属基板。
在上述电路装置中,也可以在金属基板的表面实施表面粗糙化加工。
根据上述结构,能够使金属基板与绝缘层的接触面积增加。由此,可提高金属基板与绝缘层之间的紧密贴合性,并且抑制绝缘层自金属基板剥离。其结果,提供抑制绝缘层自金属基板剥离且散热性提高的电路装置。
在上述方面的电路装置中,可以构成为:高发热性电路元件是向负载供给电力的功率元件,低发热性电路元件控制功率元件的输出或者驱动功率元件。
附图说明
图1是表示实施方式1的电路装置的示意剖面构造的剖面图。
图2(A)~(E)是用于说明实施方式1的电路装置的制作过程的剖面图。
图3(A)~(E)是用于说明实施方式1的电路装置的制作过程的剖面图。
图4是(A)~(D)是用于说明实施方式1的电路装置的制作过程的剖面图。
图5是(A)~(C)是用于说明实施方式1的电路装置的制作过程的剖面图。
图6是表示本实施方式变形例的电路装置的示意剖面构造的剖面图。
图7是(A)~(E)是用于说明本实施方式变形例的电路装置的制作过程的剖面图。
图8是表示实施方式2的电路装置的控制部以及功率部的配置的平面图。
图9是与实施方式2的电路装置的控制部以及功率部关联的等效电路图。
图10是表示实施方式2的电路装置的示意剖面构造的剖面图。
图11是示意地表示现有的电路装置构造的剖面图。
附图标记说明
1:金属基板;2:导热层;3:槽;4:绝缘层;5:台阶高差;6:导电层(最下层的导电层);7:绝缘层;8:导电层;9:绝缘层;10:导电层;11:抗焊料层;12:电路元件;13:引线;14:密封树脂层
具体实施方式
以下,基于附图说明将本发明具体化的实施方式。另外,在全部的附图中,相同的结构要素标注相同的附图标记并适当省略说明。
(实施方式1)
图1是实施方式1的具有金属基板的电路装置的示意剖面图。基于图1对本实施方式的电路装置进行说明。
本实施方式的电路装置包括:金属基板1;导热层2;由多个导电层6、8、10以及绝缘层4、7、9构成的配线层20;抗焊料层11;电路元件12;引线13;密封树脂层14。
金属基板1使用例如厚约1.5mm的铜(Cu)基板。在该金属基板1上设有后述的由导热层2和金属基板1构成的槽3。该槽3至少包围导热层2的周围而形成在除导热层2形成部分之外的金属基板1上。槽3的深度例如约100μm。另外,在金属基板1的槽3的内面(底面及侧面),在其表面上实施有表面粗糙化加工。该表面粗糙化加工得到的金属基板1的算术平均粗糙度Ra约0.3μm~10μm。
导热层2部分地设置在金属基板1之上,在搭载后述的电路元件12的区域的下方部分有选择地形成。该导热层2对应搭载电路元件的区域而划分,其周围被槽3所包围。导热层2的厚度例如约50μm。另外,导电层2由导热率比金属基板1高的金属材料构成。在此,导热层2由于直接设置在金属基板1之上,故来自导热层2的热量直接向金属基板1传导。因此,散热效果好且电路装置的散热性进一步提高。
配线层20形成在具有槽3部分的金属基板1以及导热层2之上,绝缘层4、7、9和导电层6、8、10相互层叠三次而构成。
配线层20的具体结构如下。
在金属基板1及导热层2之上,第一层绝缘层4及导电层6都形成在槽3中。具体而言,绝缘层4形成在槽3中的金属基板1上,第一层导电层(最下层的导电层)6形成在该绝缘层4之上。另外,导电层6为本发明的“第一导电层”的一例。
绝缘层4采用以环氧树脂为主要成分的膜,其厚度例如约80μm。另外,为了提高以环氧树脂为主要成分的绝缘膜4的导热率,向绝缘层4中添加有直径约4μm的填料(最大粒径12μm)。作为该填料,有氧化铝(Al2O3)或氧化硅(SiO2)等。另外,填料的体积填充率约60%~80%。添加有氧化铝或氧化硅等填料的环氧树脂的导热率约2W/(m·K),比未添加填料的环氧树脂的导热率(约0.6W/(m·K))高。
导电层6例如采用铜或铝等金属,其厚度例如约20μm。
第二层绝缘层7采用与绝缘层4相同组成的材料,覆盖导电层6或导热层2而形成。绝缘层7的膜厚例如约80μm。
第二层导电层8采用与导电层6相同的材料,形成在绝缘层7之上。另外,导电层6和导电层8经由配置在规定位置的通孔7a而连接。导电层8的膜厚例如约15μm。另外,导电层8为本发明“第二导电层”的一例。
第三层绝缘层9采用与绝缘层4相同组成的材料,覆盖导电层8而形成。绝缘层9的膜厚例如约80μm。
第三层导电层10采用与导电层6相同的材料,形成在绝缘层9之上。另外,导电层8和导电层10经由配置在规定位置的通孔9a而连接。导电层10的膜厚例如约15μm。
如上,形成三层构造的配线层20。
抗焊料层11覆盖配线层20(绝缘层9和导电层10)而在导电层10的规定部分(与电路元件的搭载区域或引线的连接区域相对应的部分)设有开口。该抗焊料层11作为配线层20的保护层起作用。抗焊料层11的膜厚例如约20μm。
电路元件12例如为IC芯片或LSI芯片等半导体元件、电容器、电阻等无源元件。电路元件12在开口的导电层10之上分别经由例如焊锡、银膏等构成的绝缘性粘接层(未图示)而安装。
引线13采用金线等,将搭载于配线层20上的电路元件12和导电层10电连接。
密封树脂层14将搭载于配线层20之上的电路元件12密封,保护电路元件12不受外界的影响。密封树脂层14的材料例如为环氧树脂等热固化性的绝缘树脂。
(制造方法)
图2~图5是用于说明图1所示的实施方式1的电路装置的制造过程的剖面图。接下来,参照图1~图5说明本实施方式的电路装置的制造过程。
首先,如图2(A)所示,准备厚约1.5mm的金属基板1和厚约50μm的导热层2的层积构造体。在此,导热层2直接设置在金属基板1之上,但也可以经由高导热性的粘接层而设置。
如图2(B)所示,通过光刻法在导热层2的表面形成构图用抗蚀剂膜(未图示),以使形成槽3的区域成为开口部。然后,以构图用抗蚀剂膜为掩模对导热层2进行蚀刻。进而,继续蚀刻,将金属基板1自表面除去到约50μm的深度。最后,将构图用抗蚀剂膜除去。由此,形成由导热层2及金属基板1构成的、约100μm深的槽3。另外,导热层2对应搭载电路元件的区域而划分,槽3包围该导热层2的周围而形成在除导热层2形成部分之外的金属基板1上。
如图2(C)所示,通过湿式蚀刻等将金属基板1的表面粗糙化。若使用硫酸作为药液对铜构成的基板进行湿式蚀刻,则其表面成为具有对应于晶粒的微小凹凸的粗糙面。由此,金属基板1在槽3中的表面具有微小的凹凸而被表面粗糙化。如前所述,该表面粗糙化得到的金属基板1的算术平均粗糙度Ra约为0.3μm~10μm。金属基板1的表面Ra可利用触针式表面形状测定器进行测量。另外,该药液处理不将导热层2的表面粗糙化。
如图2(D)所示,涂敷以上述规定比例含有填料的环氧树脂构成的膜,然后,通过刮片等刮取机构将树脂埋入到槽3中,形成第一层绝缘层4。该绝缘层4的厚度例如约100μm。
如图2(E)所示,使用干式蚀将绝缘层4自表面蚀刻去除约20μm,形成与该绝缘层4之上形成的导电层6的厚度(高度)相当的台阶高差5。结果,槽3中的绝缘层4的厚度约为80μm。
接着,如图3(A)所示,使用无电解镀敷法镀敷约0.5μm厚的铜(Cμ)薄膜(未图示)。然后,使形成导电层6的区域成为开口部而形成构图用抗蚀剂膜(未图示)。接着,使用电解电镀在构图用抗蚀剂膜的开口部内镀敷由铜(Cu)构成的导电层6。导电层6的厚度例如约20μm。然后,将构图用抗蚀剂膜除去。最后,通过以导电层6为掩模蚀刻去除铜薄膜,在绝缘层4之上形成第一层导电层6。其结果,第一层绝缘层4以及导电层6都形成在槽3中。
由图3(B)所示,通过在形成至第一层导电层6的基板上压附由绝缘层7和铜箔8z构成的层积膜,形成厚约80μm的绝缘层7和厚约3μm的铜箔8z。绝缘层7采用具有与绝缘层4相同组成的材料。
如图3(C)所示,使用光刻技术及蚀刻技术将位于通孔7a(参照图1)的形成位置的铜箔8z除去。由此,使绝缘层7的通孔7a的形成区域露出。
如图3(D)所示,通过从铜箔8z的上方照射二氧化碳激光或UV激光,将自绝缘层7的露出表面到达导电层6表面的区域除去。由此,在绝缘层7上形成直径约70μm的、贯通绝缘层7的通孔7a。
如图3(E)所示,使用无电解镀敷法在铜箔8z的表面及通孔7a的内面上镀敷约0.5μm厚的铜。然后,使用电解电镀法在铜箔8z的表面及通孔7a的内部镀铜。另外,在本实施方式中,由于在镀液中添加抑制剂及促进剂,使抑制剂吸附在铜箔8z的表面上并且使促进剂吸附在通孔7a的内面上。由此,可增大通孔7a内面上的镀铜厚度,故可将铜埋入到通孔7a中。结果,如图3(E)所示,在绝缘层7上形成约15μm厚的导电层8,并且在通孔7a中埋入导电层8。
接着,如图4(A)所示,使用光刻技术及蚀刻技术对导电层8进行构图。由此,形成具有规定配线图案的导电层8。
然后,如图4(B)所示,通过在形成至第二层导电层8的基板上压附由绝缘层9和铜箔10z构成的层积膜,形成约80μm厚的绝缘层9和约3μm厚的铜箔10z。绝缘层9采用与绝缘层4相同组成的材料。
如图4(C)所示,使用光刻技术及蚀刻技术将位于通孔9a(参照图1)的形成区域的铜箔10z除去。由此,使绝缘层9的通孔9a的形成区域露出。
如图4(D)所示,通过从铜箔10z的上方照射二氧化碳激光或UV激光,将自绝缘层9的露出表面到导电层8的表面的区域除去。由此,在绝缘层9上形成直径约70μm的、贯通绝缘层9的通孔9a。
然后,如图5(A)所示,使用无电解镀敷法在铜箔10z的表面及通孔9a的内面上镀敷约0.5μm厚的铜。然后,使用电解电镀法在铜箔10z的表面及通孔9a的内部进行镀敷。此时,由于在镀液中添加抑制剂及促进剂,使抑制剂吸附在铜箔10z的表面上并且使促进剂吸附在通孔9a的内面上。由此,可增大通孔9a内面上的镀铜厚度,故而可将铜埋入到通孔9a中。结果,在绝缘层9上形成约15μm厚的导电层10,并且在通孔9a中埋入导电层10。
如图5(B)所示,使用光刻技术及蚀刻技术对导电层10进行构图。由此,形成具有规定配线图案的导电层10。结果,在具有槽3部分的金属基板1及导热层2之上形成绝缘层4、7、9与导电层6、8、10交替层叠的配线层20。
如图5(C)所示,覆盖配线层20(绝缘层9和导电层10),在导电层10的规定部分(与电路元件的搭载区域或引线的连接区域相对应的部分)设有开口部而形成抗焊料层11。抗焊料层11的膜厚例如约20μm。并且,在导电层10之上经由绝缘性材料构成的粘接层(未图示)安装电路元件12。作为电路元件12,例如为IC芯片或LSI芯片等半导体元件、电容器、电阻等无源元件。接着,使用金线等引线13将电路元件12和与焊垫区域对应的导电层10电连接。
最后,如图1所示,覆盖电路元件12而形成由环氧树脂构成的密封树脂层14,以保护设置在配线层20上的电路元件12。
通过这些工序可得到实施方式1的电路装置。
根据以上说明的实施方式1的电路装置,可得到以下的效果。
(1)通过在电路元件12的下方区域设置导热率高于金属基板1的导热层2,来自电路元件12的热量通过配线层20向金属基板1传导时的热阻减少。因此,由于来自电路元件12的热量经由导热层12有效地向金属基板1传导,故散热效果良好,电路装置的散热性提高。另外,在设有导热层2的区域之外,使与配线层20连接的金属基板1的表面成为具有微小凹凸的粗糙面,由此可使金属基板1与配线层20(绝缘层4)的接触面积增加。由此,可提高金属基板1与配线层20(绝缘层4)之间的紧密贴合性,可抑制配线层20(绝缘层4)从金属基板1剥离的情况。其结果,可抑制绝缘层自金属基板的剥离、并提高电路装置的散热性。
(2)通过将导热层2与电路装置12下方设置的导电层6、8、10相对形成,自电路元件12产生的热量经由该电路元件下方区域设置的导电层6、8、10而向导热层2传导,进而从导热层2向金属基板1传导。因此,由电路元件12产生的热量向金属基板1传导时的热阻减少,谋求散热性的进一步提高。
(3)通过由金属基板1和导热层2构成的槽3,在与金属基板1上形成的配线层20之间产生锚固效应,故金属基板1与配线层20的紧密贴合性提高。另外,在槽3中,不仅金属基板1的底面、而且金属基板1的侧面也成为粗糙面,故而与未设置槽3的情况相比,与绝缘层4的接触面积增加。由此,金属基板1与绝缘层4的紧密贴合性提高。其结果,抑制配线层(绝缘层)从上述金属基板剥离的效果进一步增强。
(4)通过将导电层8与导热层2相对设置,由电路元件12产生的热量经由该电路元件12下方区域设置的导电层8而向导热层2传导,进而从导热层2向金属基板1传导。因此,来自电路元件12的热量向金属基板1传导时的热阻减少,谋求散热性的提高。另外,通过使最下层导电层6与从导热层2露出的金属基板1相对,在距离电路元件12较远的位置、热量难以达到的导电层6的下方区域,不易引起金属基板1与绝缘层4的边界面的剥离。其结果,能够抑制电路装置产生的剥离、并提高电路装置的散热性。
(5)通过将最下层导电层6的至少一部分设置在槽3中,可使导电层6进一步离开电路元件12,故而由电路元件12产生的热量更加难以达到导电层6,不易引起金属基板1与绝缘层4的边界面的剥离。因此,抑制配线层(绝缘层)自上述金属基板剥离的效果进一步增强。
(6)在将导电层6埋入形成到槽3中并使电路元件12下方设置的导电层8与导热层2相对形成的情况下,在导热层2上设置的导电层的数量减少一层,可将配线层实质的厚度减薄。因此,可实现电路装置的薄型化。另外,自电路元件12下方设置的导电层8到导热层2的散热路径(间隔)缩短,由此也可谋求散热性的改进。
(7)通过对应电路元件12分别设于其下方的导热层(被划分的导热层)2来谋求向金属基板1的散热。另外,将导热层2对应电路元件12而划分设置,例如,可对应电路元件12的散热量,容易地控制导热层2的部分和其周围的粗糙面加工部分的比例,故可有效地抑制配线层(绝缘层)自上述金属基板的剥离。
(变形例)
图6是实施方式1的变形例的电路装置的示意剖面图。与实施方式1不同之处在于:在金属基板1上不形成凹状的槽。除此之外,与上述实施方式相同。
图7是用于说明实施方式1的变形例的电路装置的制造过程的剖面图。
首先,准备上述图2(A)所示的金属基板1和导热层2的层积构造体。如图7(A)所示,通过光刻法在导热层2的表面上形成构图用抗蚀剂膜(未图示),构成规定的开口部(此时,相当于上述实施方式的槽3)。然后,以构图用抗蚀剂膜作为掩模蚀刻导热层2,使金属基板1的表面露出。另外,导热层2对应搭载电路元件的区域而划分,金属基板1的露出区域包围该导热层2的周围而形成。
如图7(B)所示,通过湿式蚀刻等将金属基板1的表面粗糙化。
如图7(C)所示,通过覆盖金属基板1及导热层2而压附由绝缘层4和铜箔6z构成的层积膜,形成厚约80μm的绝缘层4和厚约3μm的铜箔6z。绝缘层4采用与上述实施方式相同组成的材料。
如图7(D)所示,使用无电解镀敷法及电解电镀法镀铜而形成导电层6。导电层6的厚度例如约20μm。
如图7(E)所示,使用光刻技术及蚀刻技术对导电层6进行构图。由此,形成具有规定配线图案的第一层导电层6。
第二层之后的形成工序与之前所示的图3(B)以后的工序相同。通过这些工序,可得到实施方式1的变形例的电路装置。
通过该变形例的电路装置也可以得到实施方式1所示的上述(1)、(2)、(4)的效果。
另外,在实施方式1中,作为金属基板1使用了铜单层基板,也可以通过例如包层材料构成,该包层材料层积有由铜构成的下层金属层、形成于下层金属层之上的由Fe-Ni类合金(所谓的殷钢合金)构成的中间金属层、形成于中间金属层之上的由铜构成的上层金属层层积。此时,通过调整下层金属层、中间金属层、上层金属层的厚度,可控制这些层积金属基板的热膨胀系数。由此,若为了使金属基板的热膨胀系数接近绝缘层的热膨胀系数而调节各金属层的厚度,则可抑制由于金属基板与绝缘层之间的热膨胀系数差引起的、配线层(绝缘层)自金属基板的剥离。
另外,在实施方式1中表示了三层构造的配线层20的例子,本发明不限于此,例如也可以适用具有单层构造、双层构造或四层以上的构造的配线层。
在上述实施方式中,相对于金属基板1的槽3中的底面及侧面实施了表面粗糙化加工,但本发明不限于此,例如对底面和侧面至少一方进行表面粗糙化加工都可增加金属基板与配线层(绝缘层)的接触面积,故而可得到本发明的效果。
另外,在上述实施方式中,表示了使槽3中导电层6的位置处于金属基板1与导热层2的边界面上侧的例子,但本发明不限于此,例如也可以将导电层6整体配置在金属基板1与导热层2的边界面下侧(金属基板1部分的槽中)。此时,由于来自电路元件12的热量更加难以到达导电层6,故抑制配线层(绝缘层)自上述金属基板剥离的效果进一步增强。
(实施方式2)
图8是表示实施方式2的电路装置的控制部以及功率部的配置的平面图。图9是与实施方式2的电路装置的控制部及功率部相关联的等效电路图。
如图8和图9所示,本实施方式的电路装置具有控制部100及功率部110。
控制部100基于输入信号A~C分别生成控制信号,将所生成的控制信号向功率部110输出。从静音化或低电力化的观点出发,控制部100优选为可对应精准控制的结构。具体而言,控制部100具有信号处理器、RAM、闪存器等由微小COMS工艺制造的电路元件等。另外,控制部100的电源电压低至1.5V~3V左右,发热量相对较低。另外,也可以在控制部100与功率部110之间设置功率元件驱动部,该功率元件驱动部对驱动构成功率部110的功率元件用的信号进行放大。另外,该功率元件驱动部也可以不包含在控制部100中。
功率部110具有功率元件120及功率元件130。功率元件120将输出信号提升到VDD。另外,功率元件130将输出信号减弱到GND。功率元件120及功率元件130例如为了有效地驱动风机马达这样的负载而要求充分的驱动能力。因此,作为功率元件120及功率元件130,例如适合MOS晶体管、双极晶体管、绝缘栅双极晶体管等分立器件。另外,如图9所示,对应一对动力元件120和动力元件130,在控制部100上设置由多个电路元件构成的控制部A~C,基于输入信号A~C分别向一对动力元件120、130发送规定的控制信号。
动力元件120及动力元件130在要驱动的设备负载大的情况下,焦耳热产生的发热变大。因此,与构成控制部100的电路元件相比,功率元件120及功率元件130的发热量大。即,构成控制部100的电路元件相当于发热量相对小的低发热性电路元件。而功率元件120及功率元件130相当于发热量相对大的高发热性电路元件。
以下,对将功率元件130形成N型MOS晶体管的情况进行说明。对来自控制部100的控制信号进行传送的输入线112与功率元件120及功率元件130的栅极连接。功率元件120的源极与VDD配线(电源配线)140连接。另外,功率元件130的源极与GND配线(电源配线)150连接。输出线160与功率元件120的源极和功率元件130的漏极连接。输出线160例如与负载电路(未图示)连接,根据从功率部110输出的理论电平(输出信号A~C)驱动负载电路。即,根据输入线112发送的控制信号,功率元件120的栅极电平为H(接通)、功率元件130的栅极电平为L(断开)的情况下,输出线160发送的控制信号的理论电平为H。相反,根据输入线112发送的控制信号,功率元件120的栅极电平为L(断开)、功率元件130的栅极电平为H(接通)的情况下,输出线160发送的控制信号的理论电平为L。
图10是表示实施方式2的电路装置的示意剖面构造的剖面图。如图10所示,实施方式2的电路装置在金属基板1之上形成配线层20,在配线层20之上,除了构成控制部100的电路元件114之外,还搭载有功率元件120及功率元件130。
在金属基板1的主表面上通过规定图案的槽而形成台阶高差。设于金属基板1主表面的槽的深度对应于其上方搭载的电路元件的发热量。具体而言,发热量相对较大的高发热性电路元件、即功率元件120及功率元件130搭载在金属基板1凸部上方,发热量相对较小的低发热性电路元件114搭载在金属基板1的凹部上方。换言之,发热量相对较大的功率元件120及功率元件130距分别与功率元件120及功率元件130相对向的金属基板1的距离,比发热量相对小的控制部100的电路元件114距与电路元件114相对向的金属基板1的距离短。
由此,功率元件120及功率元件130与金属基板1的距离相对地接近,由功率元件120及功率元件130产生的热量更加有效地向金属基板1传导,故而提高电路装置的散热性。
在本实施方式的电路装置中,在构成控制部100的电路元件114与金属基板1之间形成的配线层20,具有将绝缘层4、7、9和导电层6、8、10交替层积三次的构造。导电层6和导电层8经由配置在规定位置的通路170而连接。另外,导电层8和导电层10经由配置在规定位置的通路172而连接。电路元件114搭载在导电层10之上。另外,接地配线150和导电层6经由贯通绝缘层7、9的通路174而电连接。
对此,功率元件120及功率元件130搭载在导电层10之上,作为形成在功率元件120及功率元件130与金属基板1之间的配线层20,设置有导电层10和绝缘层7、9。即,在功率元件120及功率元件130与金属基板1之间形成的由导电层和绝缘层构成的配线层的总数,比在电路元件114与金属基板1之间形成的由导电层和绝缘层构成的配线层的总数少,由此,可缩短功率元件120、130与金属基板1之间的距离,故可减小热阻。由此,产生的热量容易向与功率元件120、130相对的金属基板传导。另外,搭载有功率元件120的导电层10是电源配线140。
在本实施方式中,电路元件114与金属基板1的距离比接地配线150与金属基板1的距离短。即,与电路元件114相对的区域的金属基板1的槽深D′比与接地配线150相对的区域的金属基板1的槽深D浅,可如下地设定深度D,以在向导电层施加有高电压时,形成不从其导电层相对金属基板1放电的电场强度。由此,抑制相对金属基板1放电的情况。即,可防止导电层与金属基板之间的绝缘破坏。
另外,相对于电路元件114的区域的金属基板1的槽深D′也可以与相对于接地配线150的区域的金属基板1的槽深D相等。由此,通过一次蚀刻工序即可在金属基板1上形成槽,故能够将电路装置的制造工序简单化。
另外,在金属基板1的主表面上实施表面粗糙化加工为好。由此,可使金属基板1与绝缘层4、7的接触面积增加。可提高金属基板1与绝缘层4、7之间的紧密贴合性,并抑制绝缘层4、7自金属基板1的剥离。其结果,提供一种电路装置,抑制绝缘层4、7自金属基板1的剥离且提高散热性。
Claims (4)
1.一种电路装置,其特征在于,包括:
在主表面上形成有台阶高差的金属基板;
经由绝缘层而设于所述金属基板的主表面上的导电层;
设置在所述导电层上的、发热量不同的多个电路元件,
所述多个电路元件中发热量相对大的高发热性电路元件距与该高发热性电路元件相对向的所述金属基板的距离,比所述多个电路元件中发热量相对小的低发热性电路元件距与该低发热性电路元件相对向的所述金属基板的距离短。
2.如权利要求1所述的电路装置,其特征在于,在所述高发热性电路元件距与该高发热性电路元件相对向的金属基板之间形成的、由导电层和绝缘层构成的配线层的层数,比在所述低发热性电路元件距与该低发热性电路元件相对向的金属基板之间形成的、由导电层和绝缘层构成的配线层的层数少。
3.如权利要求1或2所述的电路装置,其特征在于,在所述金属基板的表面实施有表面粗糙化加工。
4.如权利要求1~3中任一项所述的电路装置,其特征在于,所述高发热性电路元件是向负载供给功率的功率元件,所述低发热性电路元件控制所述功率元件的输出或者驱动所述功率元件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123772 | 2006-04-27 | ||
JP123772/06 | 2006-04-27 | ||
JP105777/07 | 2007-04-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101064993A true CN101064993A (zh) | 2007-10-31 |
Family
ID=38965605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710101987 Pending CN101064993A (zh) | 2006-04-27 | 2007-04-27 | 电路装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101064993A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103972373A (zh) * | 2013-02-04 | 2014-08-06 | 佛山市国星光电股份有限公司 | 一种led金属引线框架及其制造方法 |
CN105555014A (zh) * | 2014-10-24 | 2016-05-04 | 三星电机株式会社 | 印刷电路板、制造印刷电路板的方法以及模块 |
CN111589675A (zh) * | 2020-05-18 | 2020-08-28 | 横店集团东磁股份有限公司 | 一种高导热电磁波吸收复合薄片及其制备方法 |
CN114650647A (zh) * | 2020-12-18 | 2022-06-21 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
-
2007
- 2007-04-27 CN CN 200710101987 patent/CN101064993A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103972373A (zh) * | 2013-02-04 | 2014-08-06 | 佛山市国星光电股份有限公司 | 一种led金属引线框架及其制造方法 |
CN103972373B (zh) * | 2013-02-04 | 2017-08-18 | 佛山市国星光电股份有限公司 | 一种led金属引线框架及其制造方法 |
CN105555014A (zh) * | 2014-10-24 | 2016-05-04 | 三星电机株式会社 | 印刷电路板、制造印刷电路板的方法以及模块 |
CN105555014B (zh) * | 2014-10-24 | 2019-06-04 | 三星电机株式会社 | 印刷电路板、制造印刷电路板的方法以及模块 |
CN111589675A (zh) * | 2020-05-18 | 2020-08-28 | 横店集团东磁股份有限公司 | 一种高导热电磁波吸收复合薄片及其制备方法 |
CN114650647A (zh) * | 2020-12-18 | 2022-06-21 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
CN114650647B (zh) * | 2020-12-18 | 2024-08-23 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1705105A (zh) | 电路装置及其制造方法 | |
KR101391924B1 (ko) | 반도체 패키지 | |
CN1705108A (zh) | 电路装置及其制造方法 | |
CN1118098C (zh) | 半导体集成电路器件 | |
KR101463075B1 (ko) | 히트 싱크 패키지 | |
CN1249798C (zh) | 混合集成电路装置的制造方法 | |
CN1925722A (zh) | 包括嵌入的陶瓷电容器的布线板结构 | |
CN1783487A (zh) | 电路装置及其制造方法 | |
CN1956183A (zh) | 电子部件内置式基板及其制造方法 | |
CN1835661A (zh) | 配线基板的制造方法 | |
CN1266752C (zh) | 电路装置的制造方法 | |
CN1705104A (zh) | 电路装置及其制造方法 | |
CN101064294A (zh) | 电路装置及电路装置的制造方法 | |
CN1468448A (zh) | 具有埋置电容器的电子封装及其制造方法 | |
CN1697163A (zh) | 布线板及使用该板的半导体封装 | |
CN1241259C (zh) | 电路装置的制造方法 | |
CN1855477A (zh) | 电路装置 | |
CN1705107A (zh) | 电路装置 | |
CN1815733A (zh) | 半导体装置及其制造方法 | |
CN1497717A (zh) | 电路装置及其制造方法 | |
KR102004785B1 (ko) | 반도체모듈 패키지 및 그 제조 방법 | |
CN1606154A (zh) | 半导体器件及其制造方法 | |
CN1943029A (zh) | 半导体器件及其制造方法 | |
CN1758431A (zh) | 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法 | |
CN1926928A (zh) | 电路装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |