CN109887893B - 大功率ipm模块的先进封装结构及加工工艺 - Google Patents

大功率ipm模块的先进封装结构及加工工艺 Download PDF

Info

Publication number
CN109887893B
CN109887893B CN201910188516.6A CN201910188516A CN109887893B CN 109887893 B CN109887893 B CN 109887893B CN 201910188516 A CN201910188516 A CN 201910188516A CN 109887893 B CN109887893 B CN 109887893B
Authority
CN
China
Prior art keywords
copper
layer
ceramic substrate
clad ceramic
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910188516.6A
Other languages
English (en)
Other versions
CN109887893A (zh
Inventor
鲍婕
陈珍海
许媛
宁仁霞
占林松
赵年顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huangshan University
Original Assignee
Huangshan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huangshan University filed Critical Huangshan University
Priority to CN201910188516.6A priority Critical patent/CN109887893B/zh
Publication of CN109887893A publication Critical patent/CN109887893A/zh
Application granted granted Critical
Publication of CN109887893B publication Critical patent/CN109887893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1418Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种大功率IPM模块的先进封装结构及加工工艺,其结构包括IGBT芯片、快速恢复二极管芯片、铜填充硅通孔驱动芯片、覆铜陶瓷基板、缓冲层、焊料层、焊球、塑封外壳、封装树脂、导热硅脂以及散热器。其中采用铜填充硅通孔驱动芯片,以三维堆叠的先进封装形式,替换掉芯片之间以及芯片到基板的键合引线,从而提升模块可靠性;同时采用上下双基板的散热结构,提高大功率IPM模块的散热能力,降低芯片工作时的最高温度,从而提升模块的使用寿命。

Description

大功率IPM模块的先进封装结构及加工工艺
技术领域
本发明属于半导体技术领域,具体涉及一种大功率IPM模块的先进封装结构及加工工艺。
背景技术
当下,我国正处在工业化、城市化加快发展阶段,能源资源短缺和生态环境脆弱的问题将进一步加剧,节能减排成为各行业发展的关键,变频技术受益于绿色环保的战略拉动,从调速向节能转变。根据测算,使用变频器的电机系统节电率普遍可达30%左右,某些场合可达40%-60%。2017年变频器行业分析数据显示,我国市场上变频器安装容量的增长率在20%左右,潜在市场空间大约为1200亿-1800亿元,在新能源汽车、白色家电等行业大量应用。随着变频器的技术发展和功率等级的不断提升,多组功率器件的使用势必会使得变频器的体积增大,加大设计的复杂性又增加成本。
采用智能功率模块(Intelligent Power Module,IPM)作为变频器的功率器件,大大简化了硬件电路的设计,缩小了电源体积,简化了接线,大大缩短了开发周期,并提高了系统的安全性和可靠性。但是IPM体积小、结构紧凑及含有功率器件多等特点,导致其功率密度很大,局部发热非常严重,由过热导致的失效问题已经成为IPM发展的瓶颈之一。迫切需要对大功率IPM模块的封装设计展开深入研究和优化,提出一种高效的散热封装方案。
发明内容
为了解决现有技术问题,本发明的目的在于克服已有技术存在的不足,提供一种大功率IPM模块的先进封装结构及加工工艺,采用铜填充硅通孔驱动芯片,以三维堆叠的先进封装形式,使栅极驱动信号通过芯片通孔内填充的铜传输给焊球,进而传到覆铜陶瓷基板(Direct Bonded Copper,DBC)与栅极相连接的位置,替换掉芯片之间以及芯片到基板的键合引线,从而提升模块可靠性;同时采用上下双基板的散热结构,提高大功率IPM模块的散热能力,降低芯片工作时的最高温度,从而提升模块的使用寿命。
为达到上述目的,本发明采用下述技术方案。
一种大功率IPM模块的先进封装结构,包括两套倒装在一起的基板结构以及铜填充硅通孔驱动芯片,其中,下部的基板结构包括:第一覆铜陶瓷基板上铜层、第一覆铜陶瓷基板陶瓷层、第一覆铜陶瓷基板下铜层,上部倒装的基板结构包括:第二覆铜陶瓷基板上铜层、第二覆铜陶瓷基板陶瓷层、第二覆铜陶瓷基板下铜层;
所述铜填充硅通孔驱动芯片的下表面通过第一焊球组连接到第一覆铜陶瓷基板上铜层上表面;铜填充硅通孔驱动芯片的上表面通过第二焊球组连接到第二覆铜陶瓷基板上铜层上表面;
所述第一覆铜陶瓷基板上铜层下表面连接第一覆铜陶瓷基板陶瓷层,第一覆铜陶瓷基板陶瓷层下表面与第一覆铜陶瓷基板下铜层上表面相连接;
所述第二覆铜陶瓷基板上铜层下表面连接第二覆铜陶瓷基板陶瓷层,第二覆铜陶瓷基板陶瓷层下表面与第二覆铜陶瓷基板下铜层上表面相连接。
上述结构还可以包括:第一IGBT芯片和第一快速恢复二极管芯片,
所述第一IGBT芯片上表面发射极和栅极分别通过第一焊料层连接到第一缓冲层,第一IGBT芯片下表面集电极通过第二焊料层连接到第一覆铜陶瓷基板上铜层上表面;
所述第一快速恢复二极管芯片上表面阳极通过第三焊料层连接到第二缓冲层,第一快速恢复二极管芯片下表面阴极通过第四焊料层连接到第一覆铜陶瓷基板上铜层上表面;
所述第一缓冲层通过第五焊料层与第二覆铜陶瓷基板上铜层上表面相连接;
所述第二缓冲层通过第六焊料层和第二覆铜陶瓷基板上铜层上表面相连接。
上述结构还可以包括:第二IGBT芯片和第二快速恢复二极管芯片,
所述第二IGBT芯片上表面发射极和栅极分别通过第七焊料层连接到第三缓冲层,第二IGBT芯片下表面集电极通过第八焊料层连接到第一覆铜陶瓷基板上铜层上表面;
所述第二快速恢复二极管芯片上表面阳极通过第九焊料层连接到第四缓冲层,第二快速恢复二极管芯片下表面阴极通过第十焊料层连接到第一覆铜陶瓷基板上铜层上表面;
所述第三缓冲层通过第十一焊料层与第二覆铜陶瓷基板上铜层上表面相连接;
所述第四缓冲层通过第十二焊料层和第二覆铜陶瓷基板上铜层上表面相连接。
上述结构还可以包括:
第一散热器,与所述第二覆铜陶瓷基板下铜层下表面通过导热硅脂层紧密贴合;
第二散热器,与所述第一覆铜陶瓷基板下铜层下表面通过第十三焊料层紧密贴合;
所述第一散热器和第二散热器之间为塑封外壳,将除散热器外所有元件封装在内;塑封外壳内部采用封装树脂灌封。
一种大功率IPM模块先进封装结构的加工工艺,包括以下步骤:
步骤1、提供第一覆铜陶瓷基板,其结构包括第一覆铜陶瓷基板上铜层、第一覆铜陶瓷基板陶瓷层、第一覆铜陶瓷基板下铜层;在第一覆铜陶瓷基板上铜层上表面需要贴装芯片的位置上分别涂覆焊料层以及放置第一焊球组,将第一IGBT芯片、第一快速恢复二极管芯片分别贴装在第一覆铜陶瓷基板上铜层上表面对应焊料层上,将铜填充硅通孔驱动芯片贴装在第一覆铜陶瓷基板上铜层上表面第一焊球组上;
步骤2、提供第二覆铜陶瓷基板,其结构包括第二覆铜陶瓷基板上铜层、第二覆铜陶瓷基板陶瓷层、第二覆铜陶瓷基板下铜层;在第二覆铜陶瓷基板上铜层上表面需要贴装芯片的位置上分别涂覆第五焊料层、第六焊料层以及放置第二焊球组;再将第一缓冲层、第二缓冲层分别贴装在所述第五焊料层、第六焊料层上;
步骤3、在第一IGBT芯片、第一快速恢复二极管芯片的上表面分别涂覆焊料层;
步骤4、将步骤2所述结构倒置贴装在步骤3所述结构上,使得第一IGBT芯片、第一快速恢复二极管芯片正好对应贴装在第一缓冲层、第二缓冲层上,铜填充硅通孔驱动芯片贴装在第二焊球组上;
步骤5、在第二散热器上表面涂覆第十三焊料层,将步骤4所述结构贴装在第十三焊料层上表面,放入回流焊机进行焊接;
步骤6、在第一散热器上表面涂覆导热硅脂层,倒置贴装在第二覆铜陶瓷基板下铜层的对应位置上,使得所有结构位于第一散热器和第二散热器之间;
步骤7、用塑封外壳将两个散热器之间所有结构封装起来,采用封装树脂作为封装材料在塑封外壳中进行注塑灌封,最后将整个结构放在烘箱内加热固化。
一种大功率IPM模块先进封装结构的加工工艺,包括以下步骤:
步骤1、提供第一覆铜陶瓷基板,其结构包括第一覆铜陶瓷基板上铜层、第一覆铜陶瓷基板陶瓷层、第一覆铜陶瓷基板下铜层;在第一覆铜陶瓷基板上铜层上表面需要贴装芯片的位置上分别涂覆焊料层以及放置第一焊球组,将第一IGBT芯片、第一快速恢复二极管芯片、第二IGBT芯片、第二快速恢复二极管芯片分别贴装在第一覆铜陶瓷基板上铜层上表面对应焊料层上,将铜填充硅通孔驱动芯片贴装在第一覆铜陶瓷基板上铜层上表面第一焊球组上;
步骤2、提供第二覆铜陶瓷基板,其结构包括第二覆铜陶瓷基板上铜层、第二覆铜陶瓷基板陶瓷层、第二覆铜陶瓷基板下铜层;在第二覆铜陶瓷基板上铜层上表面需要贴装芯片的位置上分别涂覆第五焊料层、第六焊料层、第十一焊料层、第十二焊料层,以及放置第二焊球组;再将第一缓冲层、第二缓冲层、第三缓冲层和第四缓冲层分别贴装在所述第五焊料层、第六焊料层、第十一焊料层、第十二焊料层上;
步骤3、在第一IGBT芯片、第一快速恢复二极管芯片、第二IGBT芯片、第二快速恢复二极管芯片的上表面分别涂覆焊料层;
步骤4、将步骤2所述结构倒置贴装在步骤3所述结构上,使得第一IGBT芯片、第一快速恢复二极管芯片、第二IGBT芯片、第二快速恢复二极管芯片正好对应贴装在第一缓冲层、第二缓冲层、第三缓冲层和第四缓冲层上,铜填充硅通孔驱动芯片贴装在第二焊球组上;
步骤5、在第二散热器上表面涂覆第十三焊料层,将步骤4所述结构贴装在第十三焊料层上表面,放入回流焊机进行焊接;
步骤6、在第一散热器上表面涂覆导热硅脂层,倒置贴装在第二覆铜陶瓷基板下铜层的对应位置上,使得所有结构位于第一散热器和第二散热器之间;
步骤7、用塑封外壳将两个散热器之间所有结构封装起来,采用封装树脂作为封装材料在塑封外壳中进行注塑灌封,最后将整个结构放在烘箱内加热固化。
本发明具有如下优点:
1、本发明采用铜填充硅通孔驱动芯片,以三维堆叠的先进封装形式,将IGBT芯片的栅极通过DBC衬板与驱动芯片的输出信号端相连,替换掉芯片之间以及芯片到基板的键合引线,提升模块可靠性;
2、本发明以上下双基板的散热结构,提高大功率IPM模块的散热能力,降低芯片工作时的最高温度,从而提升模块的使用寿命,对于IPM模块的高效散热是非常有效的热管理方案。
附图说明
图1是本发明提出的大功率IPM模块的先进封装结构示意图。
图2是本发明工艺实施步骤1中的焊料层/基板结构示意图。
图3是本发明工艺实施步骤1中的芯片/焊料层/基板结构示意图。
图4是本发明工艺实施步骤2中的缓冲层/焊料层/基板结构示意图。
图5是本发明工艺实施步骤3中的焊料层/芯片/焊料层/基板结构示意图。
图6是本发明工艺实施步骤4中所述结构的示意图。
图7是本发明工艺实施步骤5中所述结构的示意图。
图8是本发明工艺实施步骤6中的导热硅脂层/散热器结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
本发明提出了一种大功率IPM模块的先进封装结构,总体包括IGBT芯片、快速恢复二极管(Fast Recovery Diode,FRD)芯片、铜填充硅通孔(Copper Filled ThroughSilicon Via,CF-TSV)驱动芯片、DBC衬板(即覆铜陶瓷基板)、缓冲层、焊料层、焊球、塑封外壳、封装树脂、导热硅脂以及散热器。
其中采用CF-TSV驱动芯片29,信号通过上下表面的焊球组31、30分别传输给第一DBC衬板上铜层16和第二DBC衬板上铜层19,参见图1。第一IGBT芯片24的发射极和栅极通过第一焊料层26连接到第一缓冲层27,再通过第五焊料层28与第二DBC衬板上铜层19相连接,第一IGBT芯片24的集电极通过第二焊料层25连接到第一DBC衬板上铜层16。第一FRD芯片11的阳极通过第三焊料层13连接到第二缓冲层14,再通过第六焊料层15与第二DBC衬板上铜层19相连接,第一FRD芯片11的阴极通过第四焊料层12连接到第一DBC衬板上铜层16。
类似的,图1中第二IGBT芯片35的发射极和栅极通过第七焊料层34连接到第三缓冲层33,再通过第十一焊料层32与第二DBC衬板上铜层19相连接,第二IGBT芯片35的集电极通过第八焊料层36连接到第一DBC衬板上铜层16。第二FRD芯片40的阳极通过第九焊料层39连接到第四缓冲层38,再通过第十二焊料层37与第二DBC衬板上铜层19相连接,第二FRD芯片40的阴极通过第十焊料层41连接到第一DBC衬板上铜层16。
第一DBC衬板上铜层16的下表面先后通过陶瓷层17、下铜层18、第十四焊料层42连接到第二散热器20上表面,第二DBC衬板上铜层19的下表面先后通过陶瓷层21、下铜层22、导热硅脂层23连接到第一散热器10上表面。用塑料外壳43将所述CF-TSV驱动芯片29、第一IGBT芯片24、第一FRD芯片11、第二IGBT芯片35、第二FRD芯片40及所有DBC衬板封装起来,采用封装树脂44作为注塑封装材料。
本发明还提出了上述大功率IPM模块先进封装结构的加工工艺,具体步骤为:
步骤1,如图2所示,在第一DBC衬板的上铜层16上表面的芯片对应位置上涂覆100~110μm厚的第二焊料层25、第四焊料层12、第八焊料层36和第十焊料层41,并在CF-TSV驱动芯片29的TSV对应位置上放置第一焊球组31,焊球采用锡银铜合金,直径约500±5μm。如图3所示,将第一IGBT芯片24、第一FRD芯片11、第二IGBT芯片35、第二FRD芯片40和CF-TSV驱动芯片29分别贴装在第一DBC衬板的上铜层16上表面的对应位置上。
步骤2在第二DBC衬板的上铜层19上表面的对应位置上分别涂覆100~110μm厚的第五焊料层28、第六焊料层15、第十一焊料层32、第十二焊料层37,并在CF-TSV驱动芯片29的TSV对应位置上放置第二焊球组30,焊球采用锡银铜合金,直径约500±5μm。如图4所示,将第一缓冲层27、第二缓冲层14、第三缓冲层33和第四缓冲层38分别贴装在第二DBC衬板的上铜层19上表面,这里使用的缓冲层可以是0.8±0.05mm厚钼垫片或钼/银复合垫片等热膨胀系数较小的热应力缓冲材料。
步骤3在第一IGBT芯片24、第一FRD芯片11、第二IGBT芯片35和第二FRD芯片40的上表面分别涂覆100~110μm厚的第一焊料层26、第三焊料层13、第七焊料层34和第九焊料层39,如图5所示。
步骤4将步骤2所述结构倒置贴装在步骤3所述结构的对应位置上,如图6所示。
步骤5在第二散热器20上表面的对应位置上涂覆100~110μm厚的第十三焊料层42,将步骤4所述结构贴装在第十三焊料层42上表面,如图7所示,所有信号引出端通过焊料(100~110μm厚)加装在引线框架上(图中未画出),放入回流焊机按照预设的温度曲线进行焊接。焊接温度条件可以根据实际效果设计。
步骤6在第一散热器10上表面涂覆50±5μm厚的导热硅脂层23,如图8所示,倒置贴装在第二DBC衬板下铜层22的对应位置上,使得所有结构位于第一散热器10和第二散热器20之间。
步骤7用塑料外壳43将第一散热器10和第二散热器20之间所有结构封装起来,采用封装树脂44进行注塑灌封,将图1所示的整个结构放在烘箱内以3℃/min的升温速度,从室温升到80℃,保温30分钟,再升温到120℃下保温1小时进行固化。固化条件可根据实际效果调整。
以上流程是同时包含第一IGBT芯片24、第一FRD芯片11、第二IGBT芯片35、第二FRD芯片40的情况,如果只包含单组IGBT芯片和FRD芯片,只需删除另一组IGBT芯片和FRD芯片及其关联结构的贴装工艺即可,也就是删除涉及附图标记32-41的部分。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种大功率IPM模块的先进封装结构,包括两套倒装在一起的基板结构以及铜填充硅通孔驱动芯片(29),其特征在于,下部的基板结构包括:第一覆铜陶瓷基板上铜层(16)、第一覆铜陶瓷基板陶瓷层(17)、第一覆铜陶瓷基板下铜层(18),上部倒装的基板结构包括:第二覆铜陶瓷基板上铜层(19)、第二覆铜陶瓷基板陶瓷层(21)、第二覆铜陶瓷基板下铜层(22);
所述铜填充硅通孔驱动芯片(29)的下表面通过第一焊球组(31)连接到第一覆铜陶瓷基板上铜层(16)上表面;铜填充硅通孔驱动芯片(29)的上表面通过第二焊球组(30)连接到第二覆铜陶瓷基板上铜层(19)上表面;
所述第一覆铜陶瓷基板上铜层(16)下表面连接第一覆铜陶瓷基板陶瓷层(17),第一覆铜陶瓷基板陶瓷层(17)下表面与第一覆铜陶瓷基板下铜层(18)上表面相连接;
所述第二覆铜陶瓷基板上铜层(19)下表面连接第二覆铜陶瓷基板陶瓷层(21),第二覆铜陶瓷基板陶瓷层(21)下表面与第二覆铜陶瓷基板下铜层(22)上表面相连接。
2.根据权利要求1所述的大功率IPM模块的先进封装结构,其特征在于,还包括:第一IGBT芯片(24)和第一快速恢复二极管芯片(11),
所述第一IGBT芯片(24)上表面发射极和栅极分别通过第一焊料层(26)连接到第一缓冲层(27),第一IGBT芯片(24)下表面集电极通过第二焊料层(25)连接到第一覆铜陶瓷基板上铜层(16)上表面;
所述第一快速恢复二极管芯片(11)上表面阳极通过第三焊料层(13)连接到第二缓冲层(14),第一快速恢复二极管芯片(11)下表面阴极通过第四焊料层(12)连接到第一覆铜陶瓷基板上铜层(16)上表面;
所述第一缓冲层(27)通过第五焊料层(28)与第二覆铜陶瓷基板上铜层(19)上表面相连接;
所述第二缓冲层(14)通过第六焊料层(15)和第二覆铜陶瓷基板上铜层(19)上表面相连接。
3.根据权利要求2所述的大功率IPM模块的先进封装结构,其特征在于,还包括:第二IGBT芯片(35)和第二快速恢复二极管芯片(40),
所述第二IGBT芯片(35)上表面发射极和栅极分别通过第七焊料层(34)连接到第三缓冲层(33),第二IGBT芯片(35)下表面集电极通过第八焊料层(36)连接到第一覆铜陶瓷基板上铜层(16)上表面;
所述第二快速恢复二极管芯片(40)上表面阳极通过第九焊料层(39)连接到第四缓冲层(38),第二快速恢复二极管芯片(40)下表面阴极通过第十焊料层(41)连接到第一覆铜陶瓷基板上铜层(16)上表面;
所述第三缓冲层(33)通过第十一焊料层(32)与第二覆铜陶瓷基板上铜层(19)上表面相连接;
所述第四缓冲层(38)通过第十二焊料层(37)和第二覆铜陶瓷基板上铜层(19)上表面相连接。
4.根据权利要求1-3中任一项所述的大功率IPM模块的先进封装结构,其特征在于,还包括:
第一散热器(10),与所述第二覆铜陶瓷基板下铜层(22)下表面通过导热硅脂层(23)紧密贴合;
第二散热器(20),与所述第一覆铜陶瓷基板下铜层(18)下表面通过第十三焊料层(42)紧密贴合;
所述第一散热器(10)和第二散热器(20)之间为塑封外壳(43),将除散热器外所有元件封装在内;塑封外壳(43)内部采用封装树脂(44)灌封。
5.一种大功率IPM模块先进封装结构的加工工艺,其特征在于,包括以下步骤:
步骤1、提供第一覆铜陶瓷基板,其结构包括第一覆铜陶瓷基板上铜层(16)、第一覆铜陶瓷基板陶瓷层(17)、第一覆铜陶瓷基板下铜层(18);在第一覆铜陶瓷基板上铜层(16)上表面需要贴装芯片的位置上分别涂覆焊料层以及放置第一焊球组(31),将第一IGBT芯片(24)、第一快速恢复二极管芯片(11)分别贴装在第一覆铜陶瓷基板上铜层(16)上表面对应焊料层上,将铜填充硅通孔驱动芯片(29)贴装在第一覆铜陶瓷基板上铜层(16)上表面第一焊球组(31)上;
步骤2、提供第二覆铜陶瓷基板,其结构包括第二覆铜陶瓷基板上铜层(19)、第二覆铜陶瓷基板陶瓷层(21)、第二覆铜陶瓷基板下铜层(22);在第二覆铜陶瓷基板上铜层(19)上表面需要贴装芯片的位置上分别涂覆第五焊料层(28)、第六焊料层(15)以及放置第二焊球组(30);再将第一缓冲层(27)、第二缓冲层(14)分别贴装在所述第五焊料层(28)、第六焊料层(15)上;
步骤3、在第一IGBT芯片(24)、第一快速恢复二极管芯片(11)的上表面分别涂覆焊料层;
步骤4、将步骤2所述结构倒置贴装在步骤3所述结构上,使得第一IGBT芯片(24)、第一快速恢复二极管芯片(11)正好对应贴装在第一缓冲层(27)、第二缓冲层(14)上,铜填充硅通孔驱动芯片(29)贴装在第二焊球组(30)上;
步骤5、在第二散热器(20)上表面涂覆第十三焊料层(42),将步骤4所述结构贴装在第十三焊料层(42)上表面,放入回流焊机进行焊接;
步骤6、在第一散热器(10)上表面涂覆导热硅脂层(23),倒置贴装在第二覆铜陶瓷基板下铜层(22)的对应位置上,使得所有结构位于第一散热器(10)和第二散热器(20)之间;
步骤7、用塑封外壳(43)将两个散热器之间所有结构封装起来,采用封装树脂(44)作为封装材料在塑封外壳(43)中进行注塑灌封,最后将整个结构放在烘箱内加热固化。
6.一种大功率IPM模块先进封装结构的加工工艺,其特征在于,包括以下步骤:
步骤1、提供第一覆铜陶瓷基板,其结构包括第一覆铜陶瓷基板上铜层(16)、第一覆铜陶瓷基板陶瓷层(17)、第一覆铜陶瓷基板下铜层(18);在第一覆铜陶瓷基板上铜层(16)上表面需要贴装芯片的位置上分别涂覆焊料层以及放置第一焊球组(31),将第一IGBT芯片(24)、第一快速恢复二极管芯片(11)、第二IGBT芯片(35)、第二快速恢复二极管芯片(40)分别贴装在第一覆铜陶瓷基板上铜层(16)上表面对应焊料层上,将铜填充硅通孔驱动芯片(29)贴装在第一覆铜陶瓷基板上铜层(16)上表面第一焊球组(31)上;
步骤2、提供第二覆铜陶瓷基板,其结构包括第二覆铜陶瓷基板上铜层(19)、第二覆铜陶瓷基板陶瓷层(21)、第二覆铜陶瓷基板下铜层(22);在第二覆铜陶瓷基板上铜层(19)上表面需要贴装芯片的位置上分别涂覆第五焊料层(28)、第六焊料层(15)、第十一焊料层(32)、第十二焊料层(37),以及放置第二焊球组(30);再将第一缓冲层(27)、第二缓冲层(14)、第三缓冲层(33)和第四缓冲层(38)分别贴装在所述第五焊料层(28)、第六焊料层(15)、第十一焊料层(32)、第十二焊料层(37)上;
步骤3、在第一IGBT芯片(24)、第一快速恢复二极管芯片(11)、第二IGBT芯片(35)、第二快速恢复二极管芯片(40)的上表面分别涂覆焊料层;
步骤4、将步骤2所述结构倒置贴装在步骤3所述结构上,使得第一IGBT芯片(24)、第一快速恢复二极管芯片(11)、第二IGBT芯片(35)、第二快速恢复二极管芯片(40)正好对应贴装在第一缓冲层(27)、第二缓冲层(14)、第三缓冲层(33)和第四缓冲层(38)上,铜填充硅通孔驱动芯片(29)贴装在第二焊球组(30)上;
步骤5、在第二散热器(20)上表面涂覆第十三焊料层(42),将步骤4所述结构贴装在第十三焊料层(42)上表面,放入回流焊机进行焊接;
步骤6、在第一散热器(10)上表面涂覆导热硅脂层(23),倒置贴装在第二覆铜陶瓷基板下铜层(22)的对应位置上,使得所有结构位于第一散热器(10)和第二散热器(20)之间;
步骤7、用塑封外壳(43)将两个散热器之间所有结构封装起来,采用封装树脂(44)作为封装材料在塑封外壳(43)中进行注塑灌封,最后将整个结构放在烘箱内加热固化。
CN201910188516.6A 2019-03-13 2019-03-13 大功率ipm模块的先进封装结构及加工工艺 Active CN109887893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910188516.6A CN109887893B (zh) 2019-03-13 2019-03-13 大功率ipm模块的先进封装结构及加工工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910188516.6A CN109887893B (zh) 2019-03-13 2019-03-13 大功率ipm模块的先进封装结构及加工工艺

Publications (2)

Publication Number Publication Date
CN109887893A CN109887893A (zh) 2019-06-14
CN109887893B true CN109887893B (zh) 2024-02-02

Family

ID=66932095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910188516.6A Active CN109887893B (zh) 2019-03-13 2019-03-13 大功率ipm模块的先进封装结构及加工工艺

Country Status (1)

Country Link
CN (1) CN109887893B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491857A (zh) * 2019-09-18 2019-11-22 深圳爱仕特科技有限公司 一种适用于高压功率器件模块封装的dbc结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442033B1 (en) * 1999-09-24 2002-08-27 Virginia Tech Intellectual Properties, Inc. Low-cost 3D flip-chip packaging technology for integrated power electronics modules
CN1925722A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 包括嵌入的陶瓷电容器的布线板结构
TW200928699A (en) * 2007-12-27 2009-07-01 Shinko Electric Ind Co Electronic apparatus
DE59713027D1 (de) * 1996-09-30 2010-03-25 Infineon Technologies Ag Mikroelektronisches bauteil in sandwich-bauweise
US9704819B1 (en) * 2016-03-29 2017-07-11 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
CN209708965U (zh) * 2019-03-13 2019-11-29 黄山学院 Ipm模块的先进封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59713027D1 (de) * 1996-09-30 2010-03-25 Infineon Technologies Ag Mikroelektronisches bauteil in sandwich-bauweise
US6442033B1 (en) * 1999-09-24 2002-08-27 Virginia Tech Intellectual Properties, Inc. Low-cost 3D flip-chip packaging technology for integrated power electronics modules
CN1925722A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 包括嵌入的陶瓷电容器的布线板结构
TW200928699A (en) * 2007-12-27 2009-07-01 Shinko Electric Ind Co Electronic apparatus
US9704819B1 (en) * 2016-03-29 2017-07-11 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
CN209708965U (zh) * 2019-03-13 2019-11-29 黄山学院 Ipm模块的先进封装结构

Also Published As

Publication number Publication date
CN109887893A (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
Wang et al. Reliability improvement of a double-sided IGBT module by lowering stress gradient using molybdenum buffers
CN110854103B (zh) 一种嵌入式双面互连功率模块封装结构和制作方法
US20050116335A1 (en) Semiconductor package with heat spreader
CN109887909B (zh) 基于石墨烯的ipm混合模块封装结构及加工工艺
US20110042784A1 (en) Mechanical Barrier Element for Improved Thermal Reliability of Electronic Components
CN105742252A (zh) 一种功率模块及其制造方法
CN110707081A (zh) 用于系统级封装的散热结构
CN109411370A (zh) 一种倒装焊芯片的htcc系统级封装结构及封装方法
CN105161477A (zh) 一种平面型功率模块
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
CN105655307A (zh) 一种均热板散热基板功率模块结构
WO2023142487A1 (zh) 封装模组及其制备方法、电子设备
CN108461484A (zh) 一种高可靠性igbt模块的封装结构及加工工艺
CN109887893B (zh) 大功率ipm模块的先进封装结构及加工工艺
CN107146775A (zh) 一种低寄生电感双面散热功率模块
CN208077964U (zh) 高功率密度塑封式ipm模块的封装结构
US20230395464A1 (en) Power semiconductor module and manufacturing method thereof
CN209708965U (zh) Ipm模块的先进封装结构
CN203746828U (zh) 一种高频大功率碳化硅mosfet模块
JP7026823B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
CN105990275A (zh) 功率模块封装件及其制作方法
CN110176852B (zh) 智能功率模块及空调器
CN109786345B (zh) 石墨烯基ipm模块的先进封装结构及加工工艺
WO2018137560A1 (zh) 一种功率模块及其制造方法
CN211267530U (zh) 智能功率模块及空调器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant