CN108461484A - 一种高可靠性igbt模块的封装结构及加工工艺 - Google Patents

一种高可靠性igbt模块的封装结构及加工工艺 Download PDF

Info

Publication number
CN108461484A
CN108461484A CN201810320648.5A CN201810320648A CN108461484A CN 108461484 A CN108461484 A CN 108461484A CN 201810320648 A CN201810320648 A CN 201810320648A CN 108461484 A CN108461484 A CN 108461484A
Authority
CN
China
Prior art keywords
direct copper
copper substrate
boron nitride
igbt
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810320648.5A
Other languages
English (en)
Other versions
CN108461484B (zh
Inventor
鲍婕
王哲
刘琦
占林松
宁仁霞
何聚
许媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huangshan University
Original Assignee
Huangshan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huangshan University filed Critical Huangshan University
Priority to CN201810320648.5A priority Critical patent/CN108461484B/zh
Publication of CN108461484A publication Critical patent/CN108461484A/zh
Application granted granted Critical
Publication of CN108461484B publication Critical patent/CN108461484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及一种高可靠性IGBT模块的封装结构及加工工艺，其结构包括上表面图形化生长二维层状六方氮化硼的直接敷铜基板、IGBT芯片、快速恢复二极管芯片、底板、焊料层、键合引线、母线、塑料外壳以及二维层状六方氮化硼填充增强灌封硅胶。其中采用化学气相沉积法在直接敷铜基板上表面图形化生长二维层状六方氮化硼薄膜，通过发挥其优异的面内热传导性能，将大功率IGBT模块的局部热点热量迅速横向传开，进而通过直接敷铜基板向外传导，降低模块最高温度，同时采用二维层状六方氮化硼增强硅胶进行灌封，改善传统硅胶的热传导性能，有效提高模块的可靠性。

Description

一种高可靠性IGBT模块的封装结构及加工工艺
技术领域
本发明属于半导体技术领域，具体涉及一种高可靠性IGBT模块的封装结构及加工工艺。
背景技术
绝缘栅双极型晶体管(IGBT)是金属氧化物半导体场效应管(MOSFET)和双极型晶体管(BJT)组成的复合全控性电压驱动式功率半导体器件，同时具备MOSFET易于驱动、开关速度快的优点以及BJT通态压降小、载流能力大的优点，现已成为功率半导体器件的主流。
IGBT的应用离不开封装，封装直接影响了器件的电学性能、热学性能及机械性能，同时影响了器件的可靠性及成本。此外，封装对于器件乃至整个系统的小型化、高集成度以及多功能化起着决定性的作用。随着IGBT功率半导体器件工作电压和电流的增加，同时芯片尺寸不断的减小，造成芯片的功率密度急剧增加，对其封装可靠性提出了很大的挑战。
发明内容
为了解决现有技术问题，本发明的目的在于克服已有技术存在的不足，提供一种高可靠性IGBT模块的封装结构及加工工艺，将二维层状六方氮化硼(2D-hBN)材料分别以散热薄膜形式应用于直接敷铜(DBC)陶瓷基板上表面，与快速恢复二极管(FRD)芯片的阴极和IGBT芯片的集电极位置对应，加速局部热点热量的横向传导，同时将2D-hBN粉末以导热填料形式应用于灌封硅胶，提高封装材料的整体热传导能力，解决大功率IGBT模块的封装可靠性问题。
为达到上述目的，本发明采用以下技术方案。所述的高可靠性IGBT模块的封装结构包括：直接敷铜基板，其上表面包括IGBT芯片集电极和快速恢复二极管芯片阴极的共同连接区、IGBT芯片的栅极连接区以及IGBT芯片的发射极引出端，其下表面具有底板连接区；在直接敷铜基板上表面对应快速恢复二极管芯片阴极的位置制作有第一二维层状六方氮化硼薄膜，在直接敷铜基板上表面对应IGBT芯片的集电极的位置制作有第二二维层状六方氮化硼薄膜；所述快速恢复二极管芯片的阴极和IGBT芯片的集电极通过第一焊料层与所述直接敷铜基板上表面的共同连接区互连；所述直接敷铜基板下表面的底板连接区由第三焊料层与底板焊接；外壳将所述直接敷铜基板、快速恢复二极管芯片、IGBT芯片及所有键合引线封装在底板上。
进一步的，所述外壳和底板之间由二维层状六方氮化硼填充增强硅胶进行灌封。
进一步的，所述第一焊料层将第一二维层状六方氮化硼薄膜、第二二维层状六方氮化硼薄膜包裹在内。
进一步的，所述快速恢复二极管芯片上表面阳极与IGBT芯片的发射极用第一铝线组键合。
进一步的，所述IGBT芯片上表面发射极与直接敷铜基板上表面的发射极引出端用第二铝线组键合，IGBT芯片栅极与直接敷铜基板上表面的栅极连接区用第三铝线组键合。
进一步的，本封装结构还包括：
第一母线，由第二焊料层与直接敷铜基板上表面的共同连接区互连；
第二母线，由第二焊料层与直接敷铜基板上表面的栅极连接区互连；
第三母线，由第二焊料层与直接敷铜基板上表面的发射极引出端互连。
本发明还提出了一种高可靠性IGBT模块封装结构的加工工艺，包括以下步骤：
步骤1、在直接敷铜基板上表面铜层图形化生长互不重叠的第一二维层状六方氮化硼薄膜和第二二维层状六方氮化硼薄膜；
步骤2、在底板上表面涂覆第三焊料层，与直接敷铜基板进行焊接组装；在直接敷铜基板上表面涂覆第一焊料层，将IGBT芯片和快速恢复二极管芯片贴装在直接敷铜基板对应位置上，分别与第二二维层状六方氮化硼薄膜和第一二维层状六方氮化硼薄膜位置对应，将外壳及各母线与直接敷铜基板对应位置进行组装，真空焊接并清洗；
步骤3、将IGBT芯片的发射极与快速恢复二极管芯片的阳极采用第一铝线组键合，将IGBT芯片的发射极与直接敷铜基板上表面的发射极引出端用第二铝线组键合，IGBT芯片栅极与直接敷铜基板上表面的栅极连接区用第三铝线组键合；
步骤4、采用二维层状六方氮化硼增强硅胶进行注塑、固化封装，最后检测包装。
具体的，所述步骤1在直接敷铜基板上表面铜层快速恢复二极管芯片对应的阴极连接区中心位置上，采用化学气相沉积法生长方形第一二维层状六方氮化硼薄膜；同时，在直接敷铜基板上表面铜层IGBT芯片对应的集电极连接区中心位置上，生长方形第二二维层状六方氮化硼薄膜。
具体的，所述步骤2方法为：
2.1、在直接敷铜基板上采用丝网印刷机按图形涂覆焊料，具体为在直接敷铜基板上表面快速恢复二极管芯片对应的阴极连接区位置上，以及IGBT芯片对应的集电极连接区位置上，涂覆第一焊料层，用于IGBT芯片和快速恢复二极管芯片与直接敷铜基板的焊接互连；同时，在直接敷铜基板上表面共同连接区对应第一母线引出端的位置、栅极连接区对应第二母线引出端的位置、发射极引出端上对应第三母线引出端的位置上涂覆第二焊料层，用于各母线与直接敷铜基板的焊接互连，从而实现IGBT芯片和快速恢复二极管芯片的控制信号连接以及输出信号连接；
2.2、将IGBT芯片、快速恢复二极管芯片按照对应位置贴装在直接敷铜基板上，第二二维层状六方氮化硼薄膜正好位于IGBT芯片集电极下方的焊料中，第一二维层状六方氮化硼薄膜正好位于快速恢复二极管芯片阴极下方的焊料中；
2.3、将直接敷铜基板与各母线组装之后进行真空焊接；
2.4、焊接完成后使用等离子清洗机对IGBT芯片、快速恢复二极管芯片和直接敷铜基板表面的污染物进行清洗去除，为下一步键合工作做准备。
具体的，所述步骤4采用液相剥离法制备二维层状六方氮化硼粉末，将其以导热填料的形式填充到硅胶基体中，形成复合的二维层状六方氮化硼填充增强硅胶，外壳和底板之间由所述二维层状六方氮化硼填充增强硅胶进行灌封。
本发明与现有技术相比较，具有如下优点：
1、本发明在DBC基板上表面图形化生长2D-hBN薄膜，作为散热辅助层，避免了2D-hBN薄膜转移工艺对其热导率的影响，加强基板与2D-hBN薄膜的结合力，提升基板整体的热传导能力，改善器件之间的温度差异性，对于大功率IGBT模块的局部高热流热点是非常有效的热管理方案；
2、本发明以2D-hBN粉末作为导热颗粒，填充到灌封硅胶中，借助二维材料自身的优异热导率，提高灌封胶的整体导热性能，在高热流密度的大功率IGBT模块中满足可靠性需求。
附图说明
图1是本发明实施例DBC基板上表面图形化生长2D-hBN薄膜的结构示意图。
图2是本发明实施例DBC基板上表面第一焊料层涂覆位置示意图。
图3是本发明实施例DBC基板上表面与IGBT/FRD芯片下表面互连的结构示意图。
图4是本发明实施例的封装结构截面示意图。
图5是本发明实施例IGBT芯片上表面与DBC基板上表面互连的结构示意图。
图6是本发明实施例的加工工艺流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
本发明提出了一种高可靠性IGBT模块的封装结构，总体包括：上表面图形化生长2D-hBN的DBC(直接敷铜)基板、IGBT芯片、FRD(快速恢复二极管)芯片、底板、焊料层、键合引线、母线、塑料外壳以及2D-hBN填充增强灌封硅胶。
参见图1，为采用化学气相沉积法在DBC基板14上表面FRD芯片19阴极对应的连接区中心位置上图形化生长第一2D-hBN薄膜30，以及在DBC基板14上表面IGBT芯片21集电极对应的连接区中心位置上图形化生长第二2D-hBN薄膜31。第一2D-hBN薄膜30和第二2D-hBN薄膜31在DBC基板14上表面通过发挥其优异的面内热传导性能，将大功率IGBT模块的局部热点热量迅速横向传开，进而通过DBC基板14向外传导，降低模块最高温度。
参见图2，为采用丝网印刷在DBC基板14上表面FRD芯片19阴极对应的连接区和IGBT芯片21集电极对应的连接区上涂覆第一焊料层17。
参见图3，将FRD芯片19与IGBT芯片21贴装在DBC基板14上表面对应位置，第一2D-hBN薄膜30正好位于FRD芯片19阴极下方的焊料中，第二2D-hBN薄膜31正好位于IGBT芯片21集电极下方的焊料中。
本发明提出的高可靠性IGBT模块的封装结构截面实施例如图4所示，在DBC基板14上表面共同连接区15对应第一母线23引出端的位置、栅极连接区16对应第二母线24引出端的位置、发射极引出端41上对应第三母线40引出端的位置上涂覆第二焊料层18，并分别将母线组装在对应位置上。底板11上涂覆第三焊料层12，与DBC基板14下表面的底板连接区13贴装。通过真空回流焊接，完成芯片及母线与DBC基板14、底板11与DBC基板14之间的互连。
将FRD芯片19上表面的阳极和IGBT芯片21上表面的发射极用第一铝线组20键合，IGBT芯片21上表面的发射极用第二铝线组42与DBC基板14上表面的发射极引出端41键合，IGBT芯片21上表面的栅极用第三铝线组22与DBC基板14上表面的栅极连接区16键合，参见图5。
采用液相剥离法制备2D-hBN粉末，将其以导热填料的形式填充到硅胶中，形成复合的2D-hBN(二维层状六方氮化硼)填充增强硅胶26，用于塑料外壳25的封装，从而改善传统硅胶的热传导性能，有效提高大功率IGBT模块的可靠性。如图4所示，外壳25和底板11之间由二维层状六方氮化硼填充增强硅胶26进行灌封。
综上，本发明所述的高可靠性IGBT模块封装结构包括：直接敷铜基板14，其上表面包括IGBT芯片集电极和快速恢复二极管芯片阴极的共同连接区15、IGBT芯片的栅极连接区16以及IGBT芯片的发射极引出端41，其下表面具有底板连接区13；在直接敷铜基板14上表面对应快速恢复二极管芯片19阴极的位置制作有第一二维层状六方氮化硼薄膜30，在直接敷铜基板14上表面对应IGBT芯片21的集电极的位置制作有第二二维层状六方氮化硼薄膜31；所述快速恢复二极管芯片19的阴极和IGBT芯片21的集电极通过第一焊料层17与所述直接敷铜基板上表面的共同连接区15互连；所述直接敷铜基板下表面的底板连接区13由第三焊料层12与底板11焊接；外壳25将所述直接敷铜基板、快速恢复二极管芯片19、IGBT芯片21及所有键和引线封装在底板11上。
本发明还提出了一种高可靠性IGBT模块封装结构的加工工艺，工艺流程如图6所示，包括DBC基板基于2D-hBN的预处理、DBC焊料涂覆、IGBT/FRD芯片贴装、DBC/母线组装、焊接并清洗、铝线键合、2D-hBN填充增强硅胶注塑、固化封装和检测包装。加工工艺具体步骤如下：
步骤1、对DBC基板进行预处理，本发明实施例中如图1所示，在DBC基板14上表面FRD芯片19对应的阴极连接区中心位置上，采用化学气相沉积法生长方形2D-hBN薄膜30；同时，在DBC基板14上表面IGBT芯片21对应的集电极连接区中心位置上，生长方形2D-hBN薄膜31。图形化生长的2D-hBN薄膜尺寸在8-10层的范围内，总体平均厚度约2.5～3nm，作为散热辅助层，直接在DBC基板上生长，避免了2D-hBN薄膜转移工艺对其热导率的影响，加强DBC基板与2D-hBN薄膜的结合力，提升DBC基板整体的热传导能力。
步骤2、在DBC基板上采用丝网印刷机按图形涂覆焊料，本发明实施例中如图2所示，在DBC基板14上表面FRD芯片19对应的阴极连接区位置上，以及IGBT芯片21对应的集电极连接区位置上，涂覆第一焊料层17，厚度约100μm，用于IGBT芯片21和FRD芯片19与DBC基板14的焊接互连，所述第一焊料层17将第一2D-hBN薄膜30、第二2D-hBN薄膜31包裹在内；同时，在DBC基板14上表面共同连接区15对应第一母线23引出端的位置、栅极连接区16对应第二母线24引出端的位置、发射极引出端41上对应第三母线40引出端的位置上涂覆第二焊料层18，厚度约100μm，用于各母线与DBC基板14的焊接互连，从而实现IGBT芯片21和FRD芯片19的控制信号连接以及输出信号连接。将IGBT芯片21、FRD芯片19按照对应位置贴装在DBC基板上，IGBT芯片21的集电极与第二2D-hBN薄膜31位置对应，FRD芯片19的阴极与第一2D-hBN薄膜30位置对应，第二2D-hBN薄膜31正好位于IGBT芯片21集电极下方的焊料中，第一2D-hBN薄膜30正好位于快速恢复二极管芯片19阴极下方的焊料中，如图3所示，使芯片局部热点热量通过2D-hBN薄膜迅速横向传开，进而通过DBC基板向外散发。将DBC基板14与各母线组装之后进行真空焊接，完成后使用等离子清洗机对IGBT芯片21、FRD芯片19和DBC基板14表面的污染物进行清洗去除，为下一步键合工作做准备。
步骤3、在粗铝线键合机上将FRD芯片19上表面的阳极和IGBT芯片21上表面的发射极用第一铝线组20键合；将IGBT芯片21上表面的发射极用第二铝线组42与DBC基板14上表面的发射极引出端41键合；在细铝线键合机上将IGBT芯片21上表面的栅极用第三铝线组22与DBC基板14上表面的栅极连接区16键合，参见图5。
步骤4、采用液相剥离法制备的2D-hBN粉末，填充到树脂基体中，对IGBT模块的整个结构进行注塑封装，2D-hBN的填充可以有效提高树脂基体的导热性能，减小整个封装结构的纵向热阻。将2D-hBN填充增强的树脂封装结构26在烘箱内依次以80℃下30min，100℃下120min，120℃下60min的温度曲线进行加热固化，完成后去除注塑溢料，对IGBT模块的静态特性、动态特性以及绝缘特性等进行测试，最后进行包装。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高可靠性IGBT模块的封装结构，其特征在于，包括：
直接敷铜基板(14)，其上表面包括IGBT芯片集电极和快速恢复二极管芯片阴极的共同连接区(15)、IGBT芯片的栅极连接区(16)以及IGBT芯片的发射极引出端(41)，其下表面具有底板连接区(13)；在直接敷铜基板(14)上表面对应快速恢复二极管芯片(19)阴极的位置制作有第一二维层状六方氮化硼薄膜(30)，在直接敷铜基板(14)上表面对应IGBT芯片(21)的集电极的位置制作有第二二维层状六方氮化硼薄膜(31)；所述快速恢复二极管芯片(19)的阴极和IGBT芯片(21)的集电极通过第一焊料层(17)与所述直接敷铜基板(14)上表面的共同连接区(15)互连；所述直接敷铜基板(14)下表面的底板连接区(13)由第三焊料层(12)与底板(11)焊接；外壳(25)将所述直接敷铜基板(14)、快速恢复二极管芯片(19)、IGBT芯片(21)及所有键合引线封装在底板(11)上。
2.根据权利要求1所述的一种高可靠性IGBT模块的封装结构，其特征在于，所述外壳(25)和底板(11)之间由二维层状六方氮化硼填充增强硅胶(26)进行灌封。
3.根据权利要求1所述的一种高可靠性IGBT模块的封装结构，其特征在于，所述第一焊料层(17)将第一二维层状六方氮化硼薄膜(30)、第二二维层状六方氮化硼薄膜(31)包裹在内。
4.根据权利要求1所述的一种高可靠性IGBT模块的封装结构，其特征在于，所述快速恢复二极管芯片(19)上表面阳极与IGBT芯片(21)的发射极用第一铝线组(20)键合。
5.根据权利要求1所述的一种高可靠性IGBT模块的封装结构，其特征在于，所述IGBT芯片(21)上表面发射极与直接敷铜基板上表面的发射极引出端(41)用第二铝线组(42)键合，IGBT芯片(21)栅极与直接敷铜基板(14)上表面的栅极连接区(16)用第三铝线组(22)键合。
6.根据权利要求1所述的一种高可靠性IGBT模块的封装结构，其特征在于，还包括：
第一母线(23)，由第二焊料层(18)与直接敷铜基板(14)上表面的共同连接区(15)互连；
第二母线(24)，由第二焊料层(18)与直接敷铜基板(14)上表面的栅极连接区(16)互连；
第三母线(40)，由第二焊料层(18)与直接敷铜基板(14)上表面的发射极引出端(41)互连。
7.一种高可靠性IGBT模块封装结构的加工工艺，其特征在于，包括以下步骤：
步骤1、在直接敷铜基板(14)上表面铜层图形化生长互不重叠的第一二维层状六方氮化硼薄膜(30)和第二二维层状六方氮化硼薄膜(31)；
步骤2、在底板(11)上表面涂覆第三焊料层(12)，与直接敷铜基板(14)进行焊接组装；在直接敷铜基板(14)上表面涂覆第一焊料层(17)，将IGBT芯片(21)和快速恢复二极管芯片(19)贴装在直接敷铜基板(14)对应位置上，分别与第二二维层状六方氮化硼薄膜(31)和第一二维层状六方氮化硼薄膜(30)位置对应，将外壳(25)及各母线与直接敷铜基板(14)对应位置进行组装，真空焊接并清洗；
步骤3、将IGBT芯片(21)的发射极与快速恢复二极管芯片(19)的阳极采用第一铝线组(20)键合，将IGBT芯片(21)的发射极与直接敷铜基板(14)上表面的发射极引出端(41)用第二铝线组(42)键合，IGBT芯片(21)栅极与直接敷铜基板(14)上表面的栅极连接区(16)用第三铝线组(22)键合；
步骤4、采用二维层状六方氮化硼增强硅胶(26)进行注塑、固化封装，最后检测包装。
8.根据权利要求7所述的一种高可靠性IGBT模块封装结构的加工工艺，其特征在于，所述步骤1在直接敷铜基板(14)上表面铜层快速恢复二极管芯片(19)对应的阴极连接区中心位置上，采用化学气相沉积法生长方形第一二维层状六方氮化硼薄膜(30)；同时，在直接敷铜基板(14)上表面铜层IGBT芯片(21)对应的集电极连接区中心位置上，生长方形第二二维层状六方氮化硼薄膜(31)。
9.根据权利要求7所述的一种高可靠性IGBT模块封装结构的加工工艺，其特征在于，所述步骤2方法为：
2.1、在直接敷铜基板(14)上采用丝网印刷机按图形涂覆焊料，具体为在直接敷铜基板(14)上表面快速恢复二极管芯片(19)对应的阴极连接区位置上，以及IGBT芯片(21)对应的集电极连接区位置上，涂覆第一焊料层(17)，用于IGBT芯片(21)和快速恢复二极管芯片(19)与直接敷铜基板(14)的焊接互连；同时，在直接敷铜基板(14)上表面共同连接区(15)对应第一母线(23)引出端的位置、栅极连接区(16)对应第二母线(24)引出端的位置、发射极引出端(41)上对应第三母线(40)引出端的位置上涂覆第二焊料层(18)，用于各母线与直接敷铜基板(14)的焊接互连，从而实现IGBT芯片(21)和快速恢复二极管芯片(19)的控制信号连接以及输出信号连接；
2.2、将IGBT芯片(21)、快速恢复二极管芯片(19)按照对应位置贴装在直接敷铜基板(14)上，第二二维层状六方氮化硼薄膜(31)正好位于IGBT芯片(21)集电极下方的焊料中，第一二维层状六方氮化硼薄膜(30)正好位于快速恢复二极管芯片(19)阴极下方的焊料中；
2.3、将直接敷铜基板(14)与各母线组装之后进行真空焊接；
2.4、焊接完成后使用等离子清洗机对IGBT芯片(21)、快速恢复二极管芯片(19)和直接敷铜基板(14)表面的污染物进行清洗去除，为下一步键合工作做准备。
10.根据权利要求7所述的一种高可靠性IGBT模块封装结构的加工工艺，其特征在于，所述步骤4采用液相剥离法制备二维层状六方氮化硼粉末，将其以导热填料的形式填充到硅胶基体中，形成复合的二维层状六方氮化硼填充增强硅胶(26)，外壳(25)和底板(11)之间由所述二维层状六方氮化硼填充增强硅胶(26)进行灌封。
CN201810320648.5A 2018-04-09 2018-04-09 一种igbt模块的封装结构及加工工艺 Active CN108461484B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810320648.5A CN108461484B (zh) 2018-04-09 2018-04-09 一种igbt模块的封装结构及加工工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810320648.5A CN108461484B (zh) 2018-04-09 2018-04-09 一种igbt模块的封装结构及加工工艺

Publications (2)

Publication Number Publication Date
CN108461484A true CN108461484A (zh) 2018-08-28
CN108461484B CN108461484B (zh) 2023-09-15

Family

ID=63234743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810320648.5A Active CN108461484B (zh) 2018-04-09 2018-04-09 一种igbt模块的封装结构及加工工艺

Country Status (1)

Country Link
CN (1) CN108461484B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109533425A (zh) * 2019-01-07 2019-03-29 哈尔滨商业大学 基于有机硅胶pdms的航空发动机轴承全封闭包装方法
CN109654388A (zh) * 2018-12-06 2019-04-19 安徽皇广实业有限公司 一种集成高导热基材led灯具
CN110418518A (zh) * 2019-07-18 2019-11-05 烟台台芯电子科技有限公司 一种提高igbt模块端子焊接强度的工艺方法
CN111627899A (zh) * 2020-06-03 2020-09-04 成都森未科技有限公司 基于一种dbc布局的集成igbt封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251510A (ja) * 2009-04-15 2010-11-04 Sumitomo Electric Ind Ltd プリント基板およびプリント基板の製造方法
JP2011142129A (ja) * 2010-01-05 2011-07-21 Mitsubishi Electric Corp パワーモジュール
US9596788B1 (en) * 2015-11-26 2017-03-14 Chung-Ping Lai Hexagonal boron nitride heat dissipation structure
CN106960832A (zh) * 2016-01-08 2017-07-18 Bgt材料有限公司 六方氮化硼散热结构
CN107217242A (zh) * 2017-05-20 2017-09-29 复旦大学 一种电子器件介电衬底的表面修饰方法
US20170368645A1 (en) * 2015-11-20 2017-12-28 Seed Technologies Corp., Ltd. Composite Hard-Surface Material and Preparation Method Therefor
CN207977311U (zh) * 2018-04-09 2018-10-16 黄山学院 高可靠性igbt模块的封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251510A (ja) * 2009-04-15 2010-11-04 Sumitomo Electric Ind Ltd プリント基板およびプリント基板の製造方法
JP2011142129A (ja) * 2010-01-05 2011-07-21 Mitsubishi Electric Corp パワーモジュール
US20170368645A1 (en) * 2015-11-20 2017-12-28 Seed Technologies Corp., Ltd. Composite Hard-Surface Material and Preparation Method Therefor
US9596788B1 (en) * 2015-11-26 2017-03-14 Chung-Ping Lai Hexagonal boron nitride heat dissipation structure
CN106960832A (zh) * 2016-01-08 2017-07-18 Bgt材料有限公司 六方氮化硼散热结构
CN107217242A (zh) * 2017-05-20 2017-09-29 复旦大学 一种电子器件介电衬底的表面修饰方法
CN207977311U (zh) * 2018-04-09 2018-10-16 黄山学院 高可靠性igbt模块的封装结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YONG ZHANG等: "2D heat dissipation materials for microelectronics cooling applications", 2016 CHINA SEMICONDUCTOR TECHNOLOGY INTERNATIONAL CONFERENCE (CSTIC) *
鲍婕;王艳;黄甘;戴薇: ""白色石墨烯"在功率半导体器件中的散热应用", 电子技术与软件工程 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109654388A (zh) * 2018-12-06 2019-04-19 安徽皇广实业有限公司 一种集成高导热基材led灯具
CN109533425A (zh) * 2019-01-07 2019-03-29 哈尔滨商业大学 基于有机硅胶pdms的航空发动机轴承全封闭包装方法
CN110418518A (zh) * 2019-07-18 2019-11-05 烟台台芯电子科技有限公司 一种提高igbt模块端子焊接强度的工艺方法
CN111627899A (zh) * 2020-06-03 2020-09-04 成都森未科技有限公司 基于一种dbc布局的集成igbt封装结构

Also Published As

Publication number Publication date
CN108461484B (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
CN108321134A (zh) 高功率密度塑封式ipm模块的封装结构及加工工艺
CN108461484A (zh) 一种高可靠性igbt模块的封装结构及加工工艺
Wang et al. Reliability improvement of a double-sided IGBT module by lowering stress gradient using molybdenum buffers
US11776867B2 (en) Chip package
CN106298695B (zh) 封装模组、封装模组堆叠结构及其制作方法
CN107887368A (zh) 采用低温烧结纳米银的双面互连硅基igbt模块的方法
CN109887909B (zh) 基于石墨烯的ipm混合模块封装结构及加工工艺
CN109920785A (zh) 双面散热ipm混合模块的封装结构及加工工艺
CN113130455B (zh) 一种高热可靠性的多单元功率集成模块及其加工工艺
CN103489845B (zh) 电器件封装和制作电器件封装的方法
CN105161467A (zh) 一种用于电动汽车的功率模块
CN207165544U (zh) 一种设有双面散热装置的功率模块
CN114334869B (zh) 一种自动温度控制的igbt模块封装结构
CN209328886U (zh) 石墨烯基ipm模块的先进封装结构
CN208077964U (zh) 高功率密度塑封式ipm模块的封装结构
CN207977311U (zh) 高可靠性igbt模块的封装结构
US10937767B2 (en) Chip packaging method and device with packaged chips
CN207398071U (zh) 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
CN111106017B (zh) 一种功率模块及其制备方法
WO2018137559A1 (zh) 一种功率模块及其制造方法
CN110931477B (zh) 一种智能功率模块及其制备方法
CN103780102B (zh) 一种智能半导体功率模块
EP4280270A1 (en) Power semiconductor module and manufacturing method therefor
CN109887893B (zh) 大功率ipm模块的先进封装结构及加工工艺
CN109786345B (zh) 石墨烯基ipm模块的先进封装结构及加工工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant