CN102347303A - 多芯片堆叠的封装体及其制造方法 - Google Patents

多芯片堆叠的封装体及其制造方法 Download PDF

Info

Publication number
CN102347303A
CN102347303A CN2010102429649A CN201010242964A CN102347303A CN 102347303 A CN102347303 A CN 102347303A CN 2010102429649 A CN2010102429649 A CN 2010102429649A CN 201010242964 A CN201010242964 A CN 201010242964A CN 102347303 A CN102347303 A CN 102347303A
Authority
CN
China
Prior art keywords
chip
chips
lead frame
dish
packaging body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102429649A
Other languages
English (en)
Other versions
CN102347303B (zh
Inventor
陈松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201010242964.9A priority Critical patent/CN102347303B/zh
Publication of CN102347303A publication Critical patent/CN102347303A/zh
Application granted granted Critical
Publication of CN102347303B publication Critical patent/CN102347303B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种多芯片堆叠的封装体及其制造方法。根据本发明的多芯片堆叠的封装体包括：引线框架，引线框架的芯片置盘的中央部分设置有开口；第一芯片，第一芯片的第一表面结合到芯片置盘的下表面，第一表面的一部分被芯片置盘的开口暴露；第二芯片，第二芯片的第一表面结合到所述第一芯片的与其第一表面相对的第二表面；第一引线，连接在第一芯片的被暴露的部分与引线框架的内引脚之间；第二引线，连接在第二芯片的边缘与引线框架的内引脚之间；封装材料，包封引线框架、第一芯片、第二芯片、第一引线和第二引线，使得第二芯片的与其第一表面相对的第二表面被暴露。该封装体的整体厚度减小，并且散热性能提高。

Description

多芯片堆叠的封装体及其制造方法
技术领域
本发明涉及一种半导体封装及其制造方法，更具体地讲，本发明涉及一种能够减小封装体的厚度并提高散热性能的多芯片半导体封装及其制造方法。
背景技术
作为最简单、最常用的封装技术，芯片堆叠是将多个芯片堆叠起来并进行互连。由于多芯片封装性能优越、占用空间相对较小，所以将会成为半导体封装技术的有效解决方案。
图1是示出了现有技术中的多芯片封装体的示意图。参照图1，该多芯片封装体包括：引线框架1，该引线框架1包括用于连接外部设备的外引脚11、用于连接芯片的内引脚12和放置芯片的芯片置盘13；第一芯片2，结合在芯片置盘13上；第二芯片3，结合在第一芯片2上；金属引线4，分别将第一芯片2和第二芯片3连接到引线框架1的内引脚12；封装树脂5，用于包封引线框架1、第一芯片2、第二芯片3和金属引线4。在图1中示出的多芯片封装中，多个芯片位于芯片置盘的同侧且直接位于芯片置盘上，并且引线均连接在芯片的边缘处和内引脚上，这样难以减少注塑成型后封装结构的整体厚度。
第US 6265763号美国专利申请公开了一种多芯片集成电路封装结构，在该封装结构中，多个芯片分别位于引线框架的芯片置盘的不同侧，多个芯片通过金属引线与引线框架的内引脚结合，并且封装树脂包封全部的芯片和引线。在多个芯片贴附在引线框架两侧的结构中，封装工艺的复杂性提高，因此在贴片工艺中，这种结构不能连续贴芯片，而是必须要贴完一侧的芯片后，引线框架翻转再贴另一侧的芯片。此外，由于芯片完全被树脂包封，导致了封装热性能的缺陷。
第US 6437447号美国专利申请公开了一种多芯片的封装结构，在该封装结构中，由于没有芯片置盘，虽然从封装结构的整体厚度上有所改进，但是由于封装树脂包封所有的芯片和引线，在封装结构的散热性能上还存在缺陷，即，散热性能不好。
因此，为了克服现有技术中的上述缺陷，需要提供一种既能减小封装结构的整体厚度又能提供良好的散热性能的封装结构。
发明内容
本发明的目的在于提供一种可以减小封装体的整体厚度的多芯片堆叠的封装体及其制造方法。
本发明的又一目的在于提供一种可以提高散热性能的多芯片堆叠的封装体及其制造方法。
本发明的目的还在于提供一种可以连续贴片的多芯片堆叠封装体的制造方法。
根据本发明的实施例，提供了一种多芯片堆叠的封装体，所述封装体包括：引线框架，所述引线框架的芯片置盘的中央部分设置有开口；第一芯片，所述第一芯片的第一表面结合到芯片置盘的下表面，所述第一表面的一部分被芯片置盘的开口暴露；第二芯片，所述第二芯片的第一表面结合到所述第一芯片的与其第一表面相对的第二表面；第一引线，连接在所述第一芯片的被暴露的部分与所述引线框架的内引脚之间；第二引线，连接在所述第二芯片的边缘与所述引线框架的内引脚之间；封装材料，包封所述引线框架、第一芯片、第二芯片、第一引线和第二引线，使得所述第二芯片的与其第一表面相对的第二表面被暴露。
在根据本发明的另一实施例中，提供了一种多芯片堆叠的封装体，所述封装体包括：引线框架，所述引线框架的芯片置盘的中央部分设置有开口；至少两个芯片，以堆叠的方式结合到芯片置盘的同一侧且所述至少两个芯片中的与所述芯片置盘直接结合的芯片的一部分被所述开口暴露，所述至少两个芯片中的与芯片置盘直接结合的芯片通过穿过所述开口的引线电连接到所述引线框架，所述至少两个芯片中的其它芯片通过连接在各个芯片边缘和所述引线框架的内引脚之间的引线电连接到所述引线框架；封装材料，包封所述引线框架和所述至少两个芯片，使得所述至少两个芯片中在背离所述芯片置盘的方向上最外侧的芯片的表面暴露。
在根据本发明的另一实施例中，提供了一种制造多芯片堆叠的封装体的方法，所述方法包括的步骤有：提供引线框架，所述引线框架的芯片置盘的中央部分设置有开口；将第一芯片的第一表面结合到芯片置盘的下表面，所述第一表面的一部分被芯片置盘的开口暴露；将第二芯片的第一表面结合到所述第一芯片的与其第一表面相对的第二表面；在所述第一芯片的被暴露的部分与所述引线框架的内引脚之间执行引线接合；在所述第二芯片的边缘与所述引线框架的内引脚之间执行引线接合；注入封装材料，使得封装材料包封所述引线框架、第一芯片、第二芯片以及连接在它们之间的引线，使得所述第二芯片的与其第一表面相对的第二表面被暴露。
在根据本发明的又一实施例中，提供了一种制造多芯片堆叠的封装体的方法，所述方法包括：提供引线框架，所述引线框架的芯片置盘的中央部分设置有开口；以堆叠的方式将至少两个芯片结合到芯片置盘的同一侧且与所述至少两个芯片中的与所述芯片置盘直接结合的芯片的一部分被所述开口暴露；在所述至少两个芯片与所述引线框架的内引脚之间进行引线接合；注入封装材料，使得封装材料包封所述引线框架、所述至少两个芯片以及连接在它们之间的引线，使得所述至少两个芯片中在背离所述芯片置盘的方向上最外侧的芯片的表面暴露。
附图说明
通过下面结合附图进行的示例性描述，本发明的上述和其他目的和特点将会变得更加清楚，其中：
图1是示出了现有技术中的多芯片封装体的示意图；
图2是示出了根据本发明示例性实施例的多芯片堆叠的封装体的示意图；
图3A至图3D是示出了制造根据本发明示例性实施例的多芯片堆叠的封装体的工艺的示意图。
具体实施方式
现在，将详细说明本发明的示例性实施例，本发明的示例示出在附图中，其中，相同的标号始终表示相同的元件。下面将通过参照附图来描述实施例，以解释本发明。然而，本发明可以以多种不同的形式来实施，不应该被理解为局限于在此提出的示例性实施例。提供这些实施例使本发明的公开将是彻底和完全的，并将本发明的范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。
应该理解的是，当元件或层被称作在另一元件或层“上”，或者被称作“结合到”另一元件或层时，该元件或层可以直接在另一元件或层上或直接连接到另一元件或层，或者也可以存在中间元件或中间层。相反，当元件被称作“直接”在另一元件“上”或“直接结合到”另一元件或层时，不存在中间元件或中间层。
在这里可使用空间相对术语，如“下面的”、“在...下方”、“上面的”等，用来轻松地描述如图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果在附图中装置被翻转，则描述为其它元件或特征“下面的”或“在”其它元件或特征“下方”的元件随后将被定位为其它元件或特征“上面的”或“在”其它元件或特征“上方”的元件或特征。因此，示例性术语“下面的”可包括上面的和下面的两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，相应地解释这里使用的空间相对描述符。
在下文中，将参照附图来详细描述根据本发明的示例性实施例。
图2是示出了根据本发明示例性实施例的多芯片堆叠的封装体的示意图。参照图2，多芯片堆叠的封装体100包括：引线框架110，该引线框架110具有位于中心处的芯片置盘112和位于芯片置盘周围的内引脚111；第一芯片120，结合在芯片置盘112的下面；第二芯片130，结合在第一芯片120的下面；引线140，分别将第一芯片120和第二芯片130连接到引线框架的内引脚111；封装材料150，用于包封引线框架110、第一芯片120、第二芯片130和引线140。
在图2示出的多芯片堆叠的封装体中，芯片置盘112的中央设置有开口113，第一芯片120的一部分通过开口113被暴露。更具体地讲，第一芯片120通过穿过开口113的引线140电连接到引线框架110，即，该引线140连接在第一芯片120被开口113暴露的一部分与内引脚111之间；第二芯片130通过连接在其边缘处与内引脚111之间的引线140电连接到引线框架110。因此，由于芯片置盘的中央设置有开口，引线穿过开口将芯片与内引脚连接，所以与引线连接芯片的边缘与内引脚而不穿过引线框架的情况相比，这种结构使得封装体的整体厚度有所减小。
此外，封装材料150包封引线框架110、第一芯片120、第二芯片130和引线140，且封装材料150可为例如环氧树脂的封装树脂。更具体地讲，在图2示出的封装体中，封装材料150注塑成型后部分地包封引线框架110、第一芯片120、第二芯片130和引线140，即，使得第二芯片130的下表面暴露，这样的包封结构不仅可以进一步减小封装体的整体厚度，还可提高封装体的散热性能。
图3A至图3D是示出了制造根据本发明示例性实施例的多芯片堆叠的封装体的工艺的示意图。
在图3A中，首先提供芯片置盘112中央设置有开口113的引线框架110。然后，将第一芯片120贴附于芯片置盘112下方，并且第一芯片120的一部分通过开口113被暴露。在将第一芯片120贴附于芯片置盘112的步骤中，可在芯片置盘112下面设置双面胶带(例如，Hitachi(日力化成)HM-122U)，然后将第一芯片120贴附于芯片置盘112下方的双面胶带上。可选的，在将第一芯片120贴附于芯片置盘112的步骤中，可在第一芯片120的上表面涂覆银浆，然后通过银浆将第一芯片120贴附于芯片置盘112的下方。
在图3B中，将第二芯片130贴附于第一芯片120的下方。更具体地讲，在将第二芯片130贴附于第一芯片120的步骤中，可在第一芯片120的下表面上贴附用于芯片粘结的薄膜(例如，Hitachi(日力化成)FH-922T)，然后将第二芯片130贴附于第一芯片120的薄膜上。或者可选的，在将第二芯片130贴附于第一芯片120的步骤中，可在第二芯片130的上表面上涂覆银浆，然后通过银浆将第二芯片130贴附于第一芯片120的下表面上。
在图3C中，对芯片120、130和引线框架110的内引脚进行引线键合。更具体地讲，第一芯片120通过连接在其被开口113暴露的部分与内引脚之间的引线140电连接到引线框架110，第二芯片130通过连接在其边缘处与内引脚之间的引线140电连接到引线框架110。第一芯片的键合位置可以减小封装体的整体厚度。
在图3D中，利用诸如封装树脂(例如，环氧树脂)的注塑材料对键合后得到的结构进行注塑成型，使得第二芯片130的下表面完全暴露，这样不仅可以进一步减小封装体的整体厚度，还可以提高封装体的散热性能。
在根据如图3A至图3D所示的制造根据本发明示例性实施例的多芯片堆叠的封装体的方法中，由于芯片贴附在芯片置盘的同侧，所以在贴片过程中，可以无需翻转引线框架而实现连续贴片，因此简化了生产工艺并提高了生产效率。
尽管根据本发明的实施例仅示出了两个芯片堆叠的情况，但是本发明不限于此，可堆叠芯片的数量可根据实际应用而确定。
因此，根据本发明实施例的多芯片堆叠的封装体及其制造方法，由于引线框架的芯片置盘的中央设置有开口，在键合方式上可以减小封装体的整体厚度。此外，由于经注塑成型后使最外侧的芯片的背面暴露，所以不仅可以进一步减小封装体的整体厚度，还可以提高封装体的散热性能。
虽然已经参照附图具体描述和示出了根据本发明的示例性实施例，但是本发明不限于上述实施例，在不脱离本发明范围的情况下，可以进行各种变形和修改。本发明的保护范围由权利要求及其等同物限定。

Claims (23)

1.一种多芯片堆叠的封装体，所述封装体包括：
引线框架，所述引线框架的芯片置盘的中央部分设置有开口；
第一芯片，所述第一芯片的第一表面结合到芯片置盘的下表面，所述第一表面的一部分被芯片置盘的开口暴露；
第二芯片，所述第二芯片的第一表面结合到所述第一芯片的与其第一表面相对的第二表面；
第一引线，连接在所述第一芯片的被暴露的部分与所述引线框架的内引脚之间；
第二引线，连接在所述第二芯片的边缘与所述引线框架的内引脚之间；
封装材料，包封所述引线框架、第一芯片、第二芯片、第一引线和第二引线，使得所述第二芯片的与其第一表面相对的第二表面被暴露。
2.根据权利要求1所述的多芯片堆叠的封装体，其中，所述第二芯片的尺寸大于所述第一芯片的尺寸使得所述第二芯片的边缘暴露，以进行引线连接。
3.根据权利要求1所述的多芯片堆叠的封装体，其中，所述第一芯片通过双面胶带结合到所述芯片置盘。
4.根据权利要求3所述的多芯片堆叠的封装体，其中，所述第二芯片通过粘结薄膜结合到所述第一芯片的第二表面。
5.根据权利要求1所述的多芯片堆叠的封装体，其中，所述第一芯片通过涂覆在其第一表面上的银浆结合到所述芯片置盘。
6.根据权利要求5所述的多芯片堆叠的封装体，其中，所述第二芯片通过涂覆在其第一表面上的银浆结合到所述第一芯片的第二表面。
7.一种多芯片堆叠的封装体，所述封装体包括：
引线框架，所述引线框架的芯片置盘的中央部分设置有开口；
至少两个芯片，以堆叠的方式结合到芯片置盘的同一侧且所述至少两个芯片中的与所述芯片置盘直接结合的芯片的一部分被所述开口暴露，所述至少两个芯片中的与芯片置盘直接结合的芯片通过穿过所述开口的引线电连接到所述引线框架，所述至少两个芯片中的其它芯片通过连接在各个芯片边缘和所述引线框架的内引脚之间的引线电连接到所述引线框架；
封装材料，包封所述引线框架和所述至少两个芯片，使得所述至少两个芯片中在背离所述芯片置盘的方向上最外侧的芯片的表面暴露。
8.根据权利要求7所述的多芯片堆叠的封装体，其中，所述至少两个芯片的尺寸彼此不同，按大小顺序堆叠以进行引线连接且所述至少两个芯片中尺寸最小的芯片直接与芯片置盘直接结合。
9.根据权利要求7所述的多芯片堆叠的封装体，其中，所述至少两个芯片中的直接与芯片置盘结合的芯片通过双面胶带结合到所述芯片置盘。
10.根据权利要求9所述的多芯片堆叠的封装体，其中，所述至少两个芯片之间通过粘结薄膜相互结合。
11.根据权利要求7所述的多芯片堆叠的封装体，其中，所述至少两个芯片中的直接与芯片置盘结合的芯片通过涂覆在其表面上的银浆结合到所述芯片置盘。
12.根据权利要求11所述的多芯片堆叠的封装体，其中，所述至少两个芯片之间通过涂覆在其表面上的银浆相互结合。
13.一种制造多芯片堆叠的封装体的方法，所述方法包括的步骤有：
提供引线框架，所述引线框架的芯片置盘的中央部分设置有开口；
将第一芯片的第一表面结合到芯片置盘的下表面，所述第一表面的一部分被芯片置盘的开口暴露；
将第二芯片的第一表面结合到所述第一芯片的与其第一表面相对的第二表面；
在所述第一芯片的被暴露的部分与所述引线框架的内引脚之间执行引线接合；
在所述第二芯片的边缘与所述引线框架的内引脚之间执行引线接合；
注入封装材料，使得封装材料包封所述引线框架、第一芯片、第二芯片以及连接在它们之间的引线，使得所述第二芯片的与其第一表面相对的第二表面被暴露。
14.根据权利要求13所述的方法，其中，通过双面胶带使所述第一芯片结合到所述芯片置盘。
15.根据权利要求14所述的方法，其中，通过粘结薄膜使所述第二芯片结合到所述第一芯片的第二表面。
16.根据权利要求13所述的方法，其中，通过涂覆在所述第一芯片的第一表面上的银浆使第一芯片结合到所述芯片置盘。
17.根据权利要求16所述的方法，其中，通过涂覆在所述第二芯片的第一表面上的银浆使第二芯片结合到所述第一芯片的第二表面。
18.一种制造多芯片堆叠的封装体的方法，所述方法包括：
提供引线框架，所述引线框架的芯片置盘的中央部分设置有开口；
以堆叠的方式将至少两个芯片结合到芯片置盘的同一侧且与所述至少两个芯片中的与所述芯片置盘直接结合的芯片的一部分被所述开口暴露；
在所述至少两个芯片与所述引线框架的内引脚之间进行引线接合；
注入封装材料，使得封装材料包封所述引线框架、所述至少两个芯片以及连接在它们之间的引线，使得所述至少两个芯片中在背离所述芯片置盘的方向上最外侧的芯片的表面暴露。
19.根据权利要求18所述的方法，其中，所述至少两个芯片中的与芯片置盘直接结合的芯片通过穿过所述开口的引线电连接到所述引线框架，所述至少两个芯片中的其它芯片通过连接在各个芯片边缘和所述引线框架的内引脚之间的引线电连接到所述引线框架。
20.根据权利要求18所述的方法，其中，通过双面胶带使所述至少两个芯片中的与芯片置盘直接结合的芯片结合到所述芯片置盘。
21.根据权利要求20所述的多芯片堆叠的封装体，其中，通过粘结薄膜使所述至少两个芯片之间相互结合。
22.根据权利要求18所述的多芯片堆叠的封装体，其中，通过涂覆在所述至少两个芯片中的与芯片置盘直接结合的芯片的表面上的银浆使其结合到所述芯片置盘。
23.根据权利要求22所述的多芯片堆叠的封装体，其中，通过涂覆银浆使所述至少两个芯片之间相互结合。
CN201010242964.9A 2010-07-30 2010-07-30 多芯片堆叠的封装体及其制造方法 Expired - Fee Related CN102347303B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010242964.9A CN102347303B (zh) 2010-07-30 2010-07-30 多芯片堆叠的封装体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010242964.9A CN102347303B (zh) 2010-07-30 2010-07-30 多芯片堆叠的封装体及其制造方法

Publications (2)

Publication Number Publication Date
CN102347303A true CN102347303A (zh) 2012-02-08
CN102347303B CN102347303B (zh) 2016-04-13

Family

ID=45545820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010242964.9A Expired - Fee Related CN102347303B (zh) 2010-07-30 2010-07-30 多芯片堆叠的封装体及其制造方法

Country Status (1)

Country Link
CN (1) CN102347303B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515335A (zh) * 2012-06-21 2014-01-15 英飞凌科技股份有限公司 电热冷却器件及其制造方法
CN111106088A (zh) * 2018-10-25 2020-05-05 英飞凌科技股份有限公司 具有引线框架互连结构的半导体封装
CN113823606A (zh) * 2021-08-12 2021-12-21 紫光宏茂微电子(上海)有限公司 芯片堆叠封装结构及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
US5689135A (en) * 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
CN1186338A (zh) * 1996-12-27 1998-07-01 Lg半导体株式会社 叠层型半导体芯片封装
US6077724A (en) * 1998-09-05 2000-06-20 First International Computer Inc. Multi-chips semiconductor package and fabrication method
US6175149B1 (en) * 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
US6291881B1 (en) * 1999-03-04 2001-09-18 United Microelectronics Corp. Dual silicon chip package
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
TW546789B (en) * 2000-09-06 2003-08-11 Siliconware Precision Industries Co Ltd Dual-chip structure without die pad
US20040113280A1 (en) * 2002-12-16 2004-06-17 Kim Tae-Hun Multi-chip package
US20040262773A1 (en) * 2003-06-25 2004-12-30 Joh Cheol Ho Chip-stacked package

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
US5689135A (en) * 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
CN1186338A (zh) * 1996-12-27 1998-07-01 Lg半导体株式会社 叠层型半导体芯片封装
US6175149B1 (en) * 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
US6077724A (en) * 1998-09-05 2000-06-20 First International Computer Inc. Multi-chips semiconductor package and fabrication method
US6291881B1 (en) * 1999-03-04 2001-09-18 United Microelectronics Corp. Dual silicon chip package
TW546789B (en) * 2000-09-06 2003-08-11 Siliconware Precision Industries Co Ltd Dual-chip structure without die pad
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
US20040113280A1 (en) * 2002-12-16 2004-06-17 Kim Tae-Hun Multi-chip package
US20040262773A1 (en) * 2003-06-25 2004-12-30 Joh Cheol Ho Chip-stacked package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515335A (zh) * 2012-06-21 2014-01-15 英飞凌科技股份有限公司 电热冷却器件及其制造方法
CN103515335B (zh) * 2012-06-21 2017-04-26 英飞凌科技股份有限公司 电热冷却器件及其制造方法
CN111106088A (zh) * 2018-10-25 2020-05-05 英飞凌科技股份有限公司 具有引线框架互连结构的半导体封装
US11444011B2 (en) 2018-10-25 2022-09-13 Infineon Technologies Ag Semiconductor package with leadframe interconnection structure
CN113823606A (zh) * 2021-08-12 2021-12-21 紫光宏茂微电子(上海)有限公司 芯片堆叠封装结构及其制作方法

Also Published As

Publication number Publication date
CN102347303B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
US8183687B2 (en) Interposer for die stacking in semiconductor packages and the method of making the same
KR100630741B1 (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7282392B2 (en) Method of fabricating a stacked die in die BGA package
US7557454B2 (en) Assemblies with bond pads of two or more semiconductor devices electrically connected to the same surface of a plurality of leads
US20020093087A1 (en) Semiconductor package with stacked dies
CN207852653U (zh) 具有天线组件的半导体封装结构
KR101668444B1 (ko) 프레임 인터포저를 갖는 멀티 칩 패키지
US20070164403A1 (en) Semiconductor package structure and fabrication method thereof
CN204834611U (zh) 引线框架及其单元、半导体封装结构及其单元
TW200910571A (en) Multi-chip module package
CN101211897A (zh) 多芯片半导体封装结构及封装方法
CN101656248A (zh) 具有凹槽的基板的芯片堆叠封装结构及其封装方法
US7642638B2 (en) Inverted lead frame in substrate
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
CN102347303A (zh) 多芯片堆叠的封装体及其制造方法
TW201112387A (en) Multi-chip package and method of forming multi-chip package
CN111009502B (zh) 双面扇出型层叠封装结构及其封装方法
US8358013B1 (en) Leadless multi-chip module structure
TW200832650A (en) Multi-chip semiconductor package and manufacturing method thereof
CN103869327A (zh) 一种一体化卫星导航芯片及其制造方法
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
TW201143018A (en) A three dimensional chip stacking electronic package with bonding wires
CN101393908B (zh) 多芯片堆栈的封装结构及其封装方法
CN107369663A (zh) 一种具备正面凸点的扇出型封装结构的芯片及其制作方法
CN103050454A (zh) 堆迭封装构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160413

Termination date: 20190730

CF01 Termination of patent right due to non-payment of annual fee