CN103515335A - 电热冷却器件及其制造方法 - Google Patents

电热冷却器件及其制造方法 Download PDF

Info

Publication number
CN103515335A
CN103515335A CN201310249122.XA CN201310249122A CN103515335A CN 103515335 A CN103515335 A CN 103515335A CN 201310249122 A CN201310249122 A CN 201310249122A CN 103515335 A CN103515335 A CN 103515335A
Authority
CN
China
Prior art keywords
switch element
semiconductor
lead
wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310249122.XA
Other languages
English (en)
Other versions
CN103515335B (zh
Inventor
R.奥特伦巴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103515335A publication Critical patent/CN103515335A/zh
Application granted granted Critical
Publication of CN103515335B publication Critical patent/CN103515335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开了电热冷却器件及其制造方法。在一个实施例中，一种半导体模块包括具有第一侧和相对的第二侧的引线框。半导体芯片被布置在所述引线框的第一侧上方。开关元件被布置在所述引线框的第二侧下方。在另一实施例中，一种形成半导体模块的方法包括提供具有引线框的半导体器件。半导体芯片被布置在所述引线框的第一侧上方。开关元件被附着在所述引线框的相对的第二侧。

Description

电热冷却器件及其制造方法
技术领域
本发明总体上涉及电子器件，并且更特别地涉及电热冷却器件及其制造方法。
背景技术
在多种电子和其他应用中使用半导体器件。半导体器件包括集成电路或分立器件，所述集成电路或分立器件是通过把一个或多个类型的材料薄膜沉积在半导体晶片上并且对所述材料薄膜进行模制（pattern）以形成集成电路而被形成在半导体晶片上的。
半导体器件通常被封装在陶瓷或塑料本体内以保护半导体器件免受物理破坏或腐蚀。所述封装还支持把半导体器件（也称作管芯或芯片）连接到封装外部的其他器件所需的电接触件（contact）。
许多不同类型的封装是可用的，这取决于半导体器件的类型以及所封装的半导体器件的预期用途。典型的封装特征（比如封装的尺寸、引脚计数等等）可以尤其遵循来自电子器件工程联合会（JEDEC）的开放标准。封装也可以被称作半导体器件组件或者被简单地称作组件。
封装还支持器件的热冷却要求。当半导体器件产生大量热时，常规封装可能无法提供足够的热保护。
发明内容
根据本发明的一个实施例，一种半导体模块包括具有第一侧和相对的第二侧的引线框。半导体芯片被布置在所述引线框的第一侧上方。开关元件被布置在所述引线框的第二侧下方。
根据本发明的一个实施例，一种半导体模块包括第一分立半导体器件，其包括第一引线和第二引线。所述半导体模块还包括第一开关元件，其具有第一端子和第二端子。第一开关元件的第一端子被电耦合并且热耦合到第一分立半导体器件。第一开关元件被配置成传导热离开第一分立半导体器件。
在另一实施例中，一种形成半导体模块的方法包括：提供具有引线框的半导体器件。把半导体芯片布置在所述引线框的第一侧上方。把开关元件附着在所述引线框的相对的第二侧。
附图说明
为了更全面地理解本发明及其优点，现在参照后面结合附图进行的描述，其中：
包括图1A-1C的图1示出常规半导体器件，其中图1A示出投影图，其中图1B示出所述半导体器件的剖面侧视图，以及其中图1C示出所述半导体器件的放大的剖视图；
包括图2A-2D的图2示出根据本发明的一个实施例的半导体器件，其中图2A示出投影图，其中图2B示出所述半导体器件的剖面侧视图，其中图2C示出所述半导体器件的顶视图，以及其中图2D示出所述半导体器件的放大的剖视图；
包括图3A-3D的图3示出根据本发明的实施例的半导体器件的等效电路图的示意图；
包括图4A和4B的图4示出根据本发明的实施例的半导体器件的剖视图；
包括图5A和5B的图5示出根据本发明的实施例的半导体器件的剖视图，其中开关元件被布置在密封剂内；
包括图6A和6B的图6示出根据本发明的实施例的半导体器件的剖视图，其中开关元件被布置在辅助绝缘层内；
包括图7A和7B的图7示出根据本发明的实施例的半导体器件的剖视图，其中开关元件被布置在热沉与引线框之间；
包括图8A和8B的图8示出根据本发明的实施例的半导体器件的剖视图，其中开关元件被布置在热沉内；
图9示出使用本发明的实施例的示意性电路；
包括图10A-10D的图10示出根据本发明的一个实施例的制造的各种阶段期间的半导体器件；以及
包括图11A-11C的图11示出根据本发明的一个实施例的制造的各种阶段期间的半导体器件。
不同图中的对应数字和符号通常指代对应的部分，除非另有指示。附图被绘制成清楚地示出实施例的相关方面，并且不一定是按比例绘制的。
具体实施方式
在下面详细地讨论对于各种实施例的做出和使用。然而应当认识到，本发明提供可以具体实现在多种情境中的许多适用的发明构思。所讨论的实施例仅仅说明做出和使用本发明的一种方式，并且不限制本发明的范围。
功率半导体管芯具有特殊要求（例如由于高电压和高生热），并且需要良好的热管理。因此，用于功率半导体器件的封装具有增强的性能要求，同时对于生产成本非常敏感。正如在下面将描述的那样，本发明的各种实施例使得能够形成用于具有改进的性能而不显著地增加成本的功率半导体封装的封装。
包括图1A-1C的图1示出常规半导体器件，其中图1A示出投影图，其中图1B示出所述半导体器件的剖面侧视图，以及其中图1C示出所述半导体器件的放大的剖视图。
半导体器件10包括封装40，其具有沿着封装的一侧从封装40的本体延伸出的多个引线50或引脚。所述多个引线50在各种实施例中可以包括许多引线，这取决于封装类型。在一个实施例中，所述多个引线50包括栅极/基极引线51、漏极/集电极引线52、以及源极/发射极引线53。封装40包括用于把热沉牢固地安装在封装40的下方的开口30。
参照图1B，其是图1A的剖视图，半导体器件10包括布置在密封剂80内的引线框60。引线框60包括多个引线50。第一半导体芯片70被布置在引线框60的管芯贴片（attach）或管芯叶片（paddle）上方。引线框60耦合到在第一半导体芯片70的第一侧61布置的第一接触区域。用密封剂覆盖第一半导体芯片70的相对的第二侧62。
密封剂80具有第一部分80A和第二部分80B。第一部分80A直接处在第一半导体芯片70上方，而第二部分80B侧向邻近第一半导体芯片70。第二部分80B直接远离多个引线50的方向，使得第一半导体芯片70被布置在多个引线50与第二部分80B之间。如所示，第一部分80A厚于第二部分80B。开口30被布置在密封剂80内。开口30被配置成使得能够安装热沉。举例来说，可以利用穿过开口30安装的螺钉把热沉附着到半导体器件10。
再次参照图1B，密封剂80包括第一部分80A和第二部分80B的第一主表面81，其例如用于安装热沉。第一主表面81是平面的以最大化从第一半导体芯片70到热沉的散热。密封剂80的第一部分80A包括布置在第一半导体芯片70的第二侧62上方的第二主表面82。
如图1C的放大的剖视图中所示，密封剂80的薄部分被布置在引线框60下方。因为密封剂80的第二主表面82与热沉紧密地安装在一起，所以密封剂80的该薄部分用作热导体，同时在热沉与引线框60之间提供电隔离。然而，甚至密封剂80的薄层也具有高热阻。举例来说，密封剂80的第一厚度D1与从第一半导体芯片70去除热能的效率具有强的相关性。因此，这可能导致来自半导体器件的差的排热，从而使半导体器件降级。此外，对于密封剂80的第一厚度D1的高敏感性可能导致由于工艺变化而造成不同封装之间的排热效率的大的变化。
将利用图2来描述本发明的一个结构实施例。将利用图3来描述半导体器件的等效电路图的实施例。将利用图4-8来描述本发明的另外的结构实施例。将利用图9来描述应用本发明的实施例的说明性转换器电路。将利用图10和11来描述制造半导体器件的方法的实施例。
包括图2A-2D的图2示出根据本发明的一个实施例的半导体器件，其中图2A示出投影图，其中图2B示出所述半导体器件的剖面侧视图，其中图2C示出所述半导体器件的顶视图，以及其中图2D示出所述半导体器件的放大的剖视图。
本发明的实施例提供电隔离而不损害热效率。本发明的各种实施例包括改变热导率和/或电导率的开关。
图2A示出半导体器件10的投影图，其可以遵循标准封装的协议。在一个实施例中，半导体器件10的投影图可以类似于图1。
图2B示出附着到具有多个引线50的引线框60的第一半导体芯片70。参照图2B，在各种实施例中，开关元件110被布置在引线框60的下方。当在第一半导体芯片70处产生热时，开关元件110允许热传导。然而，开关元件110把引线框60与附着到密封剂80的第一主表面81的热沉上的电位电隔离。
如所示，开关元件110接触引线框60的底表面。此外，开关元件110具有的覆盖区（区域）类似于该电热开关所附着到的引线框60的管芯叶片。这使得从第一半导体芯片70的热去除的热效率最大化。
在各种实施例中，开关元件110可以包括任何合适类型的热电器件。在一个或多个实施例中，开关元件110包括二极管。在一个实施例中，开关元件110包括无机半导体二极管，例如硅p/n结二极管。
在另一实施例中，开关元件110可以包括由碳基材料形成的二极管。在一个实施例中，有机二极管可以包括聚合物材料，其可以利用诸如氧化还原反应之类的电化学反应来操作。所述电化学反应可以导致流过所述聚合物材料的电流，从而使所述聚合物导电。碳基材料二极管的实例可以包括利用聚乙炔、乙撑二氧噻吩、碳纳米管、石墨烯等等制造的材料。
在一些实施例中，开关元件110可以包括基于有机半导体材料和无机半导体材料的二极管。本发明的实施例还可以包括基于三端半导体器件的电热开关。在另一实施例中，开关元件110包括热泵，例如基于Peltier效应的Peltier器件。
在一个或多个实施例中，开关元件110与密封剂80的第一主表面81基本上共面。这确保与热沉的良好接触，这对于最大化热效率来说是必要的。
在各种实施例中，第一半导体芯片70可以是功率半导体器件，其在一个实施例中可以是分立器件。在一个实施例中，第一半导体芯片70是三端器件，例如功率金属绝缘体半导体场效应晶体管（MISFET）、结型场效应晶体管（JFET）、双极结型晶体管（BJT）、绝缘栅双极型晶体管（IGBT）、或晶闸管。
在各种实施例中，第一半导体芯片70可以包括功率芯片，其例如汲取大电流（例如大于30安培）。在各种实施例中，第一半导体芯片70被配置成在大约20V到大约1000V操作。在一个实施例中，第一半导体芯片70被配置成在大约20V到大约100V操作。在一个实施例中，第一半导体芯片70被配置成在大约100V到大约500V操作。在一个实施例中，第一半导体芯片70被配置成在大约500V到大约1000V操作。在各种实施例中，第一半导体芯片70被配置成在大约10V到大约10000V操作。
在一个实施例中，第一半导体芯片70是n沟道MISFET。在另一实施例中，第一半导体芯片70是p沟道MISFET。在一个或多个实施例中，第一半导体芯片70可以包括多个器件，例如垂直MISFET和二极管，或者可替换地是通过隔离区域分开的两个MISFET器件。
在各种实施例中，第一半导体芯片70从第一侧61到第二侧62的厚度可以小于150μm。在各种实施例中，第一半导体芯片70从第一侧61到第二侧62的厚度可以小于100μm。在各种实施例中，第一半导体芯片70从第一侧61到第二侧62的厚度可以小于50μm。在各种实施例中，第一半导体芯片70从第一侧61到第二侧62的厚度可以是大约50μm到大约150μm。在一个实施例中，第一半导体芯片70从第一侧61到第二侧62的厚度可以是大约100μm到大约150μm。在一个实施例中，第一半导体芯片70从第一侧61到第二侧62的厚度可以是大约50μm到大约100μm。
参照图2C，第一半导体芯片70被布置在引线框60的管芯叶片上方。第一半导体芯片70的第二侧62包括第一接触区域71、第二接触区域72和第三接触区域73。在一个或多个实施例中，第一接触区域71和第三接触区域73被耦合到相同的区域以便形成对第一半导体芯片70的交替接触。举例来说，在一个实施例中，第一接触区域71和第三接触区域73都被耦合到场效应晶体管的相同源极区域。在另一实施例中，第一接触区域71和第三接触区域73都被耦合到晶体管的相同发射极区域。在一个或多个实施例中，第二接触区域72被耦合到晶体管的栅极。在可替换实施例中，第二接触区域72被耦合到晶体管的基极。
第一互连91把第二接触区域72（其被耦合到栅极/基极区域）耦合到第一栅极/基极引线51。第二互连92把第三接触区域73（其被耦合到源极/发射极区域）耦合到第一源极/发射极引线53。因为通过第一源极/发射极引线53汲取的大电流，所述在一些实施例中第二互连92可以包括相对于第一互连91更粗的线。第一漏极/集电极引线52通过引线框60的管芯叶片被耦合到第一半导体芯片70。因此在一个实施例中，半导体器件10具有第一栅极/基极引线51、第一漏极/集电极引线52并且其后是第一源极/发射极引线53。
图2D示出布置在引线框60下方的开关元件110的放大的剖视图。在一个或多个实施例中，开关元件110可以包括二极管。在一个实施例中，开关元件110包括半导体二极管，其具有第一导电类型区域111和第二导电类型区域112。第一导电类型区域111和第二导电类型区域112具有相反的净掺杂以便形成p/n结。
包括图3A-3D的图3示出根据本发明的实施例的半导体器件的等效电路图的示意图。
本发明的实施例可以被应用于任何类型的半导体器件。作为实例，本发明的实施例可以被应用于功率器件，其例如具有垂直电流流动。由于流过这些器件的大电流，它们产生大量热，这些热需要被快速地去除以避免可能不利地影响这些器件的性能的热累积。
图3A示出本发明的一个实施例，其中开关元件110被附着到晶体管1。晶体管1具有控制节点G、漏极节点D和耦合到第一电位节点V1的源极节点S。如在一个实施例中所示，开关元件110与晶体管1串联附着。开关元件110的第一节点被耦合到漏极节点D，而开关元件110的第二节点被耦合到外部电位节点（第二电压节点V2）。在操作期间，在开关元件110的第二节点与晶体管1的源极节点S之间保持电位差。
在接通状态下，栅极节点被上拉（假设是n沟道晶体管），这使得晶体管1导通。随着晶体管1开始导通，第一电压节点V1与第二电压节点V2之间的电位差的大部分被施加在开关元件110两端，这接通开关元件110。因此，当热在晶体管1内累积时（由于其处于接通状态），开关元件110变为电导通，这从晶体管1去除热能。
在一个或多个实施例中，开关元件110被配置成在施加高于阈值电压的正电位差时导通。在可替换实施例中，开关元件110被配置成在施加低于阈值电压的电位差时导通。在一个实施例中，开关元件110是二极管，其对于在一个方向上的电流流动具有低电阻，而在相反方向上具有大电阻。有利的是，电流传导也从晶体管1去除电能，从而冷却晶体管1。
在关断状态下，栅极节点处于低，这关断晶体管1。因此第一电位节点V1与第二电位节点V2之间的电位差主要在晶体管1两端被降低。随着开关元件110的第一和第二端子之间的电位差低于阈值电压，开关元件110停止传导电流或者保持在关断状态。因此与接通状态形成对比，开关元件110在关断状态下起隔离元件的作用，其把热沉与晶体管1隔离。因此开关元件110起电热开关的作用，其在晶体管1处于接通状态时电接通并且热接通（作为排热器），并且在晶体管1处于关断状态时电关断并且热关断。
在各种实施例中，晶体管1可以包括功率金属绝缘体半导体场效应晶体管（MISFET）或功率绝缘栅双极型晶体管（IGBT）。图3B示出根据本发明的实施例的功率MISFET的等效电路图，而图3C示出功率IGBT。
这样的功率MISFET或功率IGBT可以具有变化的电介质强度，这取决于相应的实施例。举例来说，所述电介质强度可以从几十伏一直变化到几百伏。电介质强度是晶体管1在关断状态下能够耐受而不击穿的源极节点到漏极节点（负载路径）之间的最大电压。在各种实施例中，功率MISFET和功率IGBT可以是n传导和p传导晶体管，尽管图3B和3C使用用于n传导晶体管的电路符号。
在如图3D中所示的另一实施例中，可以以不同方式来附着开关元件110。如所示，开关元件110的第一端子被附着到晶体管1的漏极，晶体管1的漏极被耦合到第二电位节点V2。开关元件110的第二端子被耦合到第三电位节点V3。
包括图4A和4B的图4示出根据本发明的实施例的半导体器件的剖视图。
参照图4A，开关元件110可以被形成在密封剂80的第一主表面81的下方。在一个或多个实施例中，可以利用合适的导电层把开关元件110附着到引线框，所述导电层例如是导电膏、焊料等等。导电膏的实例可以包括金属纳米膏（其例如包括银）。在各种实施例中，在引线框60的整个暴露的表面上均匀地施加粘性导电层以确保良好的导热。
图4B示出一个可替换实施例，其中引线框60没有被直接耦合到多个引线50。相反，如图3A中所述，在一些实施例中，第一半导体芯片70通过开关元件110被耦合到外部电压。
包括图5A和5B的图5示出根据本发明的实施例的半导体器件的剖视图，其中开关元件被布置在密封剂内。
图5A和5B示出这样的实施例，其中开关元件110覆盖引线框60的所暴露的底表面，但是没有完全在第一主表面81下方延伸。因此，在该实施例中，开关元件110被布置在密封剂80内。
包括图6A和6B的图6示出根据本发明的实施例的半导体器件的剖视图，其中开关元件被布置在辅助绝缘层内。
图6A和6B示出其中开关元件110被布置在绝缘层120内的可替换实施例。在各种实施例中，绝缘层120可以在形成密封剂80之后被形成。在各种实施例中，绝缘层120可以包括诸如氧化物、氮化物之类的合适电介质材料，或者密封剂材料。
包括图7A和7B的图7示出根据本发明的实施例的半导体器件的剖视图，其中开关元件被布置在热沉与引线框之间。
图7A和7B示出其中热沉150被附着到半导体器件10的实施例。热沉150可以例如利用穿过开口30的安装螺钉而被附着到半导体器件10。
包括图8A和8B的图8示出根据本发明的实施例的半导体器件的剖视图，其中开关元件被布置在热沉内。
图8A和8B示出其中开关元件110被形成在热沉150内的本发明的实施例。举例来说，开关元件110可以是热沉150的一部分。在一个或多个实施例中，开关元件110可以被形成在热沉150的顶表面的一部分上。在可替换实施例中，开关元件110可以被形成在热沉150的整个顶表面上。
图9示出使用本发明的实施例的示意性电路。
本发明的实施例可以被用来形成各种类型的电路。这样的电路的实例包括驱动器电路，例如用于调节功率的半桥电路和其他电路，其包括转换电路。仅仅作为一个实例，示出利用在各种实施例中描述的开关元件的转换器。
参照图9，转换器被形成为升压转换器，并且包括第一半导体开关元件20、第二半导体开关元件30、与第二半导体开关元件30并联连接的整流器元件40、电感性存储元件51、以及电容性存储元件52。所述转换器具有用于施加输入电压Vin的第一输入端子11和第二输入端子12、以及用于提供输出电压Vout的第一输出端子13和第二输出端子14。负载可以被连接在第一和第二输出端子13和14之间。
第一半导体开关元件20和第二半导体开关元件30中的每个分别具有第一负载路径连接21、31和第二负载路径连接22、32以及控制连接23、33。相应的第一和第二开关元件20和30的负载路径分别在负载路径连接21、31和22、32之间延伸。在n传导或n沟道器件中，第一负载路径连接21、31是漏极连接，并且第二负载路径连接22、32是源极连接。在p传导或p沟道器件中，第一负载路径连接21、31是源极连接，并且第二负载路径连接22、32是漏极连接。
整流器元件40具有第一负载路径连接41和第二负载路径连接42，其间形成负载路径。第二半导体开关元件30和整流器元件40的负载路径彼此并联连接。
第一和第二半导体开关元件20、30可以根据驱动信号S20、S30被驱动到接通状态和关断状态，所述驱动信号S20、S30被馈送到第一和第二半导体开关元件20、30的控制连接23、33。
对于如该实例中所示的升压转换器，输入电压Vin小于输出电压Vout。第一半导体开关元件20通过电感性存储元件51控制电流。为此目的，第一半导体开关元件20与电感性存储元件51串联连接在第一输入端子11与第二输入端子12之间。包括第二半导体开关元件30和电容性存储元件52的串联电路与第一半导体开关元件20并联连接。整流器元件40的连接极性使其允许电流从电感性存储元件51流到电容性存储元件52，但是防止在相反方向上这样的电流流动。
如图9中进一步示出的那样，第一半导体开关元件20和第二半导体开关元件30通过对应的开关元件110耦合，正如在上面的各种实施例中所讨论的那样。
包括图10A-10D的图10示出根据本发明的一个实施例的制造的各种阶段期间的半导体器件。
参照图10A，第一半导体芯片70被附着到具有多个引线50的引线框60。如接下来在图10B中所示，开关元件110被附着到引线框60的背侧。在一个或多个实施例中，开关元件110可以是利用半导体晶片单独制造的半导体芯片。然而，在一些实施例中，开关元件110可以被直接沉积在引线框60的背侧上方。如前所述，开关元件110可以是半导体材料，例如硅、硅锗、硅碳、氮化镓以及其他材料。可替换地，开关元件110可以利用有机半导体材料来形成。在一些实施例中，开关元件110还可以利用碳来形成，比如碳纳米管、石墨烯等等。在各种实施例中，开关元件110可以利用任何技术来附着，但是确保良好的热接触。举例来说，在一个或多个实施例中可以使用导电层/膏。
接下来参照图10C，在形成互连（例如线结合、夹子、系带、条带等等）之后，具有第一半导体芯片70和开关元件75的引线框60可以被放置在模塑工具90的模腔内。
在一个或多个实施例中，利用压缩模塑工艺施加封装材料。在压缩模塑中，可以把封装材料放置到模腔中，随后封闭模腔以压缩封装材料。当模塑单个图案时可以使用压缩模塑。
如图10C中所示，具有第一半导体芯片70的引线框60被放置在具有模腔的模塑工具90内。可以把封装材料引入到模塑工具90中，其在一个实施例中可以压缩密封剂材料。
在一个可替换实施例中，利用传递模塑工艺施加封装材料。在其他实施例中，可以利用注射模塑、成粒模塑、粉末模塑、或液体模塑来施加封装材料。可替换地，可以利用诸如模板或丝网印刷之类的印刷工艺来施加封装材料。
在各种实施例中，封装材料包括电介质材料，并且在一个实施例中可以包括模塑料。在其他实施例中，所述封装材料可以包括聚合物、生物聚合物、注入纤维的聚合物（例如树脂中的碳或玻璃纤维）、填充有粒子的聚合物、以及其他有机材料。在一个或多个实施例中，所述封装材料包括并非利用模塑料形成的密封剂，以及诸如环氧树脂和/或硅酮之类的材料。在各种实施例中，所述封装材料可以由任何适当的硬质塑料、热塑性塑料、或热固材料、或者层压材料制成。在一些实施例中，所述封装材料的材料可以包括填充材料。在一个实施例中，所述封装材料可以包括环氧材料和填充材料，其包括玻璃或其他电绝缘矿物填充材料（例如氧化铝或有机填充材料）的小粒子。
引线框60被从模塑工具90移除并且被固化以形成密封剂80，正如图10D中所示出的那样。可以对先前沉积的封装材料进行固化，即对其进行热工艺以便硬化，从而形成保护半导体芯片的真空密封。所述固化工艺使得封装材料硬化，从而形成包括固定引线框60和第一半导体芯片70的密封剂80的单个基板。
在一些实施例中，可以利用分批工艺执行封装，其中在公共引线框60上方同时封装多个第一半导体芯片70并且将其形成在密封剂80内。因此，形成多个封装，可以对其进行单一化以形成多个单独的半导体器件10。
包括图11A-11C的图11示出根据本发明的一个实施例的制造的各种阶段期间的半导体器件。
与图10中示出的先前实施例不同，在该实施例中，利用常规工艺制造半导体器件10。在形成半导体器件10之后，利用密封剂80的薄部分覆盖引线框60，正如图11A中所示出的那样。
参照图11B，从背侧薄化半导体器件10以便去除密封剂80的所述薄部分，在一个或多个实施例中，可以通过化学方式、机械方式或者化学-机械方式来执行所述薄化。
开关元件110被形成在所暴露的引线框60上，正如图11C中所示出的那样。举例来说，开关元件110可以被单独形成，并且可以被附着到半导体器件10的所暴露的表面。
虽然已经参照说明性实施例描述了本发明，但是本描述不打算在限制性意义上来解释。对于本领域技术人员而言，一参照本描述，所述说明性实施例的各种修改和组合以及本发明的其他实施例将是显然的。作为说明，图2中所描述的实施例可以与图4-9中所描述的实施例相组合。因此，所附权利要求书打算包括任何这样的修改或实施例。
虽然已经详细地描述了本发明及其优点，但是应当理解，在不背离如由所附权利要求书限定的本发明的精神和范围的情况下，可以在这里做出各种改变、替换和更改。举例来说，本领域技术人员将很容易理解，在这里所描述的特征、功能、工艺和材料中的许多可以发生变化，同时仍然在本发明的范围内。
此外，本申请的范围不打算被限于在说明书中所描述的工艺、机器、制造、物质成分、装置、方法和步骤的特定实施例。本领域普通技术人员根据本发明的公开将很容易认识到，根据本发明可以利用与在这里所描述的对应实施例执行基本上相同的功能或者获得基本上相同的结果的当前现有的或者稍后将开发的工艺、机器、制造、物质成分、装置、方法或步骤。因此，所附权利要求书打算把这样的工艺、机器、制造、物质成分、装置、方法或步骤包括在其范围内。

Claims (27)

1. 一种半导体模块，包括：
引线框，其具有第一侧和相对的第二侧；
半导体芯片，其被布置在所述引线框的第一侧上方；以及
开关元件，其被布置在所述引线框的第二侧下方。
2. 根据权利要求1所述的半导体模块，其中，所述半导体芯片包括通过所述引线框的引线耦合到外部电位节点的接触区域。
3. 根据权利要求1所述的半导体模块，其中，所述半导体芯片包括通过所述开关元件耦合到外部电位节点的接触区域。
4. 根据权利要求1所述的半导体模块，其中，所述开关元件包括二极管。
5. 根据权利要求4所述的半导体模块，其中，所述二极管包括半导体二极管。
6. 根据权利要求5所述的半导体模块，其中，所述半导体二极管包括硅。
7. 根据权利要求4所述的半导体模块，其中，所述二极管包括碳基半导体。
8. 根据权利要求1所述的半导体模块，还包括布置在所述引线框处的密封剂。
9. 根据权利要求8所述的半导体模块，其中，所述开关元件被布置在所述密封剂内。
10. 根据权利要求1所述的半导体模块，其中，所述引线框包括所述半导体芯片被布置在其上方的管芯叶片，其中所述管芯叶片具有第一覆盖区并且所述开关元件具有第二覆盖区，其中第一覆盖区与第二覆盖区大约相同。
11. 根据权利要求1所述的半导体模块，还包括布置在所述开关元件下方的热沉。
12. 根据权利要求11所述的半导体模块，其中，所述开关元件被布置在所述热沉内。
13. 根据权利要求12所述的半导体模块，其中，所述半导体芯片包括源极/发射极区域和漏极/集电极区域，其中所述漏极/集电极区域被电耦合到所述开关元件的第一端子，以及其中所述开关元件的第二端子被电耦合到所述热沉。
14. 一种半导体模块，包括：
第一分立半导体器件，其包括第一引线和第二引线；以及
具有第一端子和第二端子的第一开关元件，第一开关元件的第一端子被电耦合并且热耦合到第一分立半导体器件，第一开关元件被配置成传导热离开第一分立半导体器件。
15. 根据权利要求14所述的半导体模块，其中，第一引线是源极/发射极引线，以及其中第二引线是漏极/集电极引线。
16. 根据权利要求14所述的半导体模块，其中，第一开关元件包括分立二极管。
17. 根据权利要求14所述的半导体模块，还包括第二分立半导体器件，其包括第三引线和第四引线，第二引线和第四引线被耦合到第一电位节点，其中第二引线通过第一开关元件被耦合到第一电位节点。
18. 根据权利要求17所述的半导体模块，其中，第一引线是第一源极/发射极引线，其中第二引线是第一漏极/集电极引线，其中第三引线是第二源极/发射极引线，以及其中第四引线是第二漏极/集电极引线。
19. 根据权利要求17所述的半导体模块，还包括具有第一端子和第二端子的第二开关元件，第二开关元件的第一端子被耦合到第四引线。
20. 根据权利要求17所述的半导体模块，其中，第一分立半导体器件包括分立绝缘栅双极型晶体管，以及其中第二分立半导体器件还包括分立绝缘栅双极型晶体管。
21. 根据权利要求17所述的半导体模块，其中，第一分立半导体器件包括分立金属绝缘体场效应晶体管，以及其中第二分立半导体器件还包括分立金属绝缘体场效应晶体管。
22. 一种形成半导体模块的方法，所述方法包括：
提供半导体器件，所述半导体器件包括具有第一侧和相对的第二侧的引线框以及布置在所述引线框的第一侧上方的半导体芯片；以及
把开关元件附着在所述引线框的第二侧。
23. 根据权利要求22所述的方法，其中，所述开关元件包括半导体二极管。
24. 根据权利要求22所述的方法，其中，附着开关元件包括把半导体二极管附着在所述引线框的第二侧下方。
25. 根据权利要求22所述的方法，其中，附着开关元件包括在引线框的第二侧下方形成碳基材料。
26. 根据权利要求22所述的方法，还包括：把热沉附着到所述开关元件。
27. 根据权利要求22所述的方法，其中，附着开关元件包括附着热沉，以及其中所述开关元件被布置在所述热沉内。
CN201310249122.XA 2012-06-21 2013-06-21 电热冷却器件及其制造方法 Active CN103515335B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/529885 2012-06-21
US13/529,885 US8860071B2 (en) 2012-06-21 2012-06-21 Electro-thermal cooling devices and methods of fabrication thereof

Publications (2)

Publication Number Publication Date
CN103515335A true CN103515335A (zh) 2014-01-15
CN103515335B CN103515335B (zh) 2017-04-26

Family

ID=49713833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310249122.XA Active CN103515335B (zh) 2012-06-21 2013-06-21 电热冷却器件及其制造方法

Country Status (3)

Country Link
US (1) US8860071B2 (zh)
CN (1) CN103515335B (zh)
DE (1) DE102013106459B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252301A (zh) * 2015-06-09 2016-12-21 英飞凌科技股份有限公司 具有增大的爬电距离的电子装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107079578A (zh) * 2014-09-24 2017-08-18 Hiq太阳能股份有限公司 用于快速边缘速率环境的晶体管热管理和emi管理解决方案
US20190326403A1 (en) * 2018-04-18 2019-10-24 Intel Corporation Thin film diode based back-end temperature sensors
US11145578B2 (en) * 2019-09-24 2021-10-12 Infineon Technologies Ag Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355566A (zh) * 2000-11-27 2002-06-26 矽品精密工业股份有限公司 加强散热型四方扁平无接脚封装
US20020113247A1 (en) * 2001-02-09 2002-08-22 Stmicroelectronics S.R.I. Electronic device integrating an insulated gate bipolar transistor power device and a diode into a protective package
US20040169262A1 (en) * 2002-09-04 2004-09-02 International Rectifier Corporation Co-packaged control circuit, transistor and inverted diode
CN1748307A (zh) * 2003-02-11 2006-03-15 费查尔德半导体有限公司 有引线模制组件设计中的选择性倒装芯片及制造方法
US20060169976A1 (en) * 2005-01-07 2006-08-03 Kabushiki Kaisha Toshiba Semiconductor device
US20070090496A1 (en) * 2005-10-25 2007-04-26 Ralf Otremba Electronic module and method of assembling the same
US20110180837A1 (en) * 2010-01-28 2011-07-28 Adolf Koller Electronic Light Emitting Device and Method for Fabricating the Same
US20110204500A1 (en) * 2008-03-28 2011-08-25 Im Seungwon Power device packages having thermal electric modules using peltier effect and methods of fabricating the same
CN102194806A (zh) * 2010-03-18 2011-09-21 万国半导体股份有限公司 堆栈式双晶片封装及其制备方法
CN102347303A (zh) * 2010-07-30 2012-02-08 三星半导体(中国)研究开发有限公司 多芯片堆叠的封装体及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8077475B2 (en) 2007-09-27 2011-12-13 Infineon Technologies Ag Electronic device
JP5365627B2 (ja) * 2008-04-09 2013-12-11 富士電機株式会社 半導体装置及び半導体装置の製造方法
US8098499B2 (en) 2008-04-30 2012-01-17 Infineon Technologies Ag Circuit arrangement having two semiconductor switching elements and one freewheeling element
CN103035631B (zh) * 2011-09-28 2015-07-29 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355566A (zh) * 2000-11-27 2002-06-26 矽品精密工业股份有限公司 加强散热型四方扁平无接脚封装
US20020113247A1 (en) * 2001-02-09 2002-08-22 Stmicroelectronics S.R.I. Electronic device integrating an insulated gate bipolar transistor power device and a diode into a protective package
US20040169262A1 (en) * 2002-09-04 2004-09-02 International Rectifier Corporation Co-packaged control circuit, transistor and inverted diode
CN1748307A (zh) * 2003-02-11 2006-03-15 费查尔德半导体有限公司 有引线模制组件设计中的选择性倒装芯片及制造方法
US20060169976A1 (en) * 2005-01-07 2006-08-03 Kabushiki Kaisha Toshiba Semiconductor device
US20070090496A1 (en) * 2005-10-25 2007-04-26 Ralf Otremba Electronic module and method of assembling the same
US20110204500A1 (en) * 2008-03-28 2011-08-25 Im Seungwon Power device packages having thermal electric modules using peltier effect and methods of fabricating the same
US20110180837A1 (en) * 2010-01-28 2011-07-28 Adolf Koller Electronic Light Emitting Device and Method for Fabricating the Same
CN102194806A (zh) * 2010-03-18 2011-09-21 万国半导体股份有限公司 堆栈式双晶片封装及其制备方法
CN102347303A (zh) * 2010-07-30 2012-02-08 三星半导体(中国)研究开发有限公司 多芯片堆叠的封装体及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252301A (zh) * 2015-06-09 2016-12-21 英飞凌科技股份有限公司 具有增大的爬电距离的电子装置

Also Published As

Publication number Publication date
US20130341777A1 (en) 2013-12-26
CN103515335B (zh) 2017-04-26
US8860071B2 (en) 2014-10-14
DE102013106459A1 (de) 2013-12-24
DE102013106459B4 (de) 2020-09-10

Similar Documents

Publication Publication Date Title
US10734250B2 (en) Method of manufacturing a package having a power semiconductor chip
US20200083207A1 (en) Method of Manufacturing a Multi-Chip Semiconductor Power Device
US10242969B2 (en) Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
EP2955748B1 (en) Semiconductor device and method for manufacturing same
CN104637891B (zh) 包括两个半导体模块和横向延伸连接器的半导体封装
CN109427705B (zh) 电子装置
CN103996667A (zh) 具有旁路功能的半导体器件及其方法
CN105023920A (zh) 包括多个半导体芯片和多个载体的器件
US10204847B2 (en) Multi-phase common contact package
TW201911427A (zh) 半導體模組之製造方法及半導體模組
US9362240B2 (en) Electronic device
CN106252335A (zh) 半导体模块、半导体模块装置和操作半导体模块的方法
CN103515335B (zh) 电热冷却器件及其制造方法
CN107275316A (zh) 具有源极在下配置的晶体管管芯和漏极在下配置的晶体管管芯的半导体封装
CN103426837A (zh) 半导体封装及形成半导体封装的方法
CN104112721A (zh) 具有散热器的半导体功率设备
US20170213783A1 (en) Multi-chip semiconductor power package
CN1901196A (zh) 具有高频开关电路的高频装置
CN104037152A (zh) 芯片载体结构、芯片封装及其制造方法
US20180102307A1 (en) Common contact leadframe for multiphase applications
US20220230943A1 (en) Power module and manufacturing method therefor
CN103545283A (zh) 具有多个引线框架的半导体封装及其形成方法
US20130001758A1 (en) Power Semiconductor Package
JP2017224778A (ja) 半導体装置
US11598904B2 (en) Power semiconductor module and method for producing a power semiconductor module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant