CN1355566A - 加强散热型四方扁平无接脚封装 - Google Patents

加强散热型四方扁平无接脚封装 Download PDF

Info

Publication number
CN1355566A
CN1355566A CN00133369A CN00133369A CN1355566A CN 1355566 A CN1355566 A CN 1355566A CN 00133369 A CN00133369 A CN 00133369A CN 00133369 A CN00133369 A CN 00133369A CN 1355566 A CN1355566 A CN 1355566A
Authority
CN
China
Prior art keywords
chip
those
pin
pins
chip carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00133369A
Other languages
English (en)
Other versions
CN1214460C (zh
Inventor
黄建屏
柯俊吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB001333690A priority Critical patent/CN1214460C/zh
Publication of CN1355566A publication Critical patent/CN1355566A/zh
Application granted granted Critical
Publication of CN1214460C publication Critical patent/CN1214460C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种加强散热型四方扁平无接脚封装,包括:一芯片,以其主动表面与芯片座的顶面贴合,而芯片座面积小于芯片,以暴露出主动表面上的焊垫。多个接脚,配置于芯片座的外围,其底面具有一阶梯结构,厚度较薄的部分形成一引线接合尖端区,并以多个导线分别电连接焊垫与引线接合尖端区。而封装材料包覆芯片、导线、芯片座的顶面及接脚的部分表面,使得接脚的底面中引线接合尖端区以外的部分及侧面露出,以作为封装主体对外的接点;而芯片座的底面亦露出。

Description

加强散热型四方扁平 无接脚封装
本发明涉及一种加强散热型四方扁平无接脚封装(Thermal EnhancedQuad Flat Non Leaded Package)，且特别是有关于一种改善封装散热效果的加强散热型四方扁平无接脚封装。
在现今信息爆炸的世界，集成电路已与日常生活有密不可分的关系，无论在食衣住行还是娱乐方面，都常会用到集成电路元件所组成的产品。随着电子科技的不断演进，更人性化、功能性更复杂的电子产品不断推陈除新，然而各种产品无不朝向轻、薄、短、小的趋势设计，以提供更便利舒适的使用。在半导体制造工艺上，已迈入0.18微米集成电路的大量生产时代，集成度更高的半导体产品已垂手可得。至于后段的封装技术，也有诸多的精密封装结构开发成功，比如芯片尺寸封装(Chip Scale Package，CSP)，晶片级封装(Wafer Level Package)或多芯片封装模组(Multi Chip Module，MCM)等。然而，在元件组装技术(assembly)方面，也有密度更高的多层印刷电路板(multi-level PCB)，使得集成电路封装(IC package)可以更紧密地排列在印刷电路板上。
请参照图1与图2，其中图1绘示现有一种四方扁平无接脚封装的剖面图，而图2绘示对应于图1的仰视图。四方扁平无接脚封装的结构与技术已揭露于美国第5942794号专利中(Matsushita，1999)，其建构于一导线架，其包括一芯片座100(die pad)及多个接脚102(lead)环绕于其周围。芯片104具有一主动表面106及一背面108，而主动表面106上具有多个焊垫110，为芯片104对外的接点。芯片104以背面108藉由一粘着材料112与芯片座100接合，而焊垫110分别藉由导线114与接脚102电连接。封装材料116通常会包覆整个芯片104、芯片座100、导线114及接脚102的上表面118a，而暴露出接脚102的下表面118b及侧面118c，作为整个封装主体120对外的接点。
现有四方扁平无接脚封装结构中，芯片座100会向上折弯(offset)，使得芯片104与接脚102位于不同的平面，而可以应用于较大的芯片，提高封装密度；同时芯片座100向上折弯亦是为提高封装材料116与导线架的粘着性。然而，由于现今封装需求厚度逐渐缩小，现有的结构容易造成封胶(encapsulating)时，导线114外露，使得成品率降低。同时由于集成电路元件操作速度变快，相对的散热量亦增加，而现有的封装结构并无法提供优选的散热途径，将会影响元件性能(performance)。
因此本发明的目的之一就是在提供一种加强散热型四方扁平无接脚封装，改善封装的散热效能。
本发明的目的之二在于提供一种加强散热型四方扁平无接脚封装，可以提高生产成品率。
本发明的目的之三在于提供一种加强散热型双芯片四方扁平无接脚封装，以提高封装密度。
为实现本发明的上述和其他目的，提出一种加强散热型四方扁平无接脚封装，包括：一芯片，以其主动表面与芯片座的顶面贴合，而芯片座面积小于芯片，以暴露出主动表面上的焊垫；多个接脚，配置于芯片座的外围，其底面具有一阶梯结构，厚度较薄的部分形成一引线接合尖端区，并以多个导线分别电连接焊垫与引线接合尖端区。而封装材料包覆芯片、导线、芯片座的顶面及接脚的部分表面，使得接脚的底面中引线接合尖端区以外的部分及侧面，以作为封装主体对外的接点，而芯片座的底面亦露出。
依照本发明的一优选实施例，其中芯片的背面亦可以外露或者增设一散热片，进一步提高散热效能。
为实现本发明的上述和其他目的，亦提出一种加强散热型双芯片四方扁平无接脚封装，包括：一第一芯片及一第二芯片，二芯片背对背贴合。一面积小于第一芯片的芯片座，以其顶面与第一芯片的主动表面接合，且暴露出第一芯片的焊垫。多个接脚配置于芯片座外围，其底面呈一阶梯结构，使得每一接脚具有厚度较薄的引线接合尖端区。接脚分别透过导线连接第一芯片与第二芯片的焊垫，其中第一芯片的焊垫连至接脚底面的引线接合尖端区；第二芯片的焊垫则连至接脚的顶面。封装材料则包覆第一芯片、第二芯片、芯片座的顶面、导线及接脚的部分表面，暴露出接脚底面中引线接合尖端区以外的部分，以及芯片座的底面。
为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：
图1绘示现有一种四方扁平无接脚封装的剖面图；
图2绘示对应于图1的仰视图；
图3绘示依据本发明第一优选实施例的一种加强散热型四方扁平无接脚封装剖面图；
图4绘示对应图3的仰视图；
图5绘示本发明第二优选实施例的一种加强散热型四方扁平无接脚封装剖面图；
图6绘示本发明第三优选实施例的一种加强散热型四方扁平无接脚封装剖面图；和
图7绘示本发明第四优选实施例的一种加强散热型双芯片四方扁平无接脚封装剖面图。
附图的标示说明
100、200：芯片座        102、202：接脚
104、208：芯片          106、210a：主动表面
108、210b：背面         110、212：焊垫
112、214：粘着材料      114、216：导线
116、218：封装材料      118a：上表面
118b：下表面            118c：侧面
120、220：封装主体      204a：第一表面
204b：第二表面          206a：第一表面
206b：第二表面          206c：侧面
222a：第一侧            222b：第二侧
226：引线接合尖端区     230：散热片
232：导热性粘着材料     201：连接杆
236a、236b：表面        300：封装主体
302a：第一侧            302b：第二侧
304：第一芯片           206a：第一主动表面
306b：第一背面          308：第一焊垫
310：第二芯片           312a：第二主动表面
312b：第二背面          314：第二焊垫
316：导线               318：芯片座
320a：第一表面          320b：第二表面
322、324：粘着材料      326：接脚
328a：第一表面          328b：第二表面
328c：侧面              330：引线接合尖端区
332：封装材料
实施例
请同时参照图3及图4，其中图3绘示依照本发明第一优选实施例的一种加强散热型四方扁平无接脚封装剖面图；图4绘示对应图3的仰视图。本实施例中加强散热型四方扁平无接脚封装建构在一导线架上，此导线架由芯片座200及配置于其外围的多个接脚202所构成，其中芯片座200与接脚202位于同一平面，即芯片座200的第二表面204b(底面)与接脚202的第二表面206b(底面)位于同一平面，芯片座200藉由连接杆201(support bar)连接至导线架。芯片208具有主动表面210a及对应的背面210b，主动表面210a具有多个焊垫212，为芯片208中电路对外的接点。本发明中芯片座200的面积小于芯片208的面积，而芯片座200的第一表面204a与芯片208的主动表面210a透过一粘着材料214接合，并暴露出焊垫212，其中粘着材料214优选是绝缘且导热性佳的材料。接脚202具有一第一表面206a(顶面)及第二表面206b，为了便于引线接合(wire bonding)，接脚202的第二表面206b呈一阶梯结构，形成一厚度较薄的引线接合尖端区226。焊垫212则藉由导线216，比如金线、铝线等，分别电连接接脚202，其接合于接脚202的第二表面206b(底面)的引线接合尖端区226。封装材料218(molding compound)包覆芯片208、芯片座200的第一表面204a、导线216及接脚202的第一表面206a与第二表面206b中引线接合尖端区226，而形成整个封装主体220。封装主体220具有第一侧222a(顶面)及第二侧222b(底面)。
由于芯片座200贴合于芯片208的主动表面210a，封胶时(encapsulating)提供导线216的容纳空间，确保其不会外露，提高生产成品率。另外，芯片208的元件形成于主动表面210，因此为主要的发热源，芯片座200透过导热性粘着材料214与之接合，可以直接散发芯片208的热量。而芯片座200的第二表面204b外露于封装主体220的第二侧222b，以增加散热效果。此外，由于芯片座200的面积小于芯片208，可以减少芯片与芯片座间因热膨胀系数(CTE)不同，所引发的脱层(Delamination)问题，而提高产品的可靠性。
接脚202的第二表面206b(底面)中引线接合尖端区26以外的部分外露于封装主体220的第二侧222b，以作为封装主体220对外的接点，而接脚202的侧面206c亦可外露于封装主体220的侧缘。而第二表面206b的阶梯结构的形成方式可以利用半蚀刻的方式(half etching)或者压印方式(coin)形成，使得部分区域的厚度缩减，以形成引线接合尖端区226。
请参照图5，其绘示本发明第二优选实施例的一种加强散热型四方扁平无接脚封装剖面图。为了进一步增进对应图3的四方扁平无接脚封装的散热效率，还可以将芯片208的背面210b外露于封装主体220的第一侧222a。
请参照图6，其绘示本发明第三优选实施例的一种加强散热型四方扁平无接脚封装剖面图。除了如图5将芯片208的背面210b外露以增加散热路径外，可以在芯片28背面210b增设一散热片230。散热片230的一面236a，以一导热性优选的粘着材料232贴合于芯片208背面210b，而另一面236b则外露于封装主体220的第一侧222a。
请参照图7，其绘示本发明第四优选实施例的一种加强散热型双芯片四方扁平无接脚封装剖面图。本发明的封装结构亦可以应用于双芯片的封装，第一芯片304与第二芯片310，分别以其对应的第一背面306b及第二背面312b，藉由粘着材料32彼此贴合。芯片座318的面积小于第一芯片304，以其第一表面320a藉由粘着材料322与第一芯片304的主动表面306a贴合，且暴露出第一焊垫308。接脚326具有一第一表面328a及第二表面328b，为了便于引线接合(wire bonding)，接脚326的第二表面328b呈一阶梯结构，形成一厚度较薄的引线接合尖端区330。第一芯片304主动表面306a上的第一焊垫308透过导线316分别电连接接脚326于第二表面328b的引线接合尖端区330；而第二芯片310主动表面312a上的第二焊垫314透过导线316分别导性连接接脚326于第一表面328a。
封装材料332包覆第一芯片304、第二芯片310、导线316、芯片座318的第一表面320a及接脚326的第一表面328a及第二表面328b的引线接合尖端区330，而构成一封装主体300。封装主体300具有一第一侧302a及一第二侧302b，在其第二侧302b为增加封装的散热效能，将芯片座318的第二表面320b外露。接脚326的第二表面328b中引线接合尖端区330以外区域外露于第二侧302b，而接脚326的侧面328c则外露于封装主体300的侧缘，以作为封装对外的接点。
综上所述，本发明至少具有下列优点：
1.本发明的加强散热型四方扁平无接脚封装，由于芯片座直接与芯片的主动表面贴合，可降低热阻以改善散热效果。
2.本发明的加强散热型四方扁平无接脚封装，由于使芯片座外露、芯片背面可选择性外露或者外加散热片，以改善封装的散热效能，进一步提高元件效能。
3.本发明的加强散热型四方扁平无接脚封装，由于芯片座与芯片的主动表面贴合，提供导线的容纳空间，当封装整体厚度缩减，封胶时亦不易露出导线，可以提高生产成品率。
4.本发明所提出的加强散热型双芯片四方扁平无接脚封装，可将二芯片封装于同一四方扁平无接脚封装中，并提供良好的散热路径，可提高封装密度及元件效能。
虽然本发明已结合一优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出些许的更动与润饰，因此本发明的保护范围应当由后附的权利要求所界定。

Claims (6)

1.一种加强散热型四方扁平无接脚封装，包括：
一芯片，具有一主动表面及对应的一背面，该主动表面具有多个焊垫；
一芯片座，具有一第一表面及对应的一第二表面，其中该芯片座的面积小于该芯片，并以该第一表面与该芯片的该主动表面接合，且暴露出该些焊垫；
多个接脚，具有一第一表面及对应的一第二表面，配置于该芯片座的外围，其中该第二表面呈一阶梯结构，使得每一该些接脚具有厚度较薄的一引线接合尖端区，且该芯片座的该第二表面与该些接脚的该第二表面位于同一平面；
多个导线，分别电连接该些焊垫与该些接脚，且该些导线与该些接脚接合于该些接脚的该第二表面的该引线接合尖端区；以及
一封装材料，包覆该芯片、该芯片座、该些接脚的该第一表面与该引线接合尖端区，及该些导线，以构成一封装主体，且该封装主体具有一第一侧及一第二侧，其中该封装材料至少暴露出该些接脚的该第二表面中该引线接合尖端区以外的部分于该第二侧，且暴露出该芯片座的该第二表面于该第二侧。
2.如权利要求1所述的加强散热型四方扁平无接脚封装，其中该封装材料还暴露出该芯片的该背面于该第一侧。
3.如权利要求1所述的加强散热型四方扁平无接脚封装，其中该封装材料还暴露出该些接脚的侧面于该封装主体的侧缘。
4.如权利要求2所述的加强散热型四方扁平无接脚封装，还包括一散热片，该散热片的一面与该芯片的该背面接合，而另一面暴露于该封装主体的该第一侧。
5.一种加强散热型双芯片四方扁平无接脚封装，包括：
一第一芯片，具有一第一主动表面及对应的一第一背面，该第一主动表面具有多个第一焊垫；
一第二芯片，具有一第二主动表面及对应的一第二背面，该第二主动表面具有多个第二焊垫，其中该第一芯片的该第一背面与该第二芯片的该第二背面贴合；
一芯片座，具有一第一表面及对应的一第二表面，其中该芯片座的面积小于该第一芯片，并以该第一表面与该第一芯片的该第一主动表面接合，且暴露出该些第一焊垫；
多个接脚，具有一第一表面及对应的一第二表面，配置于该芯片座外围，其中该第二表面呈一阶梯结构，使得每一该些接脚具有厚度较薄的一引线接合尖端区，且该芯片座的该第二表面与该些接脚的该第二表面位于同一平面；
多个导线，分别将该些第一焊垫与该些第二焊垫电连接至该些接脚，且连接该些第一焊垫与该些接脚的该些导线与该些接脚接合于该些接脚的该第二表面的该引线接合尖端区，而连接该些第二焊垫与该些接脚的该些导线与该些接脚接合于该些接脚的该第一表面；以及
一封装材料，包覆该第一芯片、该第二芯片、该芯片座、该些接脚的该第一表面和该引线接合尖端区，以及该些导线，以构成一封装主体，且该封装主体具有一第一侧及一第二侧，其中该封装材料至少暴露出该些接脚的该第二表面中该引线接合尖端区以外的部分于该第二侧，且暴露出该芯片座的该第二表面于该第二侧。
6.如权利要求5所述的加强散热型双芯片四方扁平无接脚封装，其中该封装材料还暴露出该些接脚的侧面于该封装主体的侧缘。
CNB001333690A 2000-11-27 2000-11-27 加强散热型四方扁平无接脚封装 Expired - Lifetime CN1214460C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB001333690A CN1214460C (zh) 2000-11-27 2000-11-27 加强散热型四方扁平无接脚封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB001333690A CN1214460C (zh) 2000-11-27 2000-11-27 加强散热型四方扁平无接脚封装

Publications (2)

Publication Number Publication Date
CN1355566A true CN1355566A (zh) 2002-06-26
CN1214460C CN1214460C (zh) 2005-08-10

Family

ID=4595675

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001333690A Expired - Lifetime CN1214460C (zh) 2000-11-27 2000-11-27 加强散热型四方扁平无接脚封装

Country Status (1)

Country Link
CN (1) CN1214460C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438021C (zh) * 2004-09-22 2008-11-26 日月光半导体制造股份有限公司 无外引脚半导体封装构造及其制造方法
CN101465341B (zh) * 2007-12-21 2011-07-06 南亚科技股份有限公司 堆叠式芯片封装结构
CN101752327B (zh) * 2008-12-01 2011-11-16 矽品精密工业股份有限公司 具有散热结构的半导体封装件
US8338929B2 (en) 2007-12-06 2012-12-25 Nanya Technology Corporation Stacked-type chip package structure and fabrication method thereof
CN103489835A (zh) * 2013-08-27 2014-01-01 北京华大信安科技有限公司 安全芯片及封装方法
CN103515335A (zh) * 2012-06-21 2014-01-15 英飞凌科技股份有限公司 电热冷却器件及其制造方法
CN108701660A (zh) * 2016-03-16 2018-10-23 海成帝爱斯株式会社 半导体封装衬底及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438021C (zh) * 2004-09-22 2008-11-26 日月光半导体制造股份有限公司 无外引脚半导体封装构造及其制造方法
US8338929B2 (en) 2007-12-06 2012-12-25 Nanya Technology Corporation Stacked-type chip package structure and fabrication method thereof
CN101465341B (zh) * 2007-12-21 2011-07-06 南亚科技股份有限公司 堆叠式芯片封装结构
CN101752327B (zh) * 2008-12-01 2011-11-16 矽品精密工业股份有限公司 具有散热结构的半导体封装件
CN103515335A (zh) * 2012-06-21 2014-01-15 英飞凌科技股份有限公司 电热冷却器件及其制造方法
CN103515335B (zh) * 2012-06-21 2017-04-26 英飞凌科技股份有限公司 电热冷却器件及其制造方法
CN103489835A (zh) * 2013-08-27 2014-01-01 北京华大信安科技有限公司 安全芯片及封装方法
CN103489835B (zh) * 2013-08-27 2016-05-11 北京华大信安科技有限公司 安全芯片及封装方法
CN108701660A (zh) * 2016-03-16 2018-10-23 海成帝爱斯株式会社 半导体封装衬底及其制造方法
CN108701660B (zh) * 2016-03-16 2022-03-01 海成帝爱斯株式会社 半导体封装衬底及其制造方法

Also Published As

Publication number Publication date
CN1214460C (zh) 2005-08-10

Similar Documents

Publication Publication Date Title
EP2139051B1 (en) Power surface mount light emitting die package
US7264378B2 (en) Power surface mount light emitting die package
US7775685B2 (en) Power surface mount light emitting die package
US7253529B2 (en) Multi-chip package structure
US7705468B2 (en) Stacked semiconductor package that prevents damage to semiconductor chip when wire-bonding and method for manufacturing the same
US20030178710A1 (en) Semiconductor chip stack structure and method for forming the same
CN1672260A (zh) 可表面安装的半导体器件及其制造方法
CN1157790C (zh) 芯片堆叠封装结构
CN1214460C (zh) 加强散热型四方扁平无接脚封装
US6091142A (en) Assembly for dissipating heat from a stacked semiconductor package
CN1228839C (zh) 一种多晶粒封装结构
CN1702862A (zh) 集群发光二极管芯片的封装方法及器件
CN1153287C (zh) 具有内嵌式散热块的半导体封装件
CN1303675C (zh) 四方形平面无管脚式半导体封装结构及制造方法
CN1153285C (zh) 具有散热结构的半导体封装件
KR100447894B1 (ko) 듀얼 적층패키지 및 그 제조방법
CN1929129A (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
KR100876875B1 (ko) 강화된 열방출 능력을 갖는 칩 스택 패키지
CN1126161C (zh) 半导体晶片的封装方法及其成品
CN1228828C (zh) 开窗型导线架式半导体封装结构及制造过程
CN1897237A (zh) 散热型半导体封装件及其制法
JPH07249733A (ja) 半導体装置
KR20020075486A (ko) 반도체용 멀티 칩 패키지
CN1571129A (zh) 影像感测组件半导体晶圆级封装的方法
CN1959971A (zh) 泛用型芯片封装结构

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050810

CX01 Expiry of patent term