CN1959971A - 泛用型芯片封装结构 - Google Patents

泛用型芯片封装结构 Download PDF

Info

Publication number
CN1959971A
CN1959971A CNA2005101170759A CN200510117075A CN1959971A CN 1959971 A CN1959971 A CN 1959971A CN A2005101170759 A CNA2005101170759 A CN A2005101170759A CN 200510117075 A CN200510117075 A CN 200510117075A CN 1959971 A CN1959971 A CN 1959971A
Authority
CN
China
Prior art keywords
those
chip
extensive use
use type
type chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101170759A
Other languages
English (en)
Other versions
CN100421243C (zh
Inventor
周世文
林俊宏
杜武昌
潘玉党
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CNB2005101170759A priority Critical patent/CN100421243C/zh
Publication of CN1959971A publication Critical patent/CN1959971A/zh
Application granted granted Critical
Publication of CN100421243C publication Critical patent/CN100421243C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

一种泛用型芯片封装结构包括一承载器、一芯片、多条焊线以及一封装胶体。承载器具有多个贯孔、一承载表面以及对应的一背面，其中背面具有多个接点，接点位于贯孔的周围。芯片配置在承载表面上，且芯片具有一主动表面以及配置在主动表面上的多个焊垫，其中主动表面与承载表面接合，而上述的贯孔暴露出焊垫。焊线则是穿过贯孔以电性连接焊垫与接点。此外，藉由调整封装胶体的形状尺寸来达到覆盖芯片、接点以及焊线的目的。

Description

泛用型芯片封装结构
技术领域
本发明是有关于一种泛用型芯片封装结构，且特别是有关于一种藉由调整封装胶体的形状尺寸来达到保护芯片及焊线的泛用型芯片封装结构(Universal Chip Package Structure)。
背景技术
在半导体产业中，集成电路(Integrated Circuits，IC)的生产，主要可分为三个阶段：集成电路设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)等。因此，芯片(die)经由晶圆(wafer)制作、电路设计、光罩制作以及切割晶圆等步骤而完成，而芯片则经由打线接合(wire bonding)或覆晶接合(flip chip bonding)等方式，将芯片电性连接至承载器(carrier)，例如导线架(leadframe)或基板(substrate)等，使得芯片的焊垫(bonding pad)将可重布线(redistribution)至芯片的周缘或芯片的主动表面的下方。以打线接合型态的芯片封装结构为例，当芯片贴附至承载器以后，接着再以打线接合的方式电性连接至承载器，最后再以封胶材料(molding compound)包覆芯片及导线(wire)，其目的在于防止芯片受到外界湿度影响及杂尘污染。
请参阅图1所示，是现有习知的一种芯片封装结构的示意图。如图1，现有习知的芯片封装结构100包括一承载器110、一芯片120、多条焊线130以及一封装胶体140，其中承载器110具有多个贯孔112、一承载表面114以及对应的一背面116。背面116具有多个接点116a以及多个焊球垫116b，而这些接点116a位于这些贯孔112的周围。芯片120配置在承载表面114上，且芯片120具有一主动表面122以及配置在主动表面122上的多个焊垫124，其中主动表面122藉由粘着层102与承载表面114接合，而上述的多个贯孔112暴露出焊垫124。此外，每一条焊线130是穿过贯孔112以电性连接焊垫124与接点116a，而封装胶体140则覆盖芯片120、接点116a以及焊线130。
另外，芯片封装结构100更包括一防焊层150以及多个焊球160，其中防焊层150覆在背面116且具有多个开口150a，且这些开口150a暴露出接点116a以及焊球垫116b，而焊球160电性连接至焊球垫116b。
承上所述，现有习知的芯片封装结构例如应用于现今市面上的动态随机记忆体(DRAM)等产品，市面上动态随机记忆体依厂牌或设计方式而有多种封装形式、多种封装尺寸、或是随芯片制造技术不同，而有不同芯片尺寸，芯片上的焊垫及线路亦有多种布局方式。因此，为配合上述的多种设计方式的芯片封装结构，承载器以及封胶模具(未绘示)将重新设计以进行封装制程，比如承载器贯孔的位置会因应芯片布局而调整位置。如此一来，将提高芯片封装的制作成本和封胶模具的制造，储存及管理上的花费。
发明内容
有鉴于此，本发明的目的就是在提供一种泛用型芯片封装结构，其适用于在多种封装形式、多种封装或芯片尺寸、或是芯片上的焊垫及线路有多种布局方式的芯片封装结构。
为达本发明的上述目的，本发明提出一种泛用型芯片封装结构，其包括一承载器、一芯片、多条焊线以及一封装胶体。承载器具有多个贯孔、一承载表面以及对应的一背面，其中背面具有多个接点以及多个焊球垫，而这些接点位于贯孔的周围。芯片配置在承载表面上，且芯片具有一主动表面以及配置在主动表面上的多个焊垫，其中主动表面是与承载表面接合，而上述的贯孔暴露出焊垫。每一条焊线则是穿过贯孔以电性连接焊垫与接点。此外，封装胶体适于覆盖芯片、接点以及焊线，封装胶体并具有一第一区块与一第二区块，其中第一区块充满贯孔，而第二区块覆盖背面且与第一区块相连接。
依照本发明的较佳实施例所述，泛用型芯片封装结构例如更包括一防焊层，其覆在背面且具有多个开口，其中这些开口暴露出多个接点以及多个焊球垫。此外，泛用型芯片封装结构例如更包括多个焊球，其中焊球电性连接至焊球垫。
在本发明的一实施例中，焊线藉由一般打线方式以电性连接焊垫与接点。
在本发明的一实施例中，焊线藉由逆打线方式以电性连接焊垫与接点。
在本发明的一实施例中，焊线的材质例如是金。
为达本发明的上述目的，本发明再提出一种泛用型芯片封装结构，其包括一承载器、一芯片、多条焊线以及一封装胶体。承载器具有一第一防焊层、多个贯孔、一承载表面以及对应的一背面，其中背面具有多个接点以及多个焊球垫，这些接点位于贯孔的周围，而第一防焊层则覆在背面，且第一防焊层具有多个开口，这些开口暴露出接点和焊球垫。芯片配置在承载表面上，且芯片具有一主动表面以及配置在主动表面上的多个焊垫，其中主动表面是与承载表面接合，而上述的贯孔暴露焊垫。
承上所述，每一条焊线穿过贯孔以电性连接焊垫与接点。此外，封装胶体适于覆盖芯片、接点以及焊线，且封装胶体充满贯孔以及与贯孔相通的开口，其中封装胶体的表面是与第一防焊层的表面切齐。
在本发明的一实施例中，泛用型芯片封装结构例如更包括多个焊球，焊球电性连接至焊球垫。
在本发明的一实施例中，焊线藉由逆打线方式以电性连接焊垫与接点。
在本发明的一实施例中，焊线的材质例如是金。
在本发明的一实施例中，承载器更包括一第二防焊层，其中第二防焊层是覆在承载器的承载表面。
在本发明的一实施例中，第一防焊层的厚度例如是大于或等于第二防焊层的厚度。
在本发明的一实施例中，第一防焊层的厚度例如是大于每一条焊线的打线高度。
在本发明的一实施例中，第一防焊层的厚度例如是介于25微米～400微米之间。
基于上述，本发明的泛用型芯片封装结构藉由改变承载器形状，不改变封胶模具的前提下，调整封装胶体的形状尺寸以达到保护芯片及焊线等结构的目的，其中泛用型芯片封装结构可应用于多种封装形式、多种封装或芯片尺寸、或是芯片上的焊垫及线路有多种布局方式的芯片封装结构中。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是现有习知的一种泛用型芯片封装结构的示意图。
图2A是本发明较佳实施例的一种泛用型芯片封装结构的示意图。
图2B是图2A中之区域R的放大示意图。
图3是本发明较佳实施例的另一种泛用型芯片封装结构的示意图。
100：芯片封装结构               102、202：粘着层
110、210、310：承载器           112、212、312：贯孔
114、214、314：承载表面         116、216、316：背面
116a、216a、316a：接点          116b、216b、316b：焊球垫
120、220、320：芯片             122、222、322：主动表面
124、224、324：焊垫             130、230、330：焊线
140、240、340：封装胶体         150、250：防焊层
150a、250a、318a：开口          160、260、360：焊球
200、300：泛用型芯片封装结构    224a：周围分布型焊垫
224b：中央分布型焊垫            242：第一区块
244：第二区块                   318：第一防焊层
318’：第二防焊层               H：打线高度
R：区域
具体实施方式
请参阅图2A所示，是本发明较佳实施例的一种泛用型芯片封装结构的示意图。如图2A，泛用型芯片封装结构200包括一承载器210、一芯片220、多条焊线230以及一封装胶体240。在本实施例中，承载器210为一基板，例如是印刷电路基板(PCB substrate)，其具有多个贯孔212(through hole)、一承载表面214以及对应的一背面216。其中，背面216上配设有多个接点216a以及多个焊球垫216b，彼此电性连接，而这些接点216a位于贯孔212的周围。此外，芯片220配置在承载表面214上，且芯片220具有一主动表面222以及多个焊垫224，其中这些焊垫224配置在主动表面222上，焊垫224依分布区域例如包括周围分布型焊垫224a(peripheral pad)及中央分布型焊垫224b(central pad)等。
承上所述，主动表面222例如是藉由粘着层202与承载表面214接合，而多个贯孔212暴露出部分的主动表面222，其中部分的主动表面222即是具有焊垫224的区域，也就是贯孔212会暴露出焊垫224。另外，焊线230藉由穿过贯孔212以电性连接主动表面222上的焊垫224与背面216上的接点216a。在本实施例中，焊线230例如是可藉由一般的打线方式或是逆打线(reverse bonding)的方式来电性连接焊垫224与接点216a，其中逆打线的方式可降低打线高度，其中焊线230的材质例如是金。封装胶体240则适于覆盖芯片220、接点216a以及焊线230，以防止上述元件损坏或是受到外界湿度影响及杂尘污染。
为能更详细地了解本发明的泛用型芯片封装结构200与现有习知的芯片封装结构100的差异，下文中将进一步说明。图2B绘示为图2A中的区域R的放大示意图，请参阅图2B所示，本发明的封装胶体240是具有一第一区块242与一第二区块244，其中第一区块242充满贯孔212，而第二区块244覆盖背面216且与第一区块242相连接。详细地说，第一区块242覆盖位于贯孔212中的部份焊线230与贯孔212所暴露出来的焊垫224a，而第二区块244覆盖接点216a与位于贯孔212外侧的部份焊线230。值得注意的是，在不同的封装尺寸下，本发明的封装胶体240亦可发挥保护芯片、接点以及焊线的功能。当然，本发明的封装胶体240亦适用于现有习知的芯片封装结构100。换言之，本发明的封装胶体240可覆盖焊垫124、接点116a以及焊线130，以避免上述元件损坏或是受到外界湿度影响及杂尘污染。此外，本发明在此并不限定第二区块244与第一区块242相连接的范围，只要能涵盖焊线230突出于贯孔212外的部分即可。
由上文即可得知，本实施例所提及的泛用型芯片封装结构200无须再开发新的封胶模具即可进行多种封装尺寸的封胶制程，也就是说封装胶体240的第二区块244维持不变，而第一区块242可以随芯片220大小或布局而改变大小或位置，故泛用型芯片封装结构200即可应用于多种封装形式、多种封装或芯片尺寸、或是芯片上的焊垫及线路有多种布局方式的封装结构，并具有保护芯片220、接点216a以及焊线230的功能。如此一来，既可降低芯片封装结构的制作成本，亦能节省在封胶模具上的制造，储存及管理的成本。
请再继续参考图2A所示，泛用型芯片封装结构200例如更包括一防焊层250。举例来说，防焊层250覆在背面216且具有多个开口250a，其中开口250a暴露出接点216a以及多个焊球垫216b。相对于上述的焊球垫216b，泛用型芯片封装结构200亦包括多个焊球260，焊球260电性连接至开口250a所暴露出的焊球垫216b上，以达到泛用型芯片封装结构200的设计须求。
图3绘示为本发明较佳实施例的另一种泛用型芯片封装结构的示意图。由图3可知，本实施例的泛用型芯片封装结构与上述实施例的泛用型芯片封装结构有许多相似之处，惟其主要差异在于，本实施例的泛用型芯片封装结构在背面封装胶体的形状及配置有所改变，下文将对此泛用型芯片封装结构作详细的说明。
相似于上述实施例的泛用型芯片封装结构200，本实施例的泛用型芯片封装结构300包括一承载器310、一芯片320、多条焊线330以及一封装胶体340。承载器具有多个贯孔312、一承载表面314、对应的一背面316以及一第一防焊层318。背面316亦具有多个接点316a以及多个焊球垫316b，且这些接点316a是位于贯孔312的周围。第一防焊层318则覆在背面316，且第一防焊层318具有多个开口318a，这些开口318a暴露出接点316a与焊球垫316b。至于芯片320与焊线330的配设方式则完全与上述实施例中的芯片220与焊线230相同，故于此不再赘述。
承上所述，本实施例的封装胶体340亦适于覆盖焊垫324、接点316a以及焊线330。值得注意的是，封装胶体340充满贯孔312以及与贯孔312相通的开口318a，且封装胶体340的表面与第一防焊层318的表面切齐。另一方面，承载器310亦可以包括一第二防焊层318’，其中第二防焊层318’是覆在承载器310的承载表面314。在本实施例中，第一防焊层318的厚度例如是大于第二防焊层318’的厚度，亦或是第一防焊层318的厚度大于焊线330的打线高度H，其中第一防焊层318的厚度例如是介于25微米～400微米之间。当然，第一防焊层318的厚度亦可等于第二防焊层318’的厚度，其重要条件为第一防焊层318的厚度需大于焊线330打线高度H。
由上文可知，欲对本实施例的泛用型芯片封装结构300进行封胶制程时，仅须应用一表面平坦的封胶模具(未绘示)即可将封装胶体340覆盖于焊垫324、接点316a以及焊线330上，以达到保护焊垫324、接点316a以及焊线330的目的，故本实施例的泛用型芯片封装结构300无须再开发新的封胶模具即可进行多种封装尺寸的封胶制程。当然，本实施例的泛用型芯片封装结构300同样具有上述的泛用型芯片封装结构200的优点。
此外，泛用型芯片封装结构300亦包括多个焊球360，焊球360电性连接至开口318a所暴露出的焊球垫316b上，以达到泛用型芯片封装结构300的设计须求。另一方面，焊线330亦例如是藉由一般的打线方式或是逆打线的方式来电性连接主动表面322上的焊垫324与背面316上的接点316a，其中焊线330的材质例如是金。
综上所述，本发明的泛用型芯片封装结构相较于现有习知技术有下列优点：
(一)本发明的泛用型芯片封装结构适用于多种封装形式、多种封装或芯片尺寸、或是芯片上的焊垫及线路有多种布局方式的芯片封装结构，以降低芯片封装结构的制作成本。
(二)节省在封胶模具上制造，储存及管理的花费。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1、一种泛用型芯片封装结构，其特征在于其包括：
一承载器，具有多个贯孔、一承载表面以及对应的一背面，其中该背面具有多个接点以及多个焊球垫，而该些接点位于该些贯孔的周围；
一芯片，配置在该承载表面上，且该芯片具有一主动表面以及配置在该主动表面上的多个焊垫，其中该主动表面是与该承载表面接合，而该些贯孔暴露该些焊垫；
多条焊线，穿过各该贯孔以电性连接该些焊垫与该些接点；以及
一封装胶体，适于覆盖该芯片、该些接点以及该些焊线，该封装胶体具有一第一区块与一第二区块，其中该第一区块充满该些贯孔，而该第二区块覆盖该背面且与该第一区块相连接。
2、根据权利要求1所述的泛用型芯片封装结构，其特征在于其中更包括一防焊层，该防焊层覆在该背面且具有多个开口。
3、根据权利要求2所述的泛用型芯片封装结构，其特征在于其中所述的该些开口暴露出该些接点以及该些该些焊球垫。
4、根据权利要求3所述的泛用型芯片封装结构，其特征在于其更包括多个焊球，该些焊球电性连接至该些焊球垫。
5、根据权利要求1所述的泛用型芯片封装结构，其特征在于其中所述的该些焊线的材质包括金。
6.一种泛用型芯片封装结构，其特征在于其包括：
一承载器，具有一第一防焊层、多个贯孔、一承载表面以及对应的一背面，其中该背面具有多个接点以及多个焊球垫，该些接点位于该些贯孔的周围，该第一防焊层则覆在该背面，且该第一防焊层具有多个开口，而该些开口暴露出该些接点和该些焊球垫；
一芯片，配置在该承载表面上，且该芯片具有一主动表面以及配置在该主动表面上的多个焊垫，其中该主动表面与该承载表面接合，而该些贯孔暴露该些焊垫；
多条焊线，穿过各该贯孔以电性连接该些焊垫与该些接点；以及
一封装胶体，适于覆盖该些焊垫、该些接点以及该些焊线，且该封装胶体充满该些贯孔以及与该些贯孔相通的该些开口，其中该封装胶体的表面与该第一防焊层的表面切齐。
7、根据权利要求6所述的泛用型芯片封装结构，其特征在于其更包括多个焊球，该些焊球电性连接至该些焊球垫。
8、根据权利要求6所述的泛用型芯片封装结构，其特征在于其中所述的该些焊线的材质包括金。
9、根据权利要求6所述的泛用型芯片封装结构，其特征在于其中所述的承载器更包括覆在该承载表面的一第二防焊层。
10、根据权利要求6所述的泛用型芯片封装结构，其特征在于其中所述的第一防焊层的厚度大于各该焊线的打线高度。
CNB2005101170759A 2005-10-31 2005-10-31 泛用型芯片封装结构 Expired - Fee Related CN100421243C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101170759A CN100421243C (zh) 2005-10-31 2005-10-31 泛用型芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101170759A CN100421243C (zh) 2005-10-31 2005-10-31 泛用型芯片封装结构

Publications (2)

Publication Number Publication Date
CN1959971A true CN1959971A (zh) 2007-05-09
CN100421243C CN100421243C (zh) 2008-09-24

Family

ID=38071562

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101170759A Expired - Fee Related CN100421243C (zh) 2005-10-31 2005-10-31 泛用型芯片封装结构

Country Status (1)

Country Link
CN (1) CN100421243C (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376908B1 (en) * 1997-12-10 2002-04-23 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package and process for the production thereof
TW415054B (en) * 1999-10-08 2000-12-11 Siliconware Precision Industries Co Ltd Ball grid array packaging device and the manufacturing process of the same
CN2567768Y (zh) * 2002-08-22 2003-08-20 南茂科技股份有限公司 基板在晶片上的封装结构
CN100365782C (zh) * 2003-05-23 2008-01-30 矽品精密工业股份有限公司 开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件
WO2005020917A2 (en) * 2003-09-02 2005-03-10 Merck & Co., Inc. Ophthalmic compositions for treating ocular hypertension

Also Published As

Publication number Publication date
CN100421243C (zh) 2008-09-24

Similar Documents

Publication Publication Date Title
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US8102035B2 (en) Method of manufacturing a semiconductor device
CN1711636A (zh) 用于多芯片封装的元件、方法和组件
KR20040014156A (ko) 반도체장치
KR101058986B1 (ko) 수지 밀봉형 반도체 장치와 그 제조 방법, 반도체 장치용 기재 및 적층형 수지 밀봉형 반도체 장치
CN101060117A (zh) 芯片堆叠结构以及可制成芯片堆叠结构的晶圆结构
CN1808702A (zh) 半导体封装结构及其制法
US7479706B2 (en) Chip package structure
CN115995440A (zh) 半导体封装结构及其制造方法
KR20110055985A (ko) 스택 패키지
CN1959971A (zh) 泛用型芯片封装结构
US7515061B2 (en) LED package structure for increasing light-emitting efficiency and method of packaging the same
CN1355566A (zh) 加强散热型四方扁平无接脚封装
CN1171312C (zh) 多芯片集成电路封装结构
CN1185706C (zh) 半导体器件
CN100444361C (zh) 芯片封装结构
CN218996696U (zh) 提高芯片引脚密度的封装结构
CN1288728C (zh) 晶片的封装方法
CN1755906A (zh) 适用集成电路及发光二极管的封装方法
KR20060128376A (ko) 칩 스택 패키지
CN100576521C (zh) 堆栈式凸块结构及其制作方法
KR20050000972A (ko) 칩 스택 패키지
KR100352115B1 (ko) 반도체패키지
KR20060074091A (ko) 칩 스택 패키지
CN113410366A (zh) 发光二极管封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080924

Termination date: 20201031

CF01 Termination of patent right due to non-payment of annual fee