CN1171312C - 多芯片集成电路封装结构 - Google Patents

多芯片集成电路封装结构 Download PDF

Info

Publication number
CN1171312C
CN1171312C CNB001324411A CN00132441A CN1171312C CN 1171312 C CN1171312 C CN 1171312C CN B001324411 A CNB001324411 A CN B001324411A CN 00132441 A CN00132441 A CN 00132441A CN 1171312 C CN1171312 C CN 1171312C
Authority
CN
China
Prior art keywords
welding pad
central
lead
chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001324411A
Other languages
English (en)
Other versions
CN1354518A (zh
Inventor
饶瑞孟
柯俊吉
刘渭琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB001324411A priority Critical patent/CN1171312C/zh
Publication of CN1354518A publication Critical patent/CN1354518A/zh
Application granted granted Critical
Publication of CN1171312C publication Critical patent/CN1171312C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种多芯片集成电路封装结构，可用来封装多个半导体芯片。此多芯片集成电路封装结构是构建于一特制的导线架上，用以封装至少二个中央焊垫式芯片及一个周边焊垫式芯片。此导线架形成有一中央芯片座及二个导脚部；且此二个导脚部与中央芯片座之间分别形成缺口。由于芯片与导线架之间的电性连接导线可穿过导线架中的缺口，因此可借以缩短其中的导线的长度，借此而提高半导体芯片的操作性能及降低封装制造成本。

Description

多芯片集成电路封装结构
本发明涉及一种集成电路封装结构，特别涉及一种LOC(lead-on-chip)式的多芯片集成电路封装结构，其可用来封装多个半导体芯片，且可使用较短的导线来电性连接其中所封装的半导体芯片，因此可提高半导体芯片的操作性能及降低封装制造成本。
多芯片集成电路封装结构为一种可用来封装多个半导体芯片的封装结构，借此让其所构建的集成电路装置可提供倍增的操作功能及资料储存容量。目前在现有技术上，已提出有许多种不同的多芯片集成电路封装结构，用以将多个半导体芯片整合于单一个集成电路封装装置之中。
图1A至1C即显示三种现有的多芯片集成电路封装结构的剖面示意图。图1A显示一堆叠式的多芯片集成电路封装结构，其是以一堆叠方式来封装二个半导体芯片11a、12a；图1B显示一并排式的多芯片集成电路封装结构，其是将二个半导体芯片21a、22a以一并排方式配置于同一导线架平面上；而图1C则显示一背对背式的多芯片集成电路封装结构，其将二个半导体芯片31a、32a分别黏贴于导线架的正面及反面上，形成一背对背的配置方式。
然而上述的多芯片集成电路封装结构的一项缺点在于其仅适合用来封装周边焊垫式芯片(peripheral-pad IC chip)，而不适合用来封装中央焊垫式芯片(central-pad IC chip)。所谓＂周边焊垫式芯片＂是指将焊垫结构配置于周边的芯片，而＂中央焊垫式芯片＂则是指将焊垫结构配置于中央的芯片。这是由于若将图1A-1C所示的多芯片集成电路封装结构用来封装中央焊垫式芯片，则其需要较长的导线来电性连接其中的芯片与导线架；而此增加的导线长度将导致半导体芯片的操作性能降低，并使得封装制造成本增加。此缺点将于以下用图2A-2C作图解说明。
如图2A所示，假若将图1A所示的封装结构用来封装一周边焊垫式芯片11b及一中央焊垫式芯片12b，则中央焊垫式芯片12b所用的导线组13b其导线长度将会大于图1A所示的周边焊垫式芯片12a所用的导线组13a。此增加的导线长度将导致半导体芯片的操作性能降低，并使得封装制造成本增加。
如图2B所示，假若将图1B所示的封装结构用来封装二个中央焊垫式芯片21b、22b，则此二个中央焊垫式芯片21b、22b所用的导线组23b、24b其导线长度将会大于图1B所示的周边焊垫式芯片21a、22a所用的导线组23a、24a。此增加的导线长度将导致半导体芯片的操作性能降低，并使得封装制造成本增加。
再如图2C所示，假若将图1C所示的封装结构用来封装二个中央焊垫式芯片31b、32b，则此二个中央焊垫式芯片31b、32b所用的导线组33b、34b其导线长度将会大于图1C所示的周边焊垫式芯片31a、32a所用的导线组33a、34a。此增加的导线长度将导致半导体芯片的操作性能降低，并使得封装制造成本增加。
鉴于以上所述现有技术的缺点，本发明的主要目的便是在于提供一种新颖的多芯片集成电路封装结构，其可用来封装多数个半导体芯片，但可使用较短的导线来电性连接其中所封装的半导体芯片及导线架，借此而提升半导体芯片的操作性能及降低封装制造成本。
本发明的目的可以通过以下措施来达到：
一种多芯片集成电路封装结构，其包含：
一导线架，其具有一中央芯片座、一第一导脚部、及一第二导脚部；且其第一导脚部与其中央芯片座二者之间形成一第一缺口，而其第二导脚部与其中央芯片座二者之间则形成一第二缺口；此中央芯片座、第一导脚部、及第二导脚部均各具有一正面和一反面；
一第一中央焊垫式芯片，其具有一电路面和一非电路面，且其电路面上具有一中央焊垫结构；此中央焊垫结构将第一中央焊垫式芯片的电路面分隔成一第一区域和一第二区域，其中第一区域贴置于该导线架的第一导脚部的反面，而第二区域则贴置于该导线架的中央芯片座的反面；且使该第一中央焊垫式芯片上的中央焊垫结构对齐至该导线架中的第一缺口；
一第二中央焊垫式芯片，其具有一电路面及一非电路面，且其电路面上具有一中央焊垫结构；此中央焊垫结构将该第二中央焊垫式芯片的电路面分隔成一第一区域和一第二区域，其中第一区域贴置于该导线架的第二导脚部的反面，而第二区域则贴置于该导线架的中央芯片座的反面；且使该第二中央焊垫式芯片上的中央焊垫结构对齐至该导线架中的第二缺口；
一周边焊垫式芯片，其具有一电路面及一非电路面，且其电路面上具有一周边焊垫结构；该周边焊垫式芯片的非电路面是贴置于该导线架的中央芯片座的正面；
一第一导线组，用以电性连接该第一中央焊垫式芯片上的中央焊垫结构至该导线架的第一导脚部的正面；
一第二导线组，用以电性连接该第二中央焊垫式芯片上的中央焊垫结构至该导线架的第二导脚部的正面；
一第三导线组，用以电性连接该周边焊垫式芯片上的周边焊垫结构至该导线架的第一及第二导脚部的正面；以及
一封装胶体，用以包覆该第一中央焊垫式芯片、该第二中央焊垫式芯片、及该周边焊垫式芯片。
该第一及第二中央焊垫式芯片贴置于导线架反面的方式是采用聚酰亚胺(polyimide)胶带。
该周边焊垫式芯片贴置于该导线架的芯片座的正面的方式是采用银胶。
该第一、第二、及第三导线组中的导线均为金线。
一种多芯片集成电路封装结构，其包含：
一导线架，其具有一中央芯片座及一导脚部；且其导脚部与其中央芯片座二者之间形成一缺口；此中央芯片座及导脚部均各具有一正面和一反面；
一中央焊垫式芯片，其具有一电路面和一非电路面，且其电路面上具有一中央焊垫结构；此中央焊垫结构将该中央焊垫式芯片的电路面分隔成一第一区域和一第二区域，其中第一区域贴置于该导线架的导脚部的反面，而第二区域则贴置于该导线架的中央芯片座的反面；且使该中央焊垫式芯片上的中央焊垫结构对齐至该导线架中的缺口；
一周边焊垫式芯片，其具有一电路面及一非电路面，且其电路面上具有一周边焊垫结构；该周边焊垫式芯片的非电路面是贴置于该导线架的中央芯片座的正面；
一第一导线组，用以电性连接该中央焊垫式芯片上的中央焊垫结构至该导线架的第一导脚部的正面；
一第二导线组，用以电性连接该周边焊垫式芯片上的周边焊垫结构至该导线架的导脚部的正面；以及
一封装胶体，用以包覆该中央焊垫式芯片及该周边焊垫式芯片。
该中央焊垫式芯片贴置于导线架反面的方式是采用聚酰亚胺胶带。
该周边焊垫式芯片贴置于该导线架的芯片座的正面的方式是采用银胶。
该第一及第二导线组中的导线均为金线。
本发明相比现有技术具有如下优点：
根据以上所述的目的，本发明提供了一种新颖的多芯片集成电路封装结构。本发明的多芯片集成电路封装结构可用以封装三个半导体芯片，包括二个中央焊垫式芯片及一个周边焊垫式芯片。本发明的多芯片集成电路封装结构包含以下构件：(a)一导线架，其具有一中央芯片座、一第一导脚部、及一第二导脚部；且其第一导脚部与其中央芯片座二者之间形成一第一缺口，而其第二导脚部与其中央芯片座二者之间则形成一第二缺口；(b)一第一中央焊垫式芯片，其电路面上具有一中央焊垫结构；此中央焊垫结构将第一中央焊垫式芯片的电路面分隔成一第一区域和一第二区域，其中第一区域贴置于该导线架的第一导脚部的反面，而第二区域则贴置于该导线架的中央芯片座的反面；且使该第一中央焊垫式芯片上的中央焊垫结构对齐至该导线架中的第一缺口；(c)一第二中央焊垫式芯片，其电路面上具有一中央焊垫结构；此中央焊垫结构将该第二中央焊垫式芯片的电路面分隔成一第一区域和一第二区域，其中第一区域贴置于该导线架的第二导脚部的反面，而第二区域则贴置于该导线架的中央芯片座的反面；且使该第二中央焊垫式芯片上的中央焊垫结构对齐至该导线架中的第二缺口；(d)一周边焊垫式芯片，其电路面上具有一周边焊垫结构；该周边焊垫式芯片的非电路面是贴置于该导线架的中央芯片座的正面；(e)一第一导线组，用以电性连接该第一中央焊垫式芯片上的中央焊垫结构至该导线架的第一导脚部的正面；(f)一第二导线组，用以电性连接该第二中央焊垫式芯片上的中央焊垫结构至该导线架的第二导脚部的正面；(g)一第三导线组，用以电性连接该周边焊垫式芯片上的周边焊垫结构至该导线架的第一及第二导脚部的正面；以及(h)一封装胶体，用以包覆该第一中央焊垫式芯片、该第二中央焊垫式芯片、及该周边焊垫式芯片。
上述的多芯片集成电路封装结构的特点在于可使用较短的导线来电性连接这些芯片，因此可提升芯片的操作性能及降低封装制造成本。本发明因此较现有技术具有更佳的实用性。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文将举本发明的较佳实施例，并配合所附图示，详细说明本发明的实质技术内容。所附图示的内容简述如下：
图1A至1C(现有技术)显示三种现有的多芯片集成电路封装结构的剖面示意图；
图2A至2C(现有技术)显示三种现有的多芯片集成电路封装结构的剖面示意图；
图3显示本发明的多芯片集成电路封装结构的剖面示意图；及
图4显示本发明的多芯片集成电路封装结构中所采用的导线架的俯视图。
图3显示本发明的多芯片集成电路封装结构的剖面示意图。如图所示，本发明的多芯片集成电路封装结构是构建于一特制的导线架100上，用以封装三个半导体芯片，包括一第一中央焊垫式芯片210、一第二中央焊垫式芯片220、以及一周边焊垫式芯片300。每一个芯片均具有一电路面及一非电路面；其中电路面是指芯片上形成半导体电路结构及焊垫的正面，而非电路面则指芯片的反面。
第一中央焊垫式芯片210的电路面上形成有一中央焊垫结构211，其至少包含一组以直线排列的焊垫(未个别显示)；第二中央焊垫式芯片220的电路面上形成有一中央焊垫结构221，其至少包含一组以直线排列的焊垫(未个别显示)；而周边焊垫式芯片300的电路面上则形成有一周边焊垫结构310，其包括二组以直线排列的焊垫(未个别显示)，分别设置于二侧的周边上。
图4显示本发明的多芯片集成电路封装结构中所采用的导线架100的俯视图。如图所示，此导线架100形成有一中央芯片座(central diepad)110、一第一导脚部121、及一第二导脚部122。第一导脚部121及第二导脚部122分别包含多数支导脚。此外，第一导脚部121与中央芯片座110二者之间形成一第一缺口131，而第二导脚部122与中央芯片座110二者之间则形成一第二缺口132。
请再参阅图3，第一中央焊垫式芯片210的黏晶方式是使用聚酰亚胺(polyimide)胶带141将其电路面左半部贴置于导线架100的第一导脚部121的反面；而其电路面右半部则贴置于导线架100的中央芯片座110的反面，并将其中央焊垫结构211对齐至导线架100的第一缺口131(此处所谓的＂电路面左半部＂是指第一中央焊垫式芯片210的电路面上，以中央焊垫结构211为界所划分的二个区域中的左边区域；而＂电路面右半部＂则是指此二个区域中的右边区域)。
同样地，第二中央焊垫式芯片220的黏晶方式是使用聚酰亚胺胶带141将其电路面左半部贴置于导线架100的中央芯片座110的反面；而其电路面右半部则贴置于导线架100的第二导脚部122的反面，并将其中央焊垫结构221对齐至导线架100的第二缺口132(此处所谓的＂电路面左半部＂是指第二中央焊垫式芯片220的电路面上，以中央焊垫结构221为界所划分的二个区域中的左边区域；而＂电路面右半部＂则是指此二个区域中的右边区域)。此黏晶方式即等同于一LOC(lead-on-chip)式的封装结构。
周边焊垫式芯片300的黏晶方式是将其非电路面以银胶(silverpaste)142贴置于导线架100的中央芯片座110的正面。
黏晶制程完成后，接着进行一导线制程(wire-bonding process)，用以施加多组导线，包括一第一导线组410，用以将第一中央焊垫式芯片210上的中央焊垫结构211电性连接至导线架100的第一导脚部121的正面；一第二导线组420，用以将第二中央焊垫式芯片220上的中央焊垫结构221电性连接至导线架100的第二导脚部122的正面；以及一第三导线组430，用以将周边焊垫式芯片300上的周边焊垫结构310电性连接至导线架100的第一及第二导脚部121、122的正面。这些导线组410、420、430中的导线例如可为金线。本发明的一项特点为，第一导线组410及第二导线组420是分别穿过导线架100中的第一缺口131及第二缺口132而电性连接其二端的芯片，因此可以缩短其中的导线的长度。
如有需要，可再施加一第四导线组440及一第五导线组450；其中第四导线组440用以将第一中央焊垫式芯片210上的中央焊垫结构211电性连接至周边焊垫式芯片300上的周边焊垫结构310，而第五导线组450则用以将第二中央焊垫式芯片220上的中央焊垫结构221电性连接至周边焊垫式芯片300上的周边焊垫结构310。此第四导线组440及第五导线组450亦是分别穿过导线架100中的第一缺口131及第二缺口132而电性连接其二端的芯片，因此亦可以缩短其中的导线的长度。
最后进行一封装胶体制程，以形成一封装胶体500，用以包覆上述的三个芯片210、220、300。此封装胶体制程为一现有制程，因此以下将不对其所包含的步骤作详细的说明。此即完成本发明的多芯片集成电路封装结构的制造。
综而言之，本发明提供了一种新颖的多芯片集成电路封装结构，其可用来封装二个中央焊垫式芯片及一个周边焊垫式芯片，其特点在于可使用较短的导线来电性连接这些芯片，因此可提升芯片的操作性能及降低封装制造成本。本发明因此较现有技术具有更佳的实用性。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的实质技术内容的范围。本发明的实质技术内容是广义地定义于下述的权利要求范围中。任何他人所完成的技术实体，若是与下述的权利要求范围所限定的完全相同、或是为一种等效的变更，均将被视为涵盖于此权利要求之中。

Claims (8)

1.一种多芯片集成电路封装结构，其特征在于包含：
一导线架，其具有一中央芯片座、一第一导脚部、及一第二导脚部；且其第一导脚部与其中央芯片座二者之间形成一第一缺口，而其第二导脚部与其中央芯片座二者之间则形成一第二缺口；此中央芯片座、第一导脚部、及第二导脚部均各具有一正面和一反面；
一第一中央焊垫式芯片，其具有一电路面和一非电路面，且其电路面上具有一中央焊垫结构；此中央焊垫结构将第一中央焊垫式芯片的电路面分隔成一第一区域和一第二区域，其中第一区域贴置于该导线架的第一导脚部的反面，而第二区域则贴置于该导线架的中央芯片座的反面；且使该第一中央焊垫式芯片上的中央焊垫结构对齐至该导线架中的第一缺口；
一第二中央焊垫式芯片，其具有一电路面及一非电路面，且其电路面上具有一中央焊垫结构；此中央焊垫结构将该第二中央焊垫式芯片的电路面分隔成一第一区域和一第二区域，其中第一区域贴置于该导线架的第二导脚部的反面，而第二区域则贴置于该导线架的中央芯片座的反面；且使该第二中央焊垫式芯片上的中央焊垫结构对齐至该导线架中的第二缺口；
一周边焊垫式芯片，其具有一电路面及一非电路面，且其电路面上具有一周边焊垫结构；该周边焊垫式芯片的非电路面是贴置于该导线架的中央芯片座的正面；
一第一导线组，用以电性连接该第一中央焊垫式芯片上的中央焊垫结构至该导线架的第一导脚部的正面；
一第二导线组，用以电性连接该第二中央焊垫式芯片上的中央焊垫结构至该导线架的第二导脚部的正面；
一第三导线组，用以电性连接该周边焊垫式芯片上的周边焊垫结构至该导线架的第一及第二导脚部的正面；以及
一封装胶体，用以包覆该第一中央焊垫式芯片、该第二中央焊垫式芯片、及该周边焊垫式芯片。
2.如权利要求1所述的多芯片集成电路封装结构，其特征在于该第一及第二中央焊垫式芯片贴置于导线架反面的方式是采用聚酰亚胺胶带。
3.如权利要求1所述的多芯片集成电路封装结构，其特征在于该周边焊垫式芯片贴置于该导线架的芯片座的正面的方式是采用银胶。
4.如权利要求1所述的多芯片集成电路封装结构，其特征在于该第一、第二、及第三导线组中的导线均为金线。
5.一种多芯片集成电路封装结构，其特征在于包含：
一导线架，其具有一中央芯片座及一导脚部；且其导脚部与其中央芯片座二者之间形成一缺口；此中央芯片座及导脚部均各具有一正面和一反面；
一中央焊垫式芯片，其具有一电路面和一非电路面，且其电路面上具有一中央焊垫结构；此中央焊垫结构将该中央焊垫式芯片的电路面分隔成一第一区域和一第二区域，其中第一区域贴置于该导线架的导脚部的反面，而第二区域则贴置于该导线架的中央芯片座的反面；且使该中央焊垫式芯片上的中央焊垫结构对齐至该导线架中的缺口；
一周边焊垫式芯片，其具有一电路面及一非电路面，且其电路面上具有一周边焊垫结构；该周边焊垫式芯片的非电路面是贴置于该导线架的中央芯片座的正面；
一第一导线组，用以电性连接该中央焊垫式芯片上的中央焊垫结构至该导线架的导脚部的正面；
一第二导线组，用以电性连接该周边焊垫式芯片上的周边焊垫结构至该导线架的导脚部的正面；以及
一封装胶体，用以包覆该中央焊垫式芯片及该周边焊垫式芯片。
6.如权利要求5所述的多芯片集成电路封装结构，其特征在于该中央焊垫式芯片贴置于导线架反面的方式是采用聚酰亚胺胶带。
7.如权利要求5所述的多芯片集成电路封装结构，其特征在于该周边焊垫式芯片贴置于该导线架的芯片座的正面的方式是采用银胶。
8.如权利要求5所述的多芯片集成电路封装结构，其特征在于该第一及第二导线组中的导线均为金线。
CNB001324411A 2000-11-17 2000-11-17 多芯片集成电路封装结构 Expired - Fee Related CN1171312C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB001324411A CN1171312C (zh) 2000-11-17 2000-11-17 多芯片集成电路封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB001324411A CN1171312C (zh) 2000-11-17 2000-11-17 多芯片集成电路封装结构

Publications (2)

Publication Number Publication Date
CN1354518A CN1354518A (zh) 2002-06-19
CN1171312C true CN1171312C (zh) 2004-10-13

Family

ID=4595169

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001324411A Expired - Fee Related CN1171312C (zh) 2000-11-17 2000-11-17 多芯片集成电路封装结构

Country Status (1)

Country Link
CN (1) CN1171312C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609819B (zh) * 2008-06-20 2011-12-07 力成科技股份有限公司 导线架芯片封装结构及其制造方法
CN102157484B (zh) * 2011-02-28 2015-05-06 日月光半导体制造股份有限公司 导线架与芯片封装体
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN108878408A (zh) * 2017-05-10 2018-11-23 叶秀慧 薄型化双芯片的叠接封装结构

Also Published As

Publication number Publication date
CN1354518A (zh) 2002-06-19

Similar Documents

Publication Publication Date Title
US7381593B2 (en) Method and apparatus for stacked die packaging
US6563205B1 (en) Angularly offset and recessed stacked die multichip device and method of manufacture
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6744121B2 (en) Multi-chip package
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
US6483181B2 (en) Multi-chip package
US6703713B1 (en) Window-type multi-chip semiconductor package
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
TW200402856A (en) Semiconductor device
KR20110016013A (ko) 반도체 패키지
KR20080029904A (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
KR100621547B1 (ko) 멀티칩 패키지
CN1171312C (zh) 多芯片集成电路封装结构
US20070085184A1 (en) Stacked die packaging system
JPH05299456A (ja) 樹脂封止型半導体装置
CN100559582C (zh) 芯片堆栈封装结构及其制造方法
KR940008325B1 (ko) 적층형 반도체 패키지
CN101315921B (zh) 芯片堆栈封装结构及其制造方法
US20060071305A1 (en) Electrical package structure including chip with polymer thereon
USRE40061E1 (en) Multi-chip stacked devices
JPS6370532A (ja) 半導体装置
JPS634636A (ja) 半導体装置
KR100967668B1 (ko) 반도체 패키지 및 그 제조방법
CN2475141Y (zh) 多晶片封装装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041013

Termination date: 20091217