CN207009432U - 一种集成电路封装结构 - Google Patents
一种集成电路封装结构 Download PDFInfo
- Publication number
- CN207009432U CN207009432U CN201720951424.5U CN201720951424U CN207009432U CN 207009432 U CN207009432 U CN 207009432U CN 201720951424 U CN201720951424 U CN 201720951424U CN 207009432 U CN207009432 U CN 207009432U
- Authority
- CN
- China
- Prior art keywords
- pins
- chip
- pin
- narrow
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229920003023 plastic Polymers 0.000 claims abstract description 30
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 19
- 101100520142 Caenorhabditis elegans pin-2 gene Proteins 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 7
- 101150037009 pin1 gene Proteins 0.000 description 6
- 101100244014 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ppi-5 gene Proteins 0.000 description 4
- 101150023294 PIN4 gene Proteins 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种集成电路封装结构，包括：芯片和引线框单元，以及封闭所述芯片和所述引线框单元的塑封体；所述引线框单元包括基岛和露出所述塑封体的四个引线脚，所述四个引线脚包括与所述基岛相连的两个宽引脚以及与所述基岛隔离的两个窄引脚，所述塑封体的相对两侧分别布设一个所述宽引脚和一个所述窄引脚；所述芯片设置在所述基岛上，所述芯片的背面与所述基岛电连接，所述芯片的正面有两个焊盘，所述两个焊盘分别通过焊线与两个所述窄引脚相连。本实用新型技术方案提供了一种普通塑料封装结构，既能满足功率晶体管的散热需求，又能保证其电性能不会变差，同时还能节约封装成本。
Description
技术领域
本实用新型涉及集成电路封装技术领域，具体涉及一种集成电路封装结构。
背景技术
随着集成电路的集成度越来越高，伴随这种趋势的结果是芯片对于封装的散热能力要求越来越高；而随着智能设备和便携式应用的发展，芯片对于封装的轻薄化、小型化需求也越来越迫切。如何同时满足上述的要求，成为封装开发者必须考虑的问题。目前常用的功率晶体管由于功率耗散大，对散热能力的要求特别高，通常采用金属外壳的TO封装，但是相应的封装成本也非常高。
实用新型内容
本实用新型实施例提供一种集成电路封装结构，用于提供一种普通塑料封装结构，既能满足功率晶体管的散热需求，又能保证其电性能不会变差，同时还能节约封装成本。
采用的技术方案如下：一种集成电路封装结构，包括：芯片和引线框单元，以及封闭所述芯片和所述引线框单元的塑封体；所述引线框单元包括基岛和露出所述塑封体的四个引线脚，所述四个引线脚包括与所述基岛相连的两个宽引脚以及与所述基岛隔离的两个窄引脚，所述塑封体的相对两侧分别布设一个所述宽引脚和一个所述窄引脚；所述芯片设置在所述基岛上，所述芯片的背面与所述基岛电连接，所述芯片的正面有两个焊盘，所述两个焊盘分别通过焊线与两个所述窄引脚相连。
一种实现方式中，所述四个引线脚包括位于所述塑封体第一侧的第一引线脚和第二引线脚，以及位于所述塑封体第二侧的第三引线脚和第四引线脚，第二侧与第一侧相对；其中，所述第一引线脚和所述第四引线脚为宽引脚且相对对称设置，所述第二引线脚和所述第三引线脚为窄引脚且相对对称设置；或者，所述第一引线脚和所述第三引线脚为宽引脚且对角设置，所述第二引线脚和所述第四引线脚为窄引脚且对角设置。
一种实现方式中，所述四个引线脚中，两个宽引脚等宽且与所述基岛为一体结构，两个窄引脚等宽且均为T字形。
一种实现方式中，所述第一引线脚和所述二引线脚的间距与所述第三引线脚和所述第四引线脚的间距相等。
一种实现方式中，所述芯片的背面通过银胶或焊膏固定在所述基岛上。
一种实现方式中，所述塑封体为长方体形状。
其中，所述引线框单元包含一个基岛、四个引线脚，多个这样的单元按矩阵排列的方式可以构成一整条引线框架。
从以上技术方案可以看出，本实用新型实施例具有以下优点：
1、该封装结构包括4个引线脚，确保了电性能，其有效引脚可以为3个，适合封装3端口器件，或是封装一些原本采用SOP/SOT封装，但需求的焊线管脚数很少的集成电路，比如高功率晶体管。
2、与基岛相连的两个引线脚为加大了宽度的宽引脚，可以起到增强散热能力的作用，能够满足功率晶体管的散热需求。
3、采用普通塑料包封的封装，能够节约封装成本。
4、两个宽引脚可以对称排布，也可以斜对角排布，焊线时可以灵活选用，从而适用于不同的应用场景。
5、该封装结构的尺寸更小更薄，适合各种贴片封装形式。
附图说明
为了更清楚地说明本实用新型实施例技术方案，下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本实用新型一个实施例中的集成电路封装结构的示意图；
图2是本实用新型另一实施例中的集成电路封装结构的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。
本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”等是用于区别不同的对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面通过具体实施例，分别进行详细的说明。
实施例一
请参考图1，本实施例提供一种集成电路封装结构。
该封装结构包括一个芯片1、一个引线框单元、和塑封体4。引线框单元主要由一个基岛2、若干焊线3、四个引线脚5构成。芯片1和引线框单元共同被塑封材料包裹，封闭在长方体形状的塑封体4内。引线脚5部分露出塑封体4。
四个引线脚5排布在塑封体4上与基岛2相对的两侧，其中两个引线脚pin1和pin4为增加了宽度的宽引脚并与基岛相连，且两个宽引脚等宽；另外两个引线脚pin2和pin3为等宽的窄引脚，且与基岛2间隔或者说隔离一定的距离。
芯片1背面通过银胶或焊膏固定在基岛2上，芯片1正面具有2个焊盘，分别通过焊线3连接到2个引线脚5上，具体为连接到pin2和pin3两个窄引脚上。
本实施例中，封装结构的第一引线脚pin1和第二引线脚pin2分别为宽引脚和窄引脚，且位于塑封体4的同一侧边；第三引线脚pin3和第四引线脚pin4分别为窄引脚和宽引脚，且位于与pin1和pin2所在塑封体4侧边平行且相对的另一侧边。
其中，所述第三引线脚pin3为与第二引线脚pin2等宽的窄引脚且对称分布，第四引线脚pin4为与第一引线脚pin1等宽的宽引脚且对称分布。
所述第一引线脚pin1和第二引线脚pin2的间距与第三引线脚pin3和第四引线脚pin4的间距相等。
实施例二
请参考图2，本实施例提供以另一种方式实现的集成电路封装结构。
该封装结构包括一个芯片1、一个引线框单元、和塑封体4。引线框单元主要由一个基岛2、若干焊线3、四个引线脚5构成。芯片1和引线框单元共同被塑封材料包裹，封闭在长方体形状的塑封体4内。引线脚5部分露出塑封体4。
四个引线脚5排布在塑封体4上与基岛2相对的两侧，其中两个引线脚pin1和pin3为增加了宽度的宽引脚并与基岛相连，且两个宽引脚等宽；另外两个引线脚pin2和pin4为等宽的窄引脚，且与基岛2间隔或者说隔离一定的距离。
芯片1背面通过银胶或焊膏固定在基岛2上，芯片1正面具有2个焊盘，分别通过焊线3连接到2个引线脚5上，具体为连接到pin2和pin4两个窄引脚上。
本实施例中，封装结构的第一引线脚pin1和第二引线脚pin2分别为宽引脚和窄引脚，且位于塑封体4的同一侧边；第三引线脚pin3和第四引线脚pin4分别为宽引脚和窄引脚，且位于与pin1和pin2所在塑封体4侧边平行且相对的另一侧边。
其中，所述第三引线脚pin3为与第一引线脚pin1等宽的窄引脚且对角分布，第四引线脚pin4为与第二引线脚pin2等宽的宽引脚且对角分布。
所述第一引线脚pin1和第二引线脚pin2的间距与第三引线脚pin3和第四引线脚pin4的间距相等。
如上所述的两个实施例，提供了一种集成电路封装结构，具有以下优点：
1、该封装结构包括4个引线脚，确保了电性能，其有效引脚可以为3个，适合封装3端口器件，或是封装一些原本采用SOP/SOT封装，但需求的焊线管脚数很少的集成电路，比如高功率晶体管。
2、与基岛相连的两个引线脚为加大了宽度的宽引脚，可以起到增强散热能力的作用，能够满足功率晶体管的散热需求。
3、采用普通塑料包封的封装，能够节约封装成本。
4、两个宽引脚可以对称排布，也可以斜对角排布，焊线时可以灵活选用，从而适用于不同的应用场景。
5、该封装结构的尺寸更小更薄，适合各种贴片封装形式。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其它实施例的相关描述。
上述实施例仅用以说明本实用新型的技术方案，而非对其限制；本领域的普通技术人员应当理解：其依然可以对上述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
Claims (6)
1.一种集成电路封装结构，其特征在于，包括：
芯片和引线框单元，以及封闭所述芯片和所述引线框单元的塑封体；
所述引线框单元包括基岛和露出所述塑封体的四个引线脚，所述四个引线脚包括与所述基岛相连的两个宽引脚以及与所述基岛隔离的两个窄引脚，所述塑封体的相对两侧分别布设一个所述宽引脚和一个所述窄引脚；
所述芯片设置在所述基岛上，所述芯片的背面与所述基岛电连接，所述芯片的正面有两个焊盘，所述两个焊盘分别通过焊线与两个所述窄引脚相连。
2.根据权利要求1所述的集成电路封装结构，其特征在于，
所述四个引线脚包括位于所述塑封体第一侧的第一引线脚和第二引线脚，以及位于所述塑封体第二侧的第三引线脚和第四引线脚，第二侧与第一侧相对；
其中，所述第一引线脚和所述第四引线脚为宽引脚且相对对称设置，所述第二引线脚和所述第三引线脚为窄引脚且相对对称设置；或者，
所述第一引线脚和所述第三引线脚为宽引脚且对角设置，所述第二引线脚和所述第四引线脚为窄引脚且对角设置。
3.根据权利要求2所述的集成电路封装结构，其特征在于，
所述四个引线脚中，两个宽引脚等宽且与所述基岛为一体结构，两个窄引脚等宽且均为T字形。
4.根据权利要求2所述的集成电路封装结构，其特征在于，
所述第一引线脚和所述二引线脚的间距与所述第三引线脚和所述第四引线脚的间距相等。
5.根据权利要求1所述的集成电路封装结构，其特征在于，
所述芯片的背面通过银胶或焊膏固定在所述基岛上。
6.根据权利要求1所述的集成电路封装结构，其特征在于，
所述塑封体为长方体形状。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720951424.5U CN207009432U (zh) | 2017-08-01 | 2017-08-01 | 一种集成电路封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720951424.5U CN207009432U (zh) | 2017-08-01 | 2017-08-01 | 一种集成电路封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207009432U true CN207009432U (zh) | 2018-02-13 |
Family
ID=61456802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720951424.5U Active CN207009432U (zh) | 2017-08-01 | 2017-08-01 | 一种集成电路封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207009432U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107516654A (zh) * | 2017-08-01 | 2017-12-26 | 广东气派科技有限公司 | 一种集成电路封装结构 |
-
2017
- 2017-08-01 CN CN201720951424.5U patent/CN207009432U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107516654A (zh) * | 2017-08-01 | 2017-12-26 | 广东气派科技有限公司 | 一种集成电路封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900530B1 (en) | Stacked IC | |
| US20130241044A1 (en) | Semiconductor package having protective layer and method of forming the same | |
| KR20140130920A (ko) | 패키지 온 패키지 장치 및 이의 제조 방법 | |
| CN108878414A (zh) | 具有模制通孔的堆叠半导体封装及其制造方法 | |
| TWI655737B (zh) | 包含複數個堆疊晶片之半導體封裝 | |
| CN107516654A (zh) | 一种集成电路封装结构 | |
| CN207009432U (zh) | 一种集成电路封装结构 | |
| CN205248255U (zh) | 封装叠加型堆叠封装 | |
| CN104979323A (zh) | 四方扁平无引脚封装及其制造方法 | |
| US10199364B2 (en) | Non-volatile dual in-line memory module (NVDIMM) multichip package | |
| CN103928431B (zh) | 一种倒装封装装置 | |
| KR101672967B1 (ko) | 에지에 사이드 패드를 포함하는 반도체 스택 패키지, 및 이를 포함하는 고밀도 메모리 모듈, 전자 회로 기기 | |
| CN104167403B (zh) | 多脚封装的引线框架 | |
| CN215183941U (zh) | 一种对称门极氮化镓器件及其并联结构 | |
| CN108650788A (zh) | 一种电路模组及终端设备 | |
| US20210257846A1 (en) | Battery control system-in-package and method of fabricating the same | |
| CN112420649B (zh) | 芯片封装结构及电子产品 | |
| CN205984972U (zh) | 一种引线框架结构 | |
| CN104900622A (zh) | 导线架以及芯片封装结构 | |
| KR20080067891A (ko) | 멀티 칩 패키지 | |
| CN214203674U (zh) | 一种具有四组esd保护通道的集成元器件 | |
| TW201438173A (zh) | 導線架、封裝件及其製法 | |
| CN207834286U (zh) | 芯片封装结构和终端设备 | |
| CN102263088A (zh) | 包含多个芯片的封装结构 | |
| CN100375095C (zh) | 中央处理器与北桥芯片共构模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |