CN107516654A - 一种集成电路封装结构 - Google Patents

一种集成电路封装结构 Download PDF

Info

Publication number
CN107516654A
CN107516654A CN201710648668.0A CN201710648668A CN107516654A CN 107516654 A CN107516654 A CN 107516654A CN 201710648668 A CN201710648668 A CN 201710648668A CN 107516654 A CN107516654 A CN 107516654A
Authority
CN
China
Prior art keywords
pins
chip
pin
narrow
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710648668.0A
Other languages
English (en)
Inventor
宋波
刘兴波
石艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Style Science And Technology Ltd
Original Assignee
Guangdong Style Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Style Science And Technology Ltd filed Critical Guangdong Style Science And Technology Ltd
Priority to CN201710648668.0A priority Critical patent/CN107516654A/zh
Publication of CN107516654A publication Critical patent/CN107516654A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种集成电路封装结构，包括：芯片和引线框单元，以及封闭所述芯片和所述引线框单元的塑封体；所述引线框单元包括基岛和露出所述塑封体的四个引线脚，所述四个引线脚包括与所述基岛相连的两个宽引脚以及与所述基岛隔离的两个窄引脚，所述塑封体的相对两侧分别布设一个所述宽引脚和一个所述窄引脚；所述芯片设置在所述基岛上，所述芯片的背面与所述基岛电连接，所述芯片的正面有两个焊盘，所述两个焊盘分别通过焊线与两个所述窄引脚相连。本发明技术方案提供了一种普通塑料封装结构，既能满足功率晶体管的散热需求，又能保证其电性能不会变差，同时还能节约封装成本。

Description

一种集成电路封装结构
技术领域
本发明涉及集成电路封装技术领域，具体涉及一种集成电路封装结构。
背景技术
随着集成电路的集成度越来越高，伴随这种趋势的结果是芯片对于封装的散热能力要求越来越高；而随着智能设备和便携式应用的发展，芯片对于封装的轻薄化、小型化需求也越来越迫切。如何同时满足上述的要求，成为封装开发者必须考虑的问题。目前常用的功率晶体管由于功率耗散大，对散热能力的要求特别高，通常采用金属外壳的TO封装，但是相应的封装成本也非常高。
发明内容
本发明实施例提供一种集成电路封装结构，用于提供一种普通塑料封装结构，既能满足功率晶体管的散热需求，又能保证其电性能不会变差，同时还能节约封装成本。
采用的技术方案如下：一种集成电路封装结构，包括：芯片和引线框单元，以及封闭所述芯片和所述引线框单元的塑封体；所述引线框单元包括基岛和露出所述塑封体的四个引线脚，所述四个引线脚包括与所述基岛相连的两个宽引脚以及与所述基岛隔离的两个窄引脚，所述塑封体的相对两侧分别布设一个所述宽引脚和一个所述窄引脚；所述芯片设置在所述基岛上，所述芯片的背面与所述基岛电连接，所述芯片的正面有两个焊盘，所述两个焊盘分别通过焊线与两个所述窄引脚相连。
一种实现方式中，所述四个引线脚包括位于所述塑封体第一侧的第一引线脚和第二引线脚，以及位于所述塑封体第二侧的第三引线脚和第四引线脚，第二侧与第一侧相对；其中，所述第一引线脚和所述第四引线脚为宽引脚且相对对称设置，所述第二引线脚和所述第三引线脚为窄引脚且相对对称设置；或者，所述第一引线脚和所述第三引线脚为宽引脚且对角设置，所述第二引线脚和所述第四引线脚为窄引脚且对角设置。
一种实现方式中，所述四个引线脚中，两个宽引脚等宽且与所述基岛为一体结构，两个窄引脚等宽且均为T字形。
一种实现方式中，所述第一引线脚和所述二引线脚的间距与所述第三引线脚和所述第四引线脚的间距相等。
一种实现方式中，所述芯片的背面通过银胶或焊膏固定在所述基岛上。
一种实现方式中，所述塑封体为长方体形状。
其中，所述引线框单元包含一个基岛、四个引线脚，多个这样的单元按矩阵排列的方式可以构成一整条引线框架。
从以上技术方案可以看出，本发明实施例具有以下优点：
1、该封装结构包括4个引线脚，确保了电性能，其有效引脚可以为3个，适合封装3端口器件，或是封装一些原本采用SOP/SOT封装，但需求的焊线管脚数很少的集成电路，比如高功率晶体管。
2、与基岛相连的两个引线脚为加大了宽度的宽引脚，可以起到增强散热能力的作用，能够满足功率晶体管的散热需求。
3、采用普通塑料包封的封装，能够节约封装成本。
4、两个宽引脚可以对称排布，也可以斜对角排布，焊线时可以灵活选用，从而适用于不同的应用场景。
5、该封装结构的尺寸更小更薄，适合各种贴片封装形式。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明一个实施例中的集成电路封装结构的示意图；
图2是本发明另一实施例中的集成电路封装结构的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”等是用于区别不同的对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面通过具体实施例，分别进行详细的说明。
实施例一
请参考图1，本实施例提供一种集成电路封装结构。
该封装结构包括一个芯片1、一个引线框单元、和塑封体4。引线框单元主要由一个基岛2、若干焊线3、四个引线脚5构成。芯片1和引线框单元共同被塑封材料包裹，封闭在长方体形状的塑封体4内。引线脚5部分露出塑封体4。
四个引线脚5排布在塑封体4上与基岛2相对的两侧，其中两个引线脚pin1和pin4为增加了宽度的宽引脚并与基岛相连，且两个宽引脚等宽；另外两个引线脚pin2和pin3为等宽的窄引脚，且与基岛2间隔或者说隔离一定的距离。
芯片1背面通过银胶或焊膏固定在基岛2上，芯片1正面具有2个焊盘，分别通过焊线3连接到2个引线脚5上，具体为连接到pin2和pin3两个窄引脚上。
本实施例中，封装结构的第一引线脚pin1和第二引线脚pin2分别为宽引脚和窄引脚，且位于塑封体4的同一侧边；第三引线脚pin3和第四引线脚pin4分别为窄引脚和宽引脚，且位于与pin1和pin2所在塑封体4侧边平行且相对的另一侧边。
其中，所述第三引线脚pin3为与第二引线脚pin2等宽的窄引脚且对称分布，第四引线脚pin4为与第一引线脚pin1等宽的宽引脚且对称分布。
所述第一引线脚pin1和第二引线脚pin2的间距与第三引线脚pin3和第四引线脚pin4的间距相等。
实施例二
请参考图2，本实施例提供以另一种方式实现的集成电路封装结构。
该封装结构包括一个芯片1、一个引线框单元、和塑封体4。引线框单元主要由一个基岛2、若干焊线3、四个引线脚5构成。芯片1和引线框单元共同被塑封材料包裹，封闭在长方体形状的塑封体4内。引线脚5部分露出塑封体4。
四个引线脚5排布在塑封体4上与基岛2相对的两侧，其中两个引线脚pin1和pin3为增加了宽度的宽引脚并与基岛相连，且两个宽引脚等宽；另外两个引线脚pin2和pin4为等宽的窄引脚，且与基岛2间隔或者说隔离一定的距离。
芯片1背面通过银胶或焊膏固定在基岛2上，芯片1正面具有2个焊盘，分别通过焊线3连接到2个引线脚5上，具体为连接到pin2和pin4两个窄引脚上。
本实施例中，封装结构的第一引线脚pin1和第二引线脚pin2分别为宽引脚和窄引脚，且位于塑封体4的同一侧边；第三引线脚pin3和第四引线脚pin4分别为宽引脚和窄引脚，且位于与pin1和pin2所在塑封体4侧边平行且相对的另一侧边。
其中，所述第三引线脚pin3为与第一引线脚pin1等宽的窄引脚且对角分布，第四引线脚pin4为与第二引线脚pin2等宽的宽引脚且对角分布。
所述第一引线脚pin1和第二引线脚pin2的间距与第三引线脚pin3和第四引线脚pin4的间距相等。
如上所述的两个实施例，提供了一种集成电路封装结构，具有以下优点：
1、该封装结构包括4个引线脚，确保了电性能，其有效引脚可以为3个，适合封装3端口器件，或是封装一些原本采用SOP/SOT封装，但需求的焊线管脚数很少的集成电路，比如高功率晶体管。
2、与基岛相连的两个引线脚为加大了宽度的宽引脚，可以起到增强散热能力的作用，能够满足功率晶体管的散热需求。
3、采用普通塑料包封的封装，能够节约封装成本。
4、两个宽引脚可以对称排布，也可以斜对角排布，焊线时可以灵活选用，从而适用于不同的应用场景。
5、该封装结构的尺寸更小更薄，适合各种贴片封装形式。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其它实施例的相关描述。
上述实施例仅用以说明本发明的技术方案，而非对其限制；本领域的普通技术人员应当理解：其依然可以对上述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (6)

1.一种集成电路封装结构，其特征在于，包括：
芯片和引线框单元，以及封闭所述芯片和所述引线框单元的塑封体；
所述引线框单元包括基岛和露出所述塑封体的四个引线脚，所述四个引线脚包括与所述基岛相连的两个宽引脚以及与所述基岛隔离的两个窄引脚，所述塑封体的相对两侧分别布设一个所述宽引脚和一个所述窄引脚；
所述芯片设置在所述基岛上，所述芯片的背面与所述基岛电连接，所述芯片的正面有两个焊盘，所述两个焊盘分别通过焊线与两个所述窄引脚相连。
2.根据权利要求1所述的集成电路封装结构，其特征在于，
所述四个引线脚包括位于所述塑封体第一侧的第一引线脚和第二引线脚，以及位于所述塑封体第二侧的第三引线脚和第四引线脚，第二侧与第一侧相对；
其中，所述第一引线脚和所述第四引线脚为宽引脚且相对对称设置，所述第二引线脚和所述第三引线脚为窄引脚且相对对称设置；或者，
所述第一引线脚和所述第三引线脚为宽引脚且对角设置，所述第二引线脚和所述第四引线脚为窄引脚且对角设置。
3.根据权利要求2所述的集成电路封装结构，其特征在于，
所述四个引线脚中，两个宽引脚等宽且与所述基岛为一体结构，两个窄引脚等宽且均为T字形。
4.根据权利要求2所述的集成电路封装结构，其特征在于，
所述第一引线脚和所述二引线脚的间距与所述第三引线脚和所述第四引线脚的间距相等。
5.根据权利要求1所述的集成电路封装结构，其特征在于，
所述芯片的背面通过银胶或焊膏固定在所述基岛上。
6.根据权利要求1所述的集成电路封装结构，其特征在于，
所述塑封体为长方体形状。
CN201710648668.0A 2017-08-01 2017-08-01 一种集成电路封装结构 Pending CN107516654A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710648668.0A CN107516654A (zh) 2017-08-01 2017-08-01 一种集成电路封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710648668.0A CN107516654A (zh) 2017-08-01 2017-08-01 一种集成电路封装结构

Publications (1)

Publication Number Publication Date
CN107516654A true CN107516654A (zh) 2017-12-26

Family

ID=60723021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710648668.0A Pending CN107516654A (zh) 2017-08-01 2017-08-01 一种集成电路封装结构

Country Status (1)

Country Link
CN (1) CN107516654A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584452A (zh) * 2020-04-03 2020-08-25 深圳市晶导电子有限公司 引线框架、集成芯片结构及电源模块
CN116153898A (zh) * 2023-04-23 2023-05-23 宁波中车时代传感技术有限公司 一种用于封装的引线框架结构及传感器封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160336251A1 (en) * 2015-05-11 2016-11-17 Denso Corporation Semiconductor device
CN205944080U (zh) * 2016-07-29 2017-02-08 广东气派科技有限公司 一种四引脚的集成电路封装结构
CN207009432U (zh) * 2017-08-01 2018-02-13 广东气派科技有限公司 一种集成电路封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160336251A1 (en) * 2015-05-11 2016-11-17 Denso Corporation Semiconductor device
CN205944080U (zh) * 2016-07-29 2017-02-08 广东气派科技有限公司 一种四引脚的集成电路封装结构
CN207009432U (zh) * 2017-08-01 2018-02-13 广东气派科技有限公司 一种集成电路封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584452A (zh) * 2020-04-03 2020-08-25 深圳市晶导电子有限公司 引线框架、集成芯片结构及电源模块
CN116153898A (zh) * 2023-04-23 2023-05-23 宁波中车时代传感技术有限公司 一种用于封装的引线框架结构及传感器封装结构

Similar Documents

Publication Publication Date Title
US6900530B1 (en) Stacked IC
CN108878414A (zh) 具有模制通孔的堆叠半导体封装及其制造方法
US20060091517A1 (en) Stacked semiconductor multi-chip package
US20140238729A1 (en) Printed circuit board structure with heat dissipation function
KR20140144486A (ko) 적층 패키지 및 제조 방법
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
CN107516654A (zh) 一种集成电路封装结构
CN205248255U (zh) 封装叠加型堆叠封装
CN104979323A (zh) 四方扁平无引脚封装及其制造方法
CN207009432U (zh) 一种集成电路封装结构
TW200425456A (en) Multi-chip package with electrical interconnection
US9299626B2 (en) Die package structure
CN103928431B (zh) 一种倒装封装装置
CN104167403B (zh) 多脚封装的引线框架
US20170338213A1 (en) Non-volatile dual in-line memory module (nvdimm) multichip package
JP2007324294A (ja) 半導体装置
JP2005166892A (ja) スタック型小型メモリカード
CN205984972U (zh) 一种引线框架结构
KR20080067891A (ko) 멀티 칩 패키지
CN104900622A (zh) 导线架以及芯片封装结构
TW201438173A (zh) 導線架、封裝件及其製法
CN100524723C (zh) 载体带
KR100235108B1 (ko) 반도체 패키지
CN100375095C (zh) 中央处理器与北桥芯片共构模块
CN106449587A (zh) 一种引线框架结构

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171226