CN100524723C - 载体带 - Google Patents

载体带 Download PDF

Info

Publication number
CN100524723C
CN100524723C CNB2006100898369A CN200610089836A CN100524723C CN 100524723 C CN100524723 C CN 100524723C CN B2006100898369 A CNB2006100898369 A CN B2006100898369A CN 200610089836 A CN200610089836 A CN 200610089836A CN 100524723 C CN100524723 C CN 100524723C
Authority
CN
China
Prior art keywords
terminal
integrated circuit
components
tape
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100898369A
Other languages
English (en)
Other versions
CN1870258A (zh
Inventor
铃木雄三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1870258A publication Critical patent/CN1870258A/zh
Application granted granted Critical
Publication of CN100524723C publication Critical patent/CN100524723C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

根据本发明的载体带包括在很长的绝缘带上以规则的间隔提供的多个带式载体封装、分别装配在多个带式载体封装中的每一个中的第一和第二集成电路器件。此外，连接线只在用于第一集成电路器件的端子中的一个和用于第二集成电路器件的端子中的一个之间电气地短路。这个构造既防止了集成电路器件受到静电放电的损害，又允许进行关于集成电路器件的性能测试，例如通过将探针引脚应用于输入或输出引脚来检查信号的输入/输出。

Description

载体带
技术领域
本发明涉及载体带(carrier tape)，更特别地涉及这样的载体带，其具有以规则的间隔提供在很长的绝缘带上的多个带式载体封装以及装配在所述多个带式载体封装中的每一个上的多个集成电路器件。
背景技术
近年来将集成电路器件实现(implement)到带式载体封装上的方法被广泛用作集成电路器件的实现方法。由于它的柔韧性和处理细密节距的能力，现在带式载体封装是实现为LCD(液晶显示器)面板提供驱动信号的集成电路器件的主要方法。
上述类型的载体封装是在很长的载体带上制造的并为用户而输送到芯片装配器的位置。芯片装配器从载体带一个一个地冲压出带式载体封装，并将冲压的带式载体封装实现到液晶显示器面板上。
在从在形成图案了的绝缘带上实现集成电路器件到从载体带冲压出带式载体封装的步骤的过程中，由于部件之间的摩擦引起的带电在彼此相邻放置的集成电路器件之间会产生电位差，从而导致静电放电损害集成电路器件。
为了防止集成电路器件受到静电放电的损害，提出了一种载体带，其中所有在每一带式载体封装上形成的多个输入端子用相同的电位线来电气短路，而且所有在每一带式载体封装上形成的多个输出端子用相同的电位线来电气地短路(例如，编号为2003-318232的日本未审查专利公开中，图1和段[0027])。
但是已经发现，在编号为2003-318232的日本未审查专利公开所披露的技术中，所有多个输入及输出端子都用相同的电位线来短路，因此不可能执行关于集成电路器件的性能测试，例如在带式载体封装从载体带冲压出之前通过将探针引脚应用于输入或输出引脚来检查信号的输入/输出。
发明内容
根据本发明的一个方面，提供一种载体带，其包括在绝缘带上提供的至少一个带式载体封装，提供给一个带式载体封装的第一和第二集成器件，第一和第二集成器件中的每个包括多个端子，第一集成电路器件的端子中的第一个电气地连接在第二集成电路器件的端子中的第一个上，第一集成电路器件的端子中的第二个没有电气地连接在第二集成电路器件的端子中的第二个上。
在前面说明的构造既防止了集成电路在制造带式载体封装的步骤期间受静电放电的损害，又允许进行关于集成电路器件的性能测试，例如通过在端子之间应用探针引脚来检查信号的输入/输出。
附图说明
根据下面结合附图的说明，本发明的上述及其它目的、优点以及特征会更加明显，其中：
图1是示出了根据本发明第一实施例的载体带的构造的平面图；
图2是示出了在从载体带切割和分离带式载体封装的时候带的路径的图；
图3是示出了载体带和间隔带之间的关系的透视图；
图4是示出了根据本发明第一实施例的载体带的构造的平面图，更特别地用于说明输入端子之间的连接关系；
图5是示出了电源端子和信号端子的时间图的实例的图；
图6是示出了根据本发明第二实施例的载体带的构造的平面图；以及
图7是示出了根据本发明第二实施例的载体带的构造的平面图，更特别地用于说明输入端子之间的连接关系。
具体实施方式
现在将在此参考说明性的实施例来对该发明加以说明。本领域的技术人员明白，使用本发明的教导可以实现许多替换实施例，本发明并不受限于出于说明的目的而举例说明的实施例。
第一实施例
以下参考附图详细说明根据本发明第一实施例的载体带的构造。
图1是示出了根据本发明第一实施例的载体带的构造的平面图。
如图1中所示，载体带1包括在很长的绝缘带100上以规则的间隔提供的多个带式载体封装200。
如图1中所示，多个链齿孔101在绝缘带100的两侧沿着绝缘带100延伸的方向以规则的间隔形成。绝缘带100是由诸如聚酰亚胺此类的柔性材料形成的。
多个链齿孔101用于间歇地馈给载体带100，例如在从载体带1上一个一个地冲压带式载体封装200的时候。
如图1中所示，第一集成电路器件201和第二集成电路器件202提供给带式载体封装200中的每一个。第一和第二集成电路器件201和202分别通过例如带式自动焊接(TAB)法，装配在带式载体封装200中的每一个上。尽管出于方便起见，在图2中只举例说明了两个集成电路器件，但可以有三个或更多的。
此外如图1中所示，多个输入端子203和多个输出端子204在带式载体封装200上以规则的间隔平行地排列。尽管在图1中多个输入端子203和多个输出端子204是沿着绝缘带100延伸的方向以规则的间隔排列的，但它们也可以沿着垂直于绝缘带100延伸方向的方向来排列。
如图1中所示，第一和第二半导体器件201和202是以矩形的形状形成的，沿着它们的长边在矩形形状的两侧提供了输入及输出引脚。
如图1中所示，第一和第二半导体器件201和202的输入引脚放置在有多个输入端子203的一侧，而第一和第二半导体器件201和202的输出引脚则放置在有多个输出端子204的一侧。每一输入引脚连在相应的输入端子203上，相似地，每一输出引脚连接在相应的输出端子204上。
如图1中所示，在带式载体封装200中，形成了线205，用于在第一和第二集成电路器件201和202与多个输入端子203之间电气地连接，以及线206用于在各个集成电路器件201和202与多个输出端子204之间电气地连接。
多个输入端子203、多个输出端子204、线205以及206是使用诸如铜和金箔此类的导电材料来构图和形成的。
集成电路器件201和202、线205和206涂有绝缘膜(未示出)。输入端子203和输出端子204未涂有绝缘膜(未示出)，但形成输入端子203和输出端子204的导电材料是裸露的。
一般而言，多个输出端子204连在第一和第二集成电路器件201和202里面相对大的MOS晶体管(未示出)的漏极或源极上。此外，MOS晶体管的漏极或源极连在衬底的n阱上的p型扩散区上。因为由于pn结的结电容，防御静电的晶体管对静电的耐压高。
由于输入保护电路一般也提供给多个输入端子203，防御静电放电损害的措施常常被应用于输入端子。
但是在如图1中所示第一和第二半导体器件201和202被排列得彼此相邻的情况中，一个半导体器件(例如201)可以被静电充电至+1000V，而另一个半导体器件(例如202)可以被静电充电至—1000V。如果在这样的条件下冲压带式载体封装，模子的挤压刀片接触而形成了放电路径，导致高电流在相邻的半导体器件201和202之间流动。
在这里出现的放电太高以至于无法通过普通的防御静电放电损害的措施来加以保护，因此致使相邻的半导体器件201和202受到静电放电的损害。
提供用于高电流的保护装置是有可能的，但是这增大了半导体器件的尺寸，不是现实的措施。
为了克服该问题，连接线500仅为在用于第一集成电路器件201的端子中的一个和用于与第一集成电路201相邻的第二集成电路器件202的端子中的一个之间电气地短路而设，如图1中所示。之所以专门提供连接线500给有输入端子203的一侧的原因是电源电压和接地电压只应用于有输入端子203的一侧。
另一方面，通常所有输出端子204都是信号端子，因此相较于将连接线500装配在有输入端子203的一侧，将连接线500装配在有输出端子204的一侧是不利的。
连接线500在使用诸如铜或金箔此类的导电材料来构图和形成多个输入端子203、多个输出端子204、线205及206的同时形成。
通过以上述方式来布置载体带1，第一和第二集成电路器件201和202通过连接线500电气地连接，因此第一和第二集成电路器件201和202之间的电位总是保持在相同的电位。
因此它防止了集成电路器件201和202在制造带式载体封装的步骤期间受到静电放电的损害。
多个输入端子203中的每一个以及多个输出端子204中的每一个不是分别与彼此短路的。
因此可以进行关于集成电路器件的性能测试，例如通过将探针引脚应用于内部端子203或输出端子204来检查信号的输入/输出。换句话说，即使在输入端子203之间短路的时候，也可以输入测试信号。
通过使用根据本发明第一实施例的载体带1，它既防止了集成电路器件201和202在制造带式载体封装的步骤期间受到静电放电的损害，又允许进行集成电路器件的性能测试，例如通过将探针引脚应用于输入端子203或输出端子204来检查信号的输入/输出。
优选的是，用于第一集成电路器件201的端子中的一个和用于与第一集成电路201相邻的集成电路器件202的端子中的一个分别是电源端子或连在地电位上的接地端子。
在这样的情况下，第一和第二集成电路器件201和202之间的电位可以更稳定地总保持在相同的电位
根据对集成电路器件201和202的性能测试，可以选择要连在连接线500上的第一和第二集成电路器件201和202的端子。
如果给带式载体封装200中的每一个提供了三个或更多的集成电路器件，则连接线可以这样的方式来形成，只在集成电路器件的端子中的一个与相邻的集成电路器件的端子中的一个之间连接。
如图1中所示，连接线500在绝缘带100上，提供在带式载体封装200的可见轮廓线的外面。
此外，带式载体封装200中的每一个是与载体带1的切割面线300一起从载体带1一个一个冲压的。
如图1中所示，切割面线300是与带式载体封装200的可见轮廓线400一起提供的。也就是，在载体带1的平面图中，切割面线300与带式载体封装200的可见轮廓线400重叠。
在沿着切割面线300将带式载体封装200从载体带1切断之外，带式载体封装200通过连接器连接或热压接合而连在诸如液晶显示器面板此类的其它电子部件上。
以下参考附图来详细说明将带式载体封装200从载体带1切断的步骤。
图2是示出了在从载体封装切割和分离带式载体封装的时候带的路径的图。
如图2中所示，载体带1与间隔带700一起卷在在箭头指示的方向上旋转的馈带盘601上，在A部分(由虚线的圆指示的)与间隔带700分离，通过滚筒602A来馈给，带式载体封装200在B部分(由虚线的圆指示的)被模子603切割和分离，其中B部分是冲压部分。
另一方面，载体带1000通过滚筒602B来馈给，并与通过滚筒602C和602D来馈给的间隔带一起卷在在由箭头指示的方向上旋转的旋转盘604上，其中带式载体封装200是从载体带1000切割和分离的。
B部分，由虚线的圆指示的冲压部分，包括压模603和压碾缸(未示出)。在冲压部分(B部分)中，压碾缸上下移动压模603，载体带1通过链齿而间歇地馈给，由定位机构定位的载体带1中的带式载体封装200沿着切割面线300来加以切割。
此时，连接线500在绝缘带100上并被提供在带式载体封装200的可见轮廓线400的外面。因此在结束带式载体封装200的切割和分离之后获得的电路构造是第一和第二集成电路器件201和202之间的电连接在那里断开了的构造。
切割、分离并收回的带式载体封装200存储在提供在压模603下面的托盘(未示出)中。
图3是示出了载体带和间隔带之间的关系的透视图。
如图3中所示，以轧花形成的突出部分701在其两侧排列的间隔带700，与载体带1卷在一起，以便保护载体带1上的集成电路器件201和202。
如上所述，通过仅在用于第一集成电路器件201的端子中的一个和用于第二集成电路器件202的端子中的一个之间电气地短路，第一和第二集成电路器件201和202之间的电位可以保持在相同的电位。
因此A部分和B部分对所生成的静电不敏感，从而防止了集成电路器件201和202受损害，其中在A部分处载体带1和间隔带700在图2中所指示的馈带盘601馈给的时候分离，在B部分处带式载体封装200被从载体带1切割和分离。
除此之外，在该发明中用于第一集成电路器件201的端子中的一个和用于第二集成电路器件的端子中的一个是电气地短路的，因此不是所有多个输入端子203或输出端子204都会有相同的电位。
因此可以进行关于集成电路器件的性能测试，例如通过将探针引脚应用于输入端子203和输出端子204。
第一实施例的载体带1既防止了集成电路器件201和202在制造带式载体封装的步骤期间受到静电的损害，又允许进行关于集成电路器件的性能测试，例如通过将探针引脚应用于输入端子203和输出端子204。
第一实施例的载体带1的输入端子203之间的连接关系在下文中详细说明了。图4是示出了根据本发明第一实施例的载体带的构造的平面图，特别地用于说明输入端子之间的连接关系。
如图4中所示，根据第一实施例的载体带1的输入端子203包括电源端子203a及203b、接地端子203c及203d、以及信号端子203e及203f。电源端子203a、接地端子203c以及信号端子203e连在第一集成电路器件201上，而电源端子203b、接地端子203d以及信号端子203f则连在第二集成电路器件202上。
如图4中所示，电源端子203a和203b、以及接地端子203c和203d的端子宽度一般形成得比信号端子203e和203f的端子宽度更宽。因为电源端子可能传递比信号端子的更强的电流。
用连接线500连接的输入端子必须是相同的类型的。也就是，要使用连接线500来连接第一集成电路器件201的输入端子和第二集成电路器件202的输入端子，连接需要在电源端子203a和电源线端子203b之间、接地端子203c和接地端子203d之间、或信号端子203e和信号端子203f之间中的任何一个之间建立。图4示出了一个实例，其中电源端子203a与电源线端子203b使用连接线500来连接。这个的原因参考图5来说明。
图5是示出了电源端子和信号端子的时间图的实例的图。如图5中所示，电源端子203a和203b总是在恒定的电平上，而信号端子203e和203f则不在恒定的电平上。由于这个原因，假设连接具有不同的时间图的端子，例如连接电源端子203a和信号端子203f，就不能操作第一和第二集成电路器件201和202，且不允许检查信号的输入/输出。因此如上所述，要连接第一集成电路器件201的输入端子和第二集成电路器件202的输入端子，连接需要在电源端子203a和电源线端子203b之间、接地端子203c和接地端子203d之间、或信号端子203e和信号端子203f之间中的任何一个之间建立。
第二实施例
以下参考附图来详细说明根据本发明第二实施例的载体带的构造。
图6是示出了根据本发明第二实施例的载体带的构造的平面图。
在第一实施例的载体带1中，连接线500在绝缘带100上且提供在带式载体封装的可见轮廓线400的外面。另一方面，在图6中示出的第二实施例的载体带1a在一点上不同，连接线500a在绝缘带100上但是在带式载体封装200的可见轮廓线400的里面。
在第二实施例的载体带1a的切割步骤中，在图2中所示的冲压部分(B部分)，压碾缸上下移动压模603，载体带1是通过链齿来间歇地馈给，通过定位机构来定位的，载体带1中的带式载体封装200是沿着切割面线300来切割的。
此时，连接线500在绝缘带100上并提供在带式载体封装200的可见轮廓线400的里面，如图6中所示。因此在切割和分离带式载体封装200之后所得到的电路构造中，第一和第二集成电路器件201和202电气地连接在带式载体封装200中。
通过使用第二实施例的载体带1a，可以达到与第一实施例的载体带1相似的效果。也就是，第二实例的构造也既防止了集成电路器件在制造带式载体封装的步骤期间受到静电放电的损害，又允许进行关于集成电路器件的性能测试，例如通过将探针引脚应用于端子之间来检查信号的输入/输出。
载体带1a的输入端子203之间的连接关系在下文中详细说明了。图7是示出了根据本发明第二实施例的载体带的构造的平面图，特别地用于说明输入端子之间的连接关系。
如图7中所示，根据第二实施例的载体带1a的输入端子203包括电源端子203a和203b、接地端子203c和203d、以及信号端子203e和203f。电源端子203a、接地端子203c以及信号端子203e连在第一集成电路器件201上，而电源端子203b、接地端子203d以及信号端子203f则连在第二集成电路器件202上。
如图7中所示，电源端子203a和203b、以及接地端子203c和203d的端子宽度一般形成得比信号端子203e和203f的端子宽度更宽。因为电源端子可能传递比信号端子的更强的电流。
用连接线500a连接的输入端子必须是相同的类型的。也就是，要连接第一集成电路器件201的输入端子和第二集成电路器件202的输入端子，连接需要在电源端子203a和电源线端子203b之间、接地端子203c和接地端子203d之间、或信号端子203e和信号端子203f之间中的任何一个之间建立。图7示出了一个实例，其中电源端子203a与电源线端子203b使用连接线500a来连接。这个的原因正如参考图5所说明的那样。
前面的说明仅仅是要描述本发明的实施例，显然本发明并不受限于上面的实施例。此外，本领域的技术人员能够在不偏离本发明的范围的情况下，容易地改变、添加或修改上述实施例的各种元件。
在上面的实施例中，说明了用于第一集成电路器件201的端子中的一个和用于第二集成电路器件及202的端子中的一个通过连接线500和500a来电气地短路。但是只要不是第一和第二集成电路器件201和202的输入端子203的全部都彼此相连，第一和第二集成电路器件201和202的端子中的多个可以彼此相连。
显然本发明并不受限于上述实施例，其可以在不偏离本发明的范围和要旨的情况下加以修改和改变。

Claims (12)

1.一种载体带，其包括：
在绝缘带上提供的至少一个带式载体封装；以及
提供到一个带式载体封装的第一和第二集成电路器件，第一和第二集成电路器件中的每个包括多个端子，第一集成电路器件的端子中的第一个电气地连接在第二集成电路器件的端子中的第一个上，第一集成电路器件的端子中的第二个没有电气地连接在第二集成电路器件的端子中的第二个上，
连接线，其位于绝缘带上，并且在所述至少一个带式载体封装的轮廓线的外面提供，用于在所述第一集成电路器件的端子中的第一个端子和所述第二集成电路器件的端子中的第一个端子之间进行电短路。
2.如权利要求1所述的载体带，其中所述第一集成电路器件的端子中的第一个端子与所述第二集成电路器件的端子的第一个端子之间是在相同的电位上。
3.如权利要求2所述的载体带，其中第一集成电路器件的端子中的第一个端子和第二集成电路器件的端子中的第一个是电源端子。
4.如权利要求2所述的载体带，其中第一集成电路器件的端子中的第一个端子和第二集成电路器件的端子的第一个端子是接地端子。
5.如权利要求2所述的载体带，其中第一集成电路器件的端子中的第一个端子和第二集成电路器件的端子中的第一个端子是具有相同功能的端子。
6.如权利要求2所述的载体带，其中第一集成电路器件的端子中的第一个端子和第二集成电路器件的端子中的第一个端子具有比第一集成电路器件的端子中的第二个端子和第二集成电路器件的端子中的第二个端子更宽的第一宽度。
7.如权利要求1所述的载体带，还包括：
切断面线，用于与带式载体封装的轮廓线一起切割和分离多个带式载体封装中的每一个。
8.如权利要求1所述的载体带，其中所述绝缘带是聚酰亚胺。
9.如权利要求1所述的载体带，其中
所述带式载体封装还包括第三集成电路器件，其具有连接到第一和第二集成电路器件的端子中的第一个端子上的第一端子。
10.一种载体带，其包括：
在绝缘带上提供的至少一个带式载体封装；
提供到一个带式载体封装的第一和第二集成电路器件，第一和第二集成电路器件中的每个包括多个端子，第一集成电路器件的端子中的第一个电气地连接在第二集成电路器件的端子中的第一个上，第一集成电路器件的端子中的第二个没有电气地连接在第二集成电路器件的端子中的第二个上；
连接线，其位于绝缘带上，并且在所述至少一个带式载体封装的轮廓线的里面提供，用于在所述第一集成电路器件的端子中的第一个端子和所述第二集成电路器件的端子中的第一个端子之间进行电短路；以及
切断面线，用于与带式载体封装的轮廓线一起切割和分离多个带式载体封装中的每一个。
11.一种载体带，其包括：
在绝缘带上提供的至少一个带式载体封装；以及
提供到一个带式载体封装的第一和第二集成电路器件，第一和第二集成电路器件中的每个包括多个输入端子和输出端子，第一集成电路器件的输入端子中的至少一个电气地连接在第二集成电路器件的输入端子中的至少一个上，所述第一集成电路器件的输出端子没有电气地连接在第二集成电路器件的任何一个输出端子上，
连接线，其位于绝缘带上，并且在所述至少一个带式载体封装的轮廓线的外面提供，用于在所述第一集成电路器件的输入端子中的至少一个端子和所述第二集成电路器件的输入端子中的至少一个端子之间进行电气地短路。
12.如权利要求11所述的载体带，其中
第一集成电路器件的输入端子中的接地端子被供以第一电位，第二集成电路器件的输入端子中的信号端子被供以不同于第一电位的第二电位。
CNB2006100898369A 2005-05-24 2006-05-24 载体带 Expired - Fee Related CN100524723C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005150430 2005-05-24
JP2005150430 2005-05-24

Publications (2)

Publication Number Publication Date
CN1870258A CN1870258A (zh) 2006-11-29
CN100524723C true CN100524723C (zh) 2009-08-05

Family

ID=37443862

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100898369A Expired - Fee Related CN100524723C (zh) 2005-05-24 2006-05-24 载体带

Country Status (2)

Country Link
US (1) US7679003B2 (zh)
CN (1) CN100524723C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113438802B (zh) * 2021-07-27 2022-05-20 友达光电（苏州）有限公司 软性电路板与应用其的显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977441A (en) * 1985-12-25 1990-12-11 Hitachi, Ltd. Semiconductor device and tape carrier
JPH0526746Y2 (zh) * 1987-07-14 1993-07-07
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
JP2504924B2 (ja) 1994-04-27 1996-06-05 シャープ株式会社 半導体装置の製造方法
JP3985016B2 (ja) * 1997-10-31 2007-10-03 沖電気工業株式会社 半導体装置
TW487896B (en) * 2000-02-24 2002-05-21 Seiko Epson Corp Mounting structure for semiconductor device, electro-optical device, and electronic apparatus
KR100391843B1 (ko) * 2001-03-26 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
JP2003318232A (ja) 2002-04-23 2003-11-07 Nec Kagoshima Ltd キャリアテープ及びテープキャリアパッケージの製造方法

Also Published As

Publication number Publication date
US20060267191A1 (en) 2006-11-30
CN1870258A (zh) 2006-11-29
US7679003B2 (en) 2010-03-16

Similar Documents

Publication Publication Date Title
US9773895B2 (en) Half-bridge HEMT circuit and an electronic package including the circuit
KR900007231B1 (ko) 반도체집적회로장치
US8461670B2 (en) Semiconductor component and method of manufacture
US11189611B2 (en) Electrostatic discharge protection semiconductor device
US10170919B2 (en) Battery protecting apparatus
EP0978871A2 (en) A low power packaging design
US11094681B2 (en) Photocoupler and packaging member thereof
US20130292165A1 (en) Circuit board
JP2987088B2 (ja) Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体
CN100524723C (zh) 载体带
CN110890419B (zh) 半导体装置的制造方法
CN102222627A (zh) 具有晶圆尺寸贴片的封装方法
EP3018710B1 (en) Arrangement of semiconductor dies
US7250659B2 (en) Semiconductor component with ESD protection
CN107516654A (zh) 一种集成电路封装结构
US7582537B2 (en) Zener diode and methods for fabricating and packaging same
CN207009432U (zh) 一种集成电路封装结构
CN102163577A (zh) 半导体器件和半导体器件的制造方法
KR20170016551A (ko) 반도체 패키지
US11271099B2 (en) Vertical bipolar transistor device
US6982463B2 (en) Integrated circuit with reduced coupling via the substrate
CN220155536U (zh) 一种ntoll封装结构
JP2006120979A (ja) 保護素子およびそれを用いた半導体装置
CN106449587A (zh) 一种引线框架结构
JP2006073568A (ja) 保護素子およびそれを用いた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ACER COMPUTER (CHINA) CO., LTD.

Free format text: FORMER OWNER: BEIDA FANGZHENG SCIENCE + TECHNOLOGY COMPUTER SYSTEM CO., LTD., SHANGHAI

Effective date: 20101027

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200120 36/F, SHANGHAI INTERNATIONAL BUILDING, NO.360, PUDONG SOUTH ROAD, PUDONG NEW DISTRICT, SHANGHAI TO: 200001 3/F, NO.168, XIZANG MIDDLE ROAD, HUANGPU DISTRICT, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20101105

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20140524