CN207834286U - 芯片封装结构和终端设备 - Google Patents

芯片封装结构和终端设备 Download PDF

Info

Publication number
CN207834286U
CN207834286U CN201721579319.XU CN201721579319U CN207834286U CN 207834286 U CN207834286 U CN 207834286U CN 201721579319 U CN201721579319 U CN 201721579319U CN 207834286 U CN207834286 U CN 207834286U
Authority
CN
China
Prior art keywords
chip
carrier plate
pin
packaging structure
encapsulating carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721579319.XU
Other languages
English (en)
Inventor
龙卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Huiding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huiding Technology Co Ltd filed Critical Shenzhen Huiding Technology Co Ltd
Priority to CN201721579319.XU priority Critical patent/CN207834286U/zh
Application granted granted Critical
Publication of CN207834286U publication Critical patent/CN207834286U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供了一种芯片封装结构和终端设备,能够实现芯片的圆形封装,该芯片封装结构包括:芯片和封装载板;所述封装载板的封装外形为圆形,所述封装载板用于承载芯片,所述封装载板上设置有多个内引脚以及与所述多个内引脚对应的多个外引脚,所述芯片的引脚连接所述多个内引脚的一端,所述多个内引脚的另一端连接所述多个外引脚,所述多个外引脚与外界连接;所述封装载板上还设置有经过减薄处理的导电区域。

Description

芯片封装结构和终端设备
技术领域
本申请实施例涉及芯片封装领域,并且更具体地,涉及一种芯片封装结构和终端设备。
背景技术
目前,方形扁平无引脚封装的(Quad Flat No-lead Package,QFN)通常是矩形封装,市场上对圆形封装结构的需求偏多,例如,用于指纹识别的指纹芯片。目前,实现圆形封装的方式是将手机的后盖覆盖在矩形封装上,通过改变后盖的开口方式实现外观上的圆形封装。
然而,当手机走低成本趋势后,引入了大量的塑胶壳,而塑胶壳的要求较原来的金属壳厚,因为塑胶壳如果较薄的话,容易变形,如果依然采用上述实现方式,塑胶壳的开口的下陷深度会大大增加,进而影响用户的使用体验,并且上述的实现方式实质上并未实现芯片的圆形封装,而是由于改变了开口方向,使得在外观上看上去为圆形封装,芯片本身仍是矩形封装,因此,需要一种芯片封装结构,能够实现圆形封装。
实用新型内容
本申请实施例提供了一种芯片封装结构和终端设备,能够实现芯片的圆形封装。
第一方面,提供了一种芯片封装结构,包括芯片和封装载板;
所述封装载板的封装外形为圆形,所述封装载板用于承载芯片,所述封装载板上设置有多个内引脚以及与所述多个内引脚对应的多个外引脚,所述芯片的引脚连接所述多个内引脚的一端,所述多个内引脚的另一端连接所述多个外引脚,所述多个外引脚与外界连接;
所述封装载板上还设置有经过减薄处理的导电区域。
因此,本申请实施例中的芯片封装结构,采用的是引线框架(lead frame)类型的封装结构,因此,该芯片封装结构具有lead frame类型封装结构的成本低、翘曲好、可靠性高的优点,并且,由于芯片封装结构中的导电区域是经过减薄处理的,因此克服了传统的lead frame类型封装结构在切割异形(例如,圆形)时耗材大,切割效率低的问题。
可选地,该减薄处理操作可以为蚀刻处理或半蚀刻处理等减薄处理操作。
结合第一方面,在第一方面的某些可能的实现方式中,所述多个内引脚在所述封装载板上呈放射状排布,或平行排布。
结合第一方面,在第一方面的某些可能的实现方式中,所述多个内引脚靠近所述封装载板的中心的一端平齐,所述多个内引脚远离所述封装载板的中心的一端平齐。
结合第一方面,在第一方面的某些可能的实现方式中,所述多个内引脚靠近所述封装载板的中心的一端平齐,所述多个内引脚远离所述封装载板的中心的一端呈弧形排布。
结合第一方面,在第一方面的某些可能的实现方式中,所述多个内引脚包括多个第一内引脚和多个第二内引脚,所述多个第一内引脚的长度小于所述多个第二内引脚的长度,所述多个第一内引脚和所述多个第二内引脚靠近所述封装载板的中心的一端平齐,所述多个第一内引脚远离所述封装载板的中心的一端平齐,所述第二内引脚远离所述封装载板的中心的一端平齐。
结合第一方面,在第一方面的某些可能的实现方式中,所述多个内引脚平行,且所述多个内引脚靠近所述封装载板的中心的一端呈弧形排布,并且所述多个内引脚远离所述封装载板的中心的一端也呈弧形排布。
结合第一方面,在第一方面的某些可能的实现方式中,所述封装载板还包括散热焊盘,所述封装载板通过所述散热焊盘承载所述芯片。
结合第一方面,在第一方面的某些可能的实现方式中,所述散热焊盘的形状为圆形,或者圆形的部分或方形。
结合第一方面,在第一方面的某些可能的实现方式中,所述芯片封装结构还包括塑封胶体,所述塑封胶体用于固定和保护所述芯片。
结合第一方面,在第一方面的某些可能的实现方式中,采用模流导角方式向所述导电区域填充所述塑封胶体。
结合第一方面,在第一方面的某些可能的实现方式中,所述封装载板上还包括用于标识第一个外引脚的位置或最后一个外引脚的位置的标识信息。
结合第一方面,在第一方面的某些可能的实现方式中,所述封装载板上还预留有定位孔,所述定位孔用于芯片封装过程中所述芯片的定位。
结合第一方面,在第一方面的某些可能的实现方式中,所述封装载板是采用冲压、激光切割或数控机床CNC切割的切割方式得到的。
结合第一方面,在第一方面的某些可能的实现方式中,所述封装载板的厚度从10微米到500微米。
结合第一方面,在第一方面的某些可能的实现方式中,所述芯片封装结构的厚度从2微米到2毫米。
结合第一方面,在第一方面的某些可能的实现方式中,所述芯片为指纹芯片。
第二方面,提供了一种终端设备,包括第一方面和第一方面的任一种可能的实现方式中的芯片封装结构,所述芯片封装结构设置于屏幕的下方。
附图说明
图1是根据本申请实施例的芯片封装结构的示意图。
图2是根据封装载板的一种排布方式的示意图。
图3是根据封装载板的另一种排布方式的示意图。
图4是根据本申请一实施例的芯片封装结构的示意性结构图。
图5是根据本申请一实施例的芯片封装结构的外观图。
图6是根据本申请另一实施例的芯片封装结构的示意性结构图。
图7是根据本申请另一实施例的芯片封装结构的外观图。
图8是根据本申请再一实施例的芯片封装结构的示意性结构图。
图9是根据本申请再一实施例的芯片封装结构的外观图。
图10是根据本申请再一实施例的芯片封装结构的示意性结构图。
图11是根据本申请再一实施例的芯片封装结构的外观图。
图12是根据本申请再一实施例的芯片封装结构的示意性结构图。
图13是根据本申请再一实施例的芯片封装结构的外观图。
图14是根据本申请实施例的终端设备的示意性结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例进行描述。
以下,结合图1至图13,详细介绍本申请实施例的芯片封装结构。
需要说明的是,为便于理解,在以下示出的实施例中,对于不同实施例中示出的结构中,相同的结构采用相同的附图标记,并且为了简洁,省略对相同结构的详细说明。
图1是根据本申请实施例的芯片封装结构10的示意性结构图。如图1所示,该芯片封装结构10包括:芯片11和封装载板12。
其中,所述封装载板12的封装外形为圆形,所述封装载波12的形状可以通过冲压(punch)或切割(saw)方式得到的。所述封装载板12用于承载芯片11,所述芯片11具有多个引脚111,所述封装载板12上还设置有多个内引脚121,所述多个内引脚121是封装内部引脚,即从芯片封装结构10的外部不能看到所述多个内引脚121,所述多个内引脚121的一端与芯片11的多个引脚111连接。具体的,所述多个内引脚121可以通过焊线(bonding wires)与芯片11的多个引脚111连接,所述多个内引脚121的另一端连接多个外引脚(图1未示出),该多个外引脚属于封装外部引脚,是外露于芯片封装结构10的外部,该多个外引脚可以用于将芯片11的引脚连接到印刷电路板(Printed Circuit Board,PCB)上,即所述多个外引脚可以实现芯片11与外界的电连接。
所述封装载板12上还包括经过减薄处理的导电区域(图1未示出),该减薄处理操作可以为蚀刻处理或半蚀刻处理等减薄处理操作,本申请实施例对此不作限定。在本申请实施例中,该导电区域可以是由导电材料例如铜合金材料形成的导电区域,该导电区域可以是规则的区域,也可以是不规则的区域,本申请实施例对此不做限定。由于芯片封装结构10中的导电区域做了减薄处理,降低了芯片封装结构中的导电区域的厚度,因此,有利于降低对芯片封装结构进行切割处理时的耗材量,并且由于对导电区域做了减薄处理,有利于提升切割效率。
本申请实施例中的芯片封装结构,采用的是引线框架(lead frame)类型的封装结构,因此,该芯片封装结构具有lead frame类型封装结构的成本低、翘曲好、可靠性高的优点,并且,由于芯片封装结构中的导电区域是经过减薄处理的,因此克服了传统的leadframe类型封装结构在切割异形(例如,圆形)时耗材大,切割效率低的问题。
应理解,本申请实施例中的内引脚也可以称为finger或金手指等,内引脚为封装内部引脚,从芯片封装构的外观不能看到,外引脚也可以称为pin或lead等,外引脚属于封装外部引脚,从芯片封装结构的外观可以看到外引脚。总而言之,该封装载板上的多个内引脚用于将芯片的引脚引出至封装载板上的多个外引脚,然后通过该多个外引脚实现芯片与外界的电连接。
可选地,所述封装载板还可以包括散热焊盘,所述封装载板通过所述散热焊盘承载所述芯片。
具体的,所述散热焊盘的上方可以用于承载芯片,所述散热焊盘的下方还可以起到散热和静电保护的作用。所述散热焊盘的形状可以为圆形,方型,或者也可以为圆形的部分,例如,圆形缺少部分圆弧等,本申请实施例对于所述散热焊盘的形状不作具体限定。
可选地,在本申请实施例中,所述封装载板的厚度从10微米到500微米,相应的,所述芯片封装结构的厚度从2微米到2毫米,具体的厚度可以根据实际需求确定。
在本申请实施例中,所述芯片可以为指纹芯片,该指纹芯片可以用于用户的指纹识别,为了便于用户的触摸,需要指纹芯片的封装结构为圆形封装,采用本申请实施例的芯片封装结构的指纹芯片,可以直接将芯片封装结构嵌入到塑胶壳的圆形开口中,有利于避免采用背景技术中的下压式结构导致的下陷深度大,进而影响用户体验的问题。
可选地,所述芯片封装结构的厚度可以根据终端设备的外壳的厚度确定,例如,可以设置芯片封装结构的厚度等于外壳的厚度,这样,将芯片封装结构嵌入外壳后,芯片封装结构和外壳的表面平齐,或者,所述芯片封装结构的厚度也可以略大于或略小于外壳的厚度,本申请实施例对此不作具体限定。
可选地,在本申请实施例中,可以根据整条封装载板的排布情况选择合适的切割方式,例如,对于图2所示封装载板的排布情况,封装载板之间排布比较密集,可以采用激光切割的方式。或者对于图3所示封装载板的排布情况,封装载板之间排布比较稀疏,可以采用冲压或数控机床(Computer numerical control,CNC)切割的方式。
可选地,在本申请实施例中,所述多个内引脚在所述封装载板上呈放射状排布,或平行排布。
由于所述多个外引脚与所述多个内引脚是对应的,因此,所述多个外引脚也可以呈放射状排布或平行排布。
应理解,所述多个内引脚也可以采用其他排布方式,本申请实施例对此不作限定。所述多个内引脚的长度可以是相同的,也可以是不同的,每个内引脚的长度可以根据芯片封装结构的外形进行设计,只要多个内引脚距离封装载板的边缘具有一定的距离,能够避免切割封装载板时损伤该多个内引脚即可。
可选地,在本申请实施例中,所述封装载板上还预留有定位孔,所述定位孔用于芯片封装过程中所述芯片的定位。
具体地,所述封装载板上可以设置虚拟焊盘(dummy pad),该dummy pad可以在芯片封装过程中起到定位芯片的作用。
可选地,所述封装载板的上端或下端还可以预留标识区域,用于标识该芯片封装结构的厂商和批号等信息。
以下,结合图4至图13,详细说明本申请实施例的芯片封装结构。
应理解,图4至图13所示的例子是为了帮助本领域技术人员更好地理解本申请实施例,而非要限制本申请实施例的范围。本领域技术人员根据所给出的图4至图13,显然可以进行各种等价的修改或变化,这样的修改或变化也落入本申请实施例的范围内。
需要说明的是,在本申请实施例中,所述散热焊盘可以是圆形的,也可以是方形的,或者,也可以为其他形状,每个实施例中,散热焊盘的形状仅为示例而非限定,本申请实施例并不限于此。
图4是根据本申请一实施例的芯片封装结构的示意图,如图4所示,在该芯片封装结构10中,该多个内引脚121是平行排布的。
应理解,在该芯片封装结构10中,所述多个内引脚121的长度可以是相同的,所述多个内引脚121平行且呈弧形排布于所述散热焊盘(或者说,芯片11)的周围。或者说,所述多个内引脚121靠近所述封装载板12的中心的一端呈弧形排布,所述多个内引脚121远离所述封装载板12的中心的一端也呈弧形排布,例如,所述多个内引脚121靠近所述封装载板12的中心的一端都位于同一圆弧上,所述多个外引脚121远离所述封装载板12的中心的一端也都处于同一圆弧上,即所述多个内引脚121靠近所述封装载板12的中心的一端距离所述封装载板12的中心的距离相等,所述多个内引脚121远离所述封装载板12的中心的一端距离所述封装载板12的中心的距离也相等。
需要说明的是,在本申请实施例中,多个内引脚121远离芯片11的一端距离封装载板12的边缘有一定的距离,这样,有利于避免对封装载板进行切割时损伤该多个内引脚121,其他实施例中采用类似的处理方式,后面实施例中不再赘述。
图4所示的阴影区域122即为上文所述的导电区域,或者也可以称为待切割区域,由于该导电区域通常呈条状,所以也可以称为待切割通道。封装载板上的其他区域通常填充塑封胶体,起到固定和保护芯片,以及避免短路的作用。
由于多个内引脚121在封装载板12上的排布,可能导致对阴影区域122即导电区域的填充不充分的问题,因此,可以采用模流倒角(例如,顺模流倒角)的方式对导电区域填充塑封胶体,从而避免填充不充分导致的孔洞,进而可能避免由于填充不充分导致的短路,结构不稳定等问题,后面实施例中可以采用类似的处理方式,为了简洁,后面实施例中不作赘述。
图4示出的是芯片封装结构10的内部结构图,图5是图4所示的芯片封装结构的外观图,如图5所示,从芯片封装结构10的外观面能够看到与所述多个内引脚121对应的多个外引脚123,由于该多个外引脚123和该多个内引脚121是对应的,图4所示的该多个内引脚121的排布方式相当于图5所示的多个外引脚123的排布方式,即该多个外引脚123也可以平行的,并且呈弧形排布于散热焊盘124的周围。
可选地,在封装载板12上还可以包括用于标识第一个外引脚的位置或最后一个外引脚的位置的标识信息125。
例如,该标识信息125可以为图5所示的缺角设计,即通过一个外引脚采用缺角设计来标识该外引脚为第一个外引脚或最后一个外引脚,或者,该标识信息125也可以为其他能够标识第一个外引脚的位置或最后一个外引脚的位置的标识信息,例如,所述标识信息125可以为Pin1标识,用于指示该Pin1标识对应的外引脚为第一个外引脚。
图6根据本申请另一实施例的芯片封装结构10结构示意图。如图6所示,所述多个内引脚121也是平行排布的,该多个内引脚121靠近封装载板的中心的一端平齐,但是所述多个内引脚的长度不完全相同。
在该实施例中,可以根据封装载板的外形设置多个内引脚的长度,由于处于上端和下端的内引脚靠近封装载板的边缘的距离较近,而中间部分的内引脚靠近封装载板的边缘的距离较远,为了避免切割封装载板时对内引脚造成损伤,可以设置多个内引脚中的靠近上端和下端的内引脚的长度较短,处于中间部分的内引脚的长度较长。
具体的,将处于上端和下端的多个内引脚记为多个第一内引脚,将处于中间部分的多个内引脚记为多个第二内引脚,可以设置所述多个第一内引脚的长度小于所述多个第二内引脚的长度,通过设置处于上端和下端的内引脚的长度较短,从而能够保证每个内引脚的边缘都预留有足够的待切割区域。
图7是图6所示的芯片封装结构的外观图,如图7所示,该多个外引脚是平行排布的,该多个外引脚123靠近散热焊盘124的一端平齐,多个外引脚123的另一端中靠近上端和下端的外引脚内缩,中间部分的外引脚呈规则排布,即所述多个外引脚具有至少两种长度。
图8是根据本申请再一实施例的芯片封装结构的示意图,如图8所示,该多个内引脚是平行排布的,并且所述多个内引脚的两端都平齐。
跟图6所示的实施例不同的是,图6所示的实施例中的多个内引脚具有至少两种长度,图8所示的实施例中的该多个内引脚的长度相同,并且该多个内引脚的两端都平齐。例如,图8所示的实施例中的每个内引脚的长度可以为图6所示的实施例中的多个第一内引脚的长度,即较短的内引脚的长度,从而能够保证每个内引脚的边缘都预留有足够的带切割区域。
图9是图8所示的该芯片封装结构的外观图,如图9所示,该多个外引脚123是平行排布的,该多个外引脚123靠近散热焊盘124的一端平齐,多个外引脚123远离散热焊盘124的一端也平齐,即多个外引脚123的长度相同。
图10是根据本申请再一实施例的芯片封装结构的示意图,如图10所示,该多个内引脚121是平行排布的,并且所述多个内引脚121靠近封装载板的中心的一端平齐,所述多个内引脚靠近封装载板边缘的一端呈弧形排布。也就是说,图10所示的实施例中的多个内引脚具有多种长度,具体实现时,可以根据封装载板的边缘位置,设置所述多个内引脚的另一端的位置,从而保证每个内引脚的边缘处都预留有足够的带切割区域。
图11是图10所示的该芯片封装结构的外观图,如图11所示,该多个外引脚123是平行排布的,该多个外引脚123靠近散热焊盘124的一端平齐,多个外引脚123远离散热焊盘124的一端呈弧形排布。
图12根据本申请再一实施例的芯片封装结构10结构示意图,如图12所示,该多个内引脚121是呈放射状排布的,所述多个内引脚121的长度可以相同,也可以不同。
可选地,在该实施例中,所述多个内引脚靠近芯片11的一端可以处于同一圆弧上,并且所述多个内引脚远离芯片11的一端处于另一圆弧上,此情况下,所述多个内引脚的长度相同。或者,所述多个内引脚121一端可以处于同一圆弧上,所述多个内引脚121的另一端不处于同一圆弧上,或者,所述多个内引脚121两端也可以都不处于同一圆弧上。图12是以所述多个内引脚的长度相同作为示例的,而不应对本申请实施例构成任何限定。
图13是图12所示的芯片封装结构的外观图,从图13可以看出,所述多个外引脚123的长度相同并且呈放射状排布于散热焊盘124的周围。
需要说明的是,上文中结合图1至图13详细说明了根据本申请实施例的芯片封装结构。但图1至图13示出的结构仅为本申请实施例的几种可能的实现方式,而不应对本申请构成任何限定。例如,该芯片封装结构的散热焊盘可以为圆形,或者也可以为方形,所述散热焊盘的位置也可以根据实际情况进行调整,只要该散热焊盘能够用于承载芯片即可,所述多个内引脚的长度可以相同,也可以不同,所述多个内引脚的排布方式可以是规则的,也可以是不规则的,只要该多个内引脚能够将芯片的引脚连接至多个外引脚,然后可以通过该多个外引脚实现芯片与外界的电连接即可,都落入本申请的保护范围内。
本申请实施例提供了一种终端设备,图14为本申请实施例的终端设备400的示意性结构图,如图14所示,该终端设备可以包括芯片封装结构401,所述芯片封装结构401可以为上文所述的芯片封装结构10。
可选地,所述芯片封装结构401可以为指纹芯片的封装结构,所述芯片封装结构401中的多个外引脚可以与终端设备400上的其他芯片(例如,处理芯片)连接,从而指纹芯片采集的用户的指纹信息可以通过该多个外引脚传递至终端设备上的处理芯片,进一步地,该处理芯片可以根据该用户的指纹信息进行指纹识别或指纹认证等操作。
作为示例而非限定,该终端设备400可以为手机、平板电脑、电子书等终端设备。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种芯片封装结构,其特征在于,包括芯片和封装载板;
所述封装载板的封装外形为圆形,所述封装载板用于承载芯片,所述封装载板上设置有多个内引脚以及与所述多个内引脚对应的多个外引脚,所述芯片的引脚连接所述多个内引脚的一端,所述多个内引脚的另一端连接所述多个外引脚,所述多个外引脚与外界连接;
所述封装载板上还设置有经过减薄处理的导电区域。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述多个内引脚在所述封装载板上呈放射状排布,或平行排布。
3.根据权利要求1所述的芯片封装结构,其特征在于,所述芯片封装结构还包括塑封胶体,所述塑封胶体用于固定和保护所述芯片。
4.根据权利要求3所述的芯片封装结构,其特征在于,采用模流导角方式向所述导电区域填充所述塑封胶体。
5.根据权利要求1至4中任一项所述的芯片封装结构,其特征在于,所述封装载板还包括散热焊盘,所述封装载板通过所述散热焊盘承载所述芯片。
6.根据权利要求1至4中任一项所述的芯片封装结构,其特征在于,所述封装载板是采用冲压、激光切割或数控机床CNC切割的切割方式得到的。
7.根据权利要求1至4中任一项所述的芯片封装结构,其特征在于,所述封装载板的厚度从10微米到500微米。
8.根据权利要求1至4中任一项所述的芯片封装结构,其特征在于,所述芯片封装结构的厚度从2微米到2毫米。
9.根据权利要求1至4中任一项所述的芯片封装结构,其特征在于,所述芯片为指纹芯片。
10.一种终端设备,其特征在于,包括:
如权利要求1至9中任一项所述的芯片封装结构。
CN201721579319.XU 2017-11-22 2017-11-22 芯片封装结构和终端设备 Active CN207834286U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721579319.XU CN207834286U (zh) 2017-11-22 2017-11-22 芯片封装结构和终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721579319.XU CN207834286U (zh) 2017-11-22 2017-11-22 芯片封装结构和终端设备

Publications (1)

Publication Number Publication Date
CN207834286U true CN207834286U (zh) 2018-09-07

Family

ID=63386592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721579319.XU Active CN207834286U (zh) 2017-11-22 2017-11-22 芯片封装结构和终端设备

Country Status (1)

Country Link
CN (1) CN207834286U (zh)

Similar Documents

Publication Publication Date Title
TWI455281B (zh) Ic封裝體、堆疊式ic封裝器件及製造方法
US7915716B2 (en) Integrated circuit package system with leadframe array
JP5633210B2 (ja) 半導体装置
CN104010432B (zh) 具有散热功能的印刷电路板结构
KR20140130920A (ko) 패키지 온 패키지 장치 및 이의 제조 방법
KR20010002214A (ko) 반도체패키지와 그 제조방법
US20090166822A1 (en) Integrated circuit package system with shielding
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
KR20160110659A (ko) 반도체 패키지 및 그 제조방법
CN108695269A (zh) 半导体装置封装及其制造方法
JP6204088B2 (ja) 半導体装置
CN103531560A (zh) 芯片的封装结构及其制造方法
US20070166884A1 (en) Circuit board and package structure thereof
US20070108567A1 (en) Integrated circuit leadless package system
US9299626B2 (en) Die package structure
KR20010056618A (ko) 반도체패키지
KR100631403B1 (ko) 방열판을 장착한 반도체 패키지 및 그 제조 방법
CN207834286U (zh) 芯片封装结构和终端设备
JP6245485B2 (ja) スタックダイパッケージを製造する方法
CN104916599A (zh) 芯片封装方法和芯片封装结构
CN114597132A (zh) 芯片封装方法以及芯片封装单元
JP2007173606A (ja) 電子装置及びその製造方法
CN207690783U (zh) 一种新型集成电路封装结构
JPH11297917A (ja) 半導体装置及びその製造方法
CN203536409U (zh) 芯片的封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant