CN106252289B - 一种提高气密性的塑封管壳产品及制备方法 - Google Patents

一种提高气密性的塑封管壳产品及制备方法 Download PDF

Info

Publication number
CN106252289B
CN106252289B CN201610867087.1A CN201610867087A CN106252289B CN 106252289 B CN106252289 B CN 106252289B CN 201610867087 A CN201610867087 A CN 201610867087A CN 106252289 B CN106252289 B CN 106252289B
Authority
CN
China
Prior art keywords
plastic package
package envelope
plastic
enclosure wall
tightness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610867087.1A
Other languages
English (en)
Other versions
CN106252289A (zh
Inventor
邢广军
刘昭麟
崔广军
栗振超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Contents Electron Technology Co Ltd
Original Assignee
Shandong Contents Electron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Contents Electron Technology Co Ltd filed Critical Shandong Contents Electron Technology Co Ltd
Priority to CN201610867087.1A priority Critical patent/CN106252289B/zh
Publication of CN106252289A publication Critical patent/CN106252289A/zh
Application granted granted Critical
Publication of CN106252289B publication Critical patent/CN106252289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种提高气密性的塑封管壳产品及制备方法，包括载板、塑封围墙及盖板，所述塑封围墙围合在载板的边缘，形成放置芯片的型腔，所述盖板盖合在所述塑封围墙上，使型腔形成密闭的空间，所述塑封围墙表面涂覆密封涂层，所述载板的靠近型腔的非金属表面涂覆密封涂层，所述盖板的与塑封围墙配合的部位的表面涂覆密封涂层。本发明的产品的气密性大大提高，能够防止外界水汽进入塑封管壳内部，从而增加了使用寿命。本发明的产品结构简单，材料成本低且获得容易，降低了产品的成本。

Description

一种提高气密性的塑封管壳产品及制备方法
技术领域
本发明属于半导体封装技术领域，具体涉及一种提高气密性的塑封管壳产品及制备方法。
背景技术
半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die)，然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上，再利用超细的金属导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead)，并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检Incoming、测试Test和包装Packing等工序，最后入库出货。
现有封装管壳类产品采用的封装材料为金属、陶瓷及塑料，由于金属材料和陶瓷材料内部分子排列紧密，分子间不存在间隙，而塑料封装材料(简称塑封料)的内部分子间存在一定空隙，可通过气体分子、水分子等小分子，封装气密性较差，因此通过塑封成型的塑封管壳的气密性也无法与金属和陶瓷类相提并论，即使在塑封管壳顶部加盖子后，其气密性也不会有很大改善，但是塑封管壳较低的制作成本是金属和陶瓷类无法比拟的。塑封管壳的气密性较低，水分子及其他小分子很容易通过塑封料内部间隙进入塑封管壳内部，导致塑封管壳内部水汽含量升高，使芯片及电连接系统发生各种物理化学反应，从而使操作器件参数不稳定甚至失效，从而降低使用寿命，所以急需一种能够提高塑封管壳的气密性的产品。
发明内容
本发明的目的在于克服现有技术的缺陷，因而提供了一种提高气密性的塑封管壳产品及制备方法。
为实现上述目的，本发明的技术方案为：
一种提高气密性的塑封管壳产品，包括载板、塑封围墙及盖板，所述塑封围墙围合在载板的边缘，形成放置芯片的型腔，所述盖板盖合在所述塑封围墙上，使型腔形成密闭的空间，所述塑封围墙表面涂覆密封涂层，所述载板的靠近型腔的非金属表面涂覆密封涂层，所述盖板的与塑封围墙配合的部位的表面涂覆密封涂层。
优选的，所述盖板与塑封围墙的配合处设有粘结层。
进一步优选的，所述粘结层为蒸镀金属层或者非透气有机涂层。
更进一步优选的，所述蒸镀金属层为Au层、Sn层、Pb层、Ni层、Pt层中的一层或多层。
更进一步优选的，所述非透气有机涂层为气密性硅胶层。
优选的，所述密封涂层为蒸镀金属层或者非透气有机涂层。
进一步优选的，所述蒸镀金属层为Au层、Sn层、Pb层、Ni层、Pt层中的一层或多层。
进一步优选的，所述非透气有机涂层为气密性硅胶层。
优选的，所述盖板的材质为金属、玻璃或塑料。
优选的，所述型腔内设有芯片。
进一步优选的，所述芯片粘结在载板的焊盘上。
进一步优选的，所述芯片通过导线与载板的引脚相连。
一种提高气密性的塑封管壳产品的制备方法，
(1)提供塑封管壳，所述塑封管壳包括载板和塑封围墙，所述塑封围墙围合在载板的边缘，形成放置芯片的型腔；
(2)采用掩膜板掩盖型腔底部载板裸露的金属部分；
(3)对步骤(2)处理后的塑封管壳进行表面处理，使塑封围墙表面及型腔底部载板的非金属部分均形成一层密封涂层；
(4)将掩膜板拆除后将芯片封装入塑封管壳的型腔内；
(5)提供盖板，所述盖板能够盖合在所述塑封围墙上，使型腔形成密闭的空间；
(6)采用掩膜板掩盖与塑封围墙配合的盖板表面的中间部分，使与塑封围墙配合的所述盖板配合处的盖板表面露出；
(7)对步骤(6)处理后的盖板进行表面处理，使掩盖掩膜板的盖板一侧的未掩盖掩膜板处形成一层密封涂层；
(8)将涂覆密封涂层的盖板盖合在涂覆密封涂层的塑封管壳上，并将盖板与塑封管壳配合处的密封涂层进行焊接或粘合，形成粘结层，使盖板粘合在塑封管壳上。
优选的，步骤(2)中，当采用金属引线框架作为塑封管壳的载板时，掩膜板掩盖金属引线框架中的所有引脚及焊盘，仅留出引脚间的塑封料；当采用基板(PCB板)作为载板时，掩膜板掩盖基板(PCB板)中的所有引脚和金属部分，留出基板(PCB板)中的非金属部分。
优选的，步骤(3)中所述的表面处理为金属真空蒸镀或有机物喷涂。
优选的，步骤(4)中所述的封装方法为正装封装或倒装封装。
进一步优选的，所述正装封装的步骤为，将胶黏剂在焊盘上进行点胶，然后进行芯片上片，胶黏剂固化后再进行焊线。
优选的，步骤(7)中所述的表面处理为金属真空蒸镀或有机物喷涂。
进一步优选的，采用金属真空蒸镀方法真空蒸镀Au层、Sn层、Pb层、Ni层、Pt层中的一层或多层。
进一步优选的，所述有机物喷涂的材料为气密性硅胶。
与现有技术相比，本发明的有益效果是：
1.本发明的产品的气密性大大提高，能够防止外界水汽进入塑封管壳内部，从而增加了使用寿命。
2.本发明的产品结构简单，材料成本低且获得容易，降低了产品的成本。
3.本发明的制备方法操作简单，降低材料的使用量，在保证制备的产品气密性提升的同时，降低了制造成本。
附图说明
图1为塑封管壳的主视图；
图2为图1A-A向的截面图；
图3为未贴装掩膜板的塑封管壳的主视图；
图4为图3A-A向的截面图；
图5为贴装掩膜板后的塑封管壳的主视图；
图6为图5B-B向的截面图；
图7为图6A处的放大图；
图8为涂覆密封涂层的塑封管壳的主视图；
图9为图8C-C向的截面图；
图10为图9A处的放大图；
图11为封装芯片后的塑封管壳的主视图；
图12为图11D-D向的截面图；
图13为图12A处的放大图；
图14为涂覆密封涂层的盖板的主视图；
图15为图14A-A向的截面图；
图16为图15A处的放大图；
图17为盖板盖合塑封管壳的主视图；
图18为图17D-D向的截面图；
图19为图18A处的放大图；
其中，101.塑封管壳，102.型腔，103.塑封围墙，104.塑封料，105.引脚，106.焊盘，107.掩膜板，108.密封涂层，109.盖板，110.粘结层。
具体实施方式
下面结合实施例及附图对本发明作进一步说明。
实施例1
一种提高气密性的塑封管壳产品，如图1-19所示，包括载板、塑封围墙103及盖板109，所述塑封围墙103围合在载板的边缘，形成放置芯片的型腔102，所述盖板109盖合在所述塑封围墙103上，使型腔102形成密闭的空间，所述塑封围墙103表面涂覆密封涂层108，所述载板的靠近型腔102的非金属表面涂覆密封涂层108，所述盖板109的与塑封围墙103配合的部位的表面涂覆密封涂层108。所述盖板109与塑封围墙103的配合处设有粘结层110。
所述密封涂层108为蒸镀金属层。
所述蒸镀金属层为Au层。
所述盖板109的材质为塑料。
所述型腔102内设有芯片。
所述载板为金属引线框架。
所述芯片粘结在金属引线框架的焊盘106上。
所述芯片通过导线与金属引线框架的引脚105相连。
其制备方法为：
(1)提供塑封管壳101，如图1-4所示，所述塑封管壳101包括载板和塑封围墙103，所述塑封围墙103围合在载板的边缘，形成放置芯片的型腔102；
(2)采用掩膜板107掩盖型腔底部载板裸露的金属部分，如图5-7所示；采用金属引线框架作为塑封管壳101的载板，掩膜板107掩盖金属引线框架中的所有引脚105及焊盘106，仅留出引脚105间的塑封料104；
(3)对步骤(2)处理后的塑封管壳101进行金属真空蒸镀，使塑封围墙103表面及型腔102底部载板的非金属部分均形成一层密封涂层108，密封涂层108为Au层，如图8-10所示；
(4)将掩膜板107拆除后将芯片封装入塑封管壳101的型腔102内，如图11-13所示；将胶黏剂在焊盘上进行点胶，然后进行芯片上片，胶黏剂固化后再进行焊线；
(5)提供盖板109，所述盖板109能够盖合在所述塑封围墙103上，使型腔102形成密闭的空间；
(6)采用掩膜板107掩盖与塑封围墙103配合的盖板109表面的中间部分，使与塑封围墙103配合的所述盖板109配合处的盖板109表面露出；
(7)对步骤(6)处理后的盖板109进行金属真空蒸镀，使掩盖掩膜板107的盖板109一侧的未掩盖掩膜板107处形成一层密封涂层108，密封涂层108为Au层，如图14-16所示；
(8)将涂覆密封涂层108的盖板109盖合在涂覆密封涂层108的塑封管壳101上，并将盖板109与塑封管壳101配合处的密封涂层108进行焊接，形成粘结层110，使盖板109粘合在塑封管壳101上，如图17-19所示。
实施例2
本实施例与实施例1相同，不同之处在于：
蒸镀金属层为Sn层。
实施例3
本实施例与实施例1相同，不同之处在于：
蒸镀金属层为Pb层。
实施例4
本实施例与实施例1相同，不同之处在于：
蒸镀金属层为Ni-Pt-Au多金属层。盖板的材质为金属。
实施例5
本实施例与实施例1相同，不同之处在于：
蒸镀金属层为Ni-Au多金属层。
实施例6
本实施例与实施例1相同，不同之处在于：
蒸镀金属层为Ni-Au-Sn多金属层。盖板的材质为玻璃。
实施例7
本实施例与实施例1相同，不同之处在于：
密封涂层108为气密性硅胶层。将盖板109与塑封管壳101配合处的密封涂层108进行粘合。
实施例8
本实施例与实施例1相同，不同之处在于：
采用基板(PCB板)作为载板，采用掩膜板(107)全部盖住型腔102底部的基板(PCB板)上的所有引脚和金属部分，留出其他非金属部分。
采用倒装封装技术进行芯片封装。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围内。

Claims (6)

1.一种提高气密性的塑封管壳产品的制备方法，其特征是，
(1)提供塑封管壳，所述塑封管壳包括载板和塑封围墙，所述塑封围墙围合在载板的边缘，形成放置芯片的型腔；
(2)采用掩膜板掩盖型腔底部载板裸露的金属部分；
(3)对步骤(2)处理后的塑封管壳进行表面处理，使塑封围墙表面及型腔底部载板的非金属部分均形成一层密封涂层；
(4)将掩膜板拆除后将芯片封装入塑封管壳的型腔内；
(5)提供盖板，所述盖板能够盖合在所述塑封围墙上，使型腔形成密闭的空间；
(6)采用掩膜板掩盖与塑封围墙配合的盖板表面的中间部分，使与塑封围墙配合的所述盖板配合处的盖板表面露出；
(7)对步骤(6)处理后的盖板进行表面处理，使掩盖掩膜板的盖板一侧的未掩盖掩膜板处形成一层密封涂层；
(8)将涂覆密封涂层的盖板盖合在涂覆密封涂层的塑封管壳上，并将盖板与塑封管壳配合处的密封涂层进行焊接或粘合，形成粘结层，使盖板粘合在塑封管壳上。
2.如权利要求1所示的一种提高气密性的塑封管壳产品的制备方法，其特征是，步骤(2)中，当采用金属引线框架作为塑封管壳的载板时，掩膜板掩盖金属引线框架中的所有引脚及焊盘，仅留出引脚间的塑封料；当采用基板作为载板时，掩膜板掩盖基板中的所有引脚和金属部分，留出基板中的非金属部分。
3.如权利要求1所示的一种提高气密性的塑封管壳产品的制备方法，其特征是，步骤(3)中所述的表面处理为金属真空蒸镀或有机物喷涂。
4.如权利要求1所示的一种提高气密性的塑封管壳产品的制备方法，其特征是，步骤(4)中所述的封装方法为正装封装或倒装封装。
5.如权利要求4所示的一种提高气密性的塑封管壳产品的制备方法，其特征是，所述正装封装的步骤为，将胶黏剂在焊盘上进行点胶，然后进行芯片上片，胶黏剂固化后再进行焊线。
6.如权利要求1所示的一种提高气密性的塑封管壳产品的制备方法，其特征是，步骤(7)中所述的表面处理为金属真空蒸镀或有机物喷涂。
CN201610867087.1A 2016-09-29 2016-09-29 一种提高气密性的塑封管壳产品及制备方法 Active CN106252289B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610867087.1A CN106252289B (zh) 2016-09-29 2016-09-29 一种提高气密性的塑封管壳产品及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610867087.1A CN106252289B (zh) 2016-09-29 2016-09-29 一种提高气密性的塑封管壳产品及制备方法

Publications (2)

Publication Number Publication Date
CN106252289A CN106252289A (zh) 2016-12-21
CN106252289B true CN106252289B (zh) 2019-02-01

Family

ID=57611127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610867087.1A Active CN106252289B (zh) 2016-09-29 2016-09-29 一种提高气密性的塑封管壳产品及制备方法

Country Status (1)

Country Link
CN (1) CN106252289B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122862A (en) * 1989-03-15 1992-06-16 Ngk Insulators, Ltd. Ceramic lid for sealing semiconductor element and method of manufacturing the same
US6313525B1 (en) * 1997-07-10 2001-11-06 Sony Corporation Hollow package and method for fabricating the same and solid-state image apparatus provided therewith
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
CN101103429A (zh) * 2004-10-13 2008-01-09 康宁股份有限公司 气密封的玻璃封装及制造方法
CN101297404A (zh) * 2005-12-24 2008-10-29 崔显圭 半导体封装，制造半导体封装的方法，以及用于图像传感器的半导体封装模块
CN101523586A (zh) * 2005-06-30 2009-09-02 康宁股份有限公司 微机电系统装置的气密性密封
CN101589454A (zh) * 2006-12-12 2009-11-25 跃进封装公司 电子元件的塑料封装体
CN206040617U (zh) * 2016-09-29 2017-03-22 山东盛品电子技术有限公司 一种提高气密性的塑封管壳产品

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122862A (en) * 1989-03-15 1992-06-16 Ngk Insulators, Ltd. Ceramic lid for sealing semiconductor element and method of manufacturing the same
US6313525B1 (en) * 1997-07-10 2001-11-06 Sony Corporation Hollow package and method for fabricating the same and solid-state image apparatus provided therewith
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
CN101103429A (zh) * 2004-10-13 2008-01-09 康宁股份有限公司 气密封的玻璃封装及制造方法
CN101523586A (zh) * 2005-06-30 2009-09-02 康宁股份有限公司 微机电系统装置的气密性密封
CN101297404A (zh) * 2005-12-24 2008-10-29 崔显圭 半导体封装，制造半导体封装的方法，以及用于图像传感器的半导体封装模块
CN101589454A (zh) * 2006-12-12 2009-11-25 跃进封装公司 电子元件的塑料封装体
CN206040617U (zh) * 2016-09-29 2017-03-22 山东盛品电子技术有限公司 一种提高气密性的塑封管壳产品

Also Published As

Publication number Publication date
CN106252289A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
TWI264091B (en) Method of manufacturing quad flat non-leaded semiconductor package
US9406747B2 (en) Component in the form of a wafer level package and method for manufacturing same
US8802474B1 (en) Pressure sensor and method of packaging same
US8138584B2 (en) Method of forming a semiconductor package and structure thereof
US9349666B1 (en) Integrated circuit packaging system with package stacking
CN110034072A (zh) 半导体封装及其制造方法
US20160148861A1 (en) First-packaged and later-etched three-dimensional flip-chip system-in-package structure and processing method therefor
US8519519B2 (en) Semiconductor device having die pads isolated from interconnect portion and method of assembling same
CN101103460A (zh) 引线框架、半导体封装及其制造方法
US11735503B2 (en) Method of manufacturing chip packaging structure with dissipation layer, flange and sealing pin
CN106971985A (zh) 半导体封装及其制造方法
CN105870104A (zh) 一种具有电磁屏蔽功能的封装结构
CN205177839U (zh) 一种气密型陶瓷封装的系统级封装电路
CN109524372A (zh) 封装结构、解决传感器芯片封装后封装体内部应力的方法
CN102569242B (zh) 整合屏蔽膜的半导体封装件及其制造方法
CN206364008U (zh) 一种具有电磁屏蔽功能的半导体封装件
TW201250976A (en) Semiconductor structure with recess and manufacturing method thereof
CN106252289B (zh) 一种提高气密性的塑封管壳产品及制备方法
CN206040617U (zh) 一种提高气密性的塑封管壳产品
CN207743214U (zh) 多芯片并排式封装结构
CN105938824B (zh) 半导体封装组合结构
CN209312746U (zh) 一种封装结构
CN107093588B (zh) 一种芯片双面垂直封装结构及封装方法
CN104220365B (zh) 腔封装设计
CN100533721C (zh) 芯片封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant