KR20050050705A - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR20050050705A KR20050050705A KR1020030084305A KR20030084305A KR20050050705A KR 20050050705 A KR20050050705 A KR 20050050705A KR 1020030084305 A KR1020030084305 A KR 1020030084305A KR 20030084305 A KR20030084305 A KR 20030084305A KR 20050050705 A KR20050050705 A KR 20050050705A
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- semiconductor chip
- lead frame
- package
- present
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 패키지를 개시한다. 개시된 본 발명의 패키지는, 반도체 칩과, 상기 반도체 칩과 떨어져서 아우터리드 부분의 간격은 그대로 유지되고, 인너리드 부분은 번갈아 가며 위아래로 하층 및 상층 인너리드의 구조로 배열되어 있는 리드프레임과, 상기 인너리드의 상층과 하층 사이에 개재되어 인너리드의 상층 및 하층간을 절연시키는 절연체와, 상기 반도체 칩 상면의 본딩 패드와 상기 리드프레임의 하층 인너리드 및 상층 인너리드 간을 전기적으로 연결시키는 금속 와이어 및 상기 반도체 칩과 리드프레임의 하층 및 상층 인너리드 및 금속 와이어를 밀봉하는 봉지제를 포함한다. 본 발명의 패키지는 하층 및 상층의 리드프레임을 반도체 칩과 번갈아가며 와이어 본딩을 실시하므로, 기존 반도체 패키지의 리드프레임 보다 조밀한 영역에서 연결이 가능하다. 따라서, 파인 피치를 구현할 수 있다.
Description
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 패키지의 리드프레임을 개선시켜 파인피치를 구현할 수 있는 반도체 패키지에 관한 것이다.
도 1는 종래의 기술에 따른 반도체 패키지의 일예를 도시하였고, 이를 설명하면 다음과 같다.
도면에서 11은 반도체 칩이고, 12는 상기 칩(11)의 외부로의 전기적인 접속 경로를 이루는 리드프레임의 인너리드 부분이다. 또한, 상기 반도체(11)의 상면에본딩패드(13)가 배열되어 있고, 이 패드(13)와 리드 프레임의 인너리드(12) 분분이 금속 와이어(14)에 의해 연결되어 전기적인 접속을 이루고 있다.
그리고, 도시하지는 않았지만, 패키지 몸체인 봉지제를 이용하여 와이어 본딩된 반도체 칩을 몰드 다이로 이송하여 에폭시 수지 등과 같은 봉지제를 주입, 충진하는 것에 의하여 패키지의 구조물들을 밀봉시키고, 이에따라 반도체 패키지를 형성한다.
이와 같은 반도체 패키지는 패키지 몸체의 외측으로 돌출되는 리드 프레임의 리드를 기판에 솔더링 하는 것에 의하여 실장되어 소정의 전기적인 신호를 입출력 하는 작용을 하게 된다.
이와 같은 형태의 반도체 패키지는 다이의 신호 전달 패드와 리드 프레임과의 연결을 훨씬 자유롭게 할 수 있다는 잇점 등으로 개발되어 실용화되고 있다.
근래의 패키징 기술은 칩 사이즈가 줄어듦에 따라 한정된 크기의 기판에 더 많은 수의 패키지를 실장할 수 있는 방향으로, 즉, 패키지의 크기를 줄이는 방향으로 진행되어 감에 따라, 고집적화가 요구되어지고 있다.
그러나, 전술한 방법을 통해 제조되는 종래의 패키지는, 리드 프레임의 크기적 제약에 의해 더이상 고집적화에 의한 파인 피치의 요구를 따라가기 어려운 실정이다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 리드프레임의 다층 레이아웃을 통한 파인 피치를 구현할 수 있는 리드프레임을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 패키지는, 반도체 칩; 상기 반도체 칩과 떨어져서 아우터리드 부분의 간격은 그대로 유지되고, 인너리드 부분은 번갈아 가며 위아래로 하층 및 상층 인너리드의 구조로 배열되어 있는 리드프레임; 상기 인너리드의 상층과 하층 사이에 개재되어 인너리드의 상층 및 하층간을 절연시키는 절연체; 상기 반도체 칩 상면의 본딩 패드와 상기 리드프레임의 하층 인너리드 및 상층 인너리드 간을 전기적으로 연결시키는 금속 와이어; 및 상기 반도체 칩과 리드프레임의 하층 및 상층 인너리드 및 금속 와이어를 밀봉하는 봉지제를 포함하는 반도체 패키지를 제공한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2는 본 발명에 따른 리드프레임을 도시한 단면도이고, 도 3은 본 발명에 따른 리드프레임의 인너리드 부분을 도시한 단면도이다.
도 2 및 도 3을 살펴보면, 본 발명에 따른 리드 프레임은 아우터 리드 부분(26)의 간격은 그대로 유지되면서, 인너리드 부분(22)은 서로 번갈아 가며, 하층 인너리드(22a, 32a) 및 상층 인너리드(22b, 32b)를 형성하는 계단식 구조이다. 또한, 상기 인너리드의 하층 및 상층 부분의 사이에는 리드간의 전기적 접속을 방지하기 위한 절연체(23, 33)가 개재되어있다.
도 4는 본 발명에 따른 리드프레임의 확장의 예를 도시한 단면도이다.
도 4를 살펴보면, 도 2 내지 도 3에서 살펴본 2층 구조뿐만 아니라, 3층 이상의 다층의 인너리드(42a, 42b, 42c)로 형성할 수 있으며, 각 층간에는 절연체(43)로 절연을 하였다.
도 5 및 도 6은 본 발명에 따른 리드프레임과 칩이 와이어 본딩된 모습을 도시한 단면도이다.
도 5 및 도 6을 참조하면, 반도체 칩(51. 61)과 상기에서 설명한 리드프레임의 하층 인너리드(52a, 62a)와 상층 인너리드(52b, 62b)가 절연체(53, 63)에 의하여 전기적 접속이 차단된 상태이며, 금속 와이어(54, 64)에 의하여 상기 반도체 칩 상면의 본딩 패드(65)와 상기 리드프레임의 하층 인너리드 및 상층 인너리드에 번갈아 가며 와이어 본딩된다.
도 7은 본 발명에 따른 반도체 패키지의 모습을 도시한 단면도이다.
도 7을 참조하면, 반도체 칩(71) 상면의 본딩패드(75)는 리드프레임의 하층 인너리드(72a) 및 상층 인너리드(72b)와 번갈아가며 금속 와이어(74)로 연결되고, 상기 인너리드의 상층 및 하층간은 절연체(73)에 의하여 절연되어 있으며, 그리고, 칩(71) 및 와이어 본딩된 하층 및 상층 인너리드(72a, 72b) 부분을 포함한 공간적 영역은 리드프레임의 아우터리드(76) 부분을 노출시키는 상태로 봉지제(77)에 의해 밀봉되어 있는 형태이다.
본 발명에 따르면, 리드프레임의 인너리드 부분을 상층 및 하층의 계단식 구조로 배열하여, 반도체 칩과 와이어 본딩 시킴으로써, 파인 피치를 구현할 수 있다.
이상에서와 같이, 본 발명의 패키지는 하층 및 상층의 리드프레임을 반도체 칩과 번갈아가며 와이어 본딩을 실시하므로, 기존 반도체 패키지의 리드프레임 보다 조밀한 영역에서 연결이 가능하다. 따라서, 파인 피치를 구현할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1은 종래의 기술에 따른 반도체 패키지를 도시한 단면도.
도 2는 본 발명에 따른 리드프레임을 도시한 단면도.
도 3은 본 발명에 따른 리드프레임의 인너리드 부분을 도시한 단면도.
도 4는 본 발명에 따른 리드프레임의 확장의 예를 도시한 단면도.
도 5 및 도 6은 본 발명에 따른 리드프레임과 칩이 와이어 본딩된 모습을 도시한 단면도.
도 7은 본 발명에 따른 반도체 패키지를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
51, 61, 71 : 반도체 칩 22: 인너리드
22a, 32a, 52a, 62a, 72a : 하층 인너리드
22b, 32b, 52b, 62b, 72b : 상층 인너리드
23, 33, 43, 53, 63, 73 : 절연체
54, 64, 74 : 금속 와이어 65, 75 : 본딩 패드
42a, 42b, 42c: 다층의 인너리드 26, 76: 아우터 리드
77: 봉지제
Claims (1)
- 반도체 칩;상기 반도체 칩과 떨어져서 아우터리드 부분의 간격은 그대로 유지되고, 인너리드 부분은 번갈아 가며 위아래로 하층 및 상층 인너리드의 구조로 배열되어 있는 리드프레임;상기 인너리드의 상층과 하층 사이에 개재되어 인너리드의 상층 및 하층간을 절연시키는 절연체;상기 반도체 칩 상면의 본딩 패드와 상기 리드프레임의 하층 인너리드 및 상층 인너리드 간을 전기적으로 연결시키는 금속 와이어; 및상기 반도체 칩과 리드프레임의 하층 및 상층 인너리드 및 금속 와이어를 밀봉하는 봉지제를 포함하는 것을 특징으로 하는 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084305A KR20050050705A (ko) | 2003-11-26 | 2003-11-26 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084305A KR20050050705A (ko) | 2003-11-26 | 2003-11-26 | 반도체 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050050705A true KR20050050705A (ko) | 2005-06-01 |
Family
ID=38666037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030084305A KR20050050705A (ko) | 2003-11-26 | 2003-11-26 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050050705A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101491258B1 (ko) * | 2013-05-31 | 2015-02-06 | 에스티에스반도체통신 주식회사 | 리드 프레임의 제조방법 |
-
2003
- 2003-11-26 KR KR1020030084305A patent/KR20050050705A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101491258B1 (ko) * | 2013-05-31 | 2015-02-06 | 에스티에스반도체통신 주식회사 | 리드 프레임의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756689B2 (en) | Power device having multi-chip package structure | |
| US7834469B2 (en) | Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame | |
| JPH11251355A (ja) | 集積回路用のワイヤーボンドされたパッケージの方法と装置 | |
| EP0972307A1 (en) | Multi-chip device and method of fabrication employing leads over and under processes | |
| US20090278243A1 (en) | Stacked type chip package structure and method for fabricating the same | |
| US6627990B1 (en) | Thermally enhanced stacked die package | |
| JPH0342496B2 (ko) | ||
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
| KR20050050705A (ko) | 반도체 패키지 | |
| US20080073772A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| KR100447894B1 (ko) | 듀얼 적층패키지 및 그 제조방법 | |
| KR100422608B1 (ko) | 적층칩패키지 | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| CN218160365U (zh) | 封装结构 | |
| KR100632476B1 (ko) | 멀티칩 패키지 및 이에 사용되는 반도체칩 | |
| JPS6112053A (ja) | リ−ドフレ−ム | |
| JP2522182B2 (ja) | 半導体装置 | |
| KR100231842B1 (ko) | 적층형 반도체 패키지 | |
| KR200157926Y1 (ko) | 리드 온 칩 패키지 | |
| KR100351925B1 (ko) | 적층형 반도체 패키지 | |
| KR100701685B1 (ko) | 멀티 칩 패키지 | |
| JPS59224152A (ja) | 集積回路装置 | |
| JP2007042702A (ja) | 半導体装置 | |
| KR200286322Y1 (ko) | 반도체패키지 | |
| JP4892418B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |