JPH043666B2 - - Google Patents
Info
- Publication number
- JPH043666B2 JPH043666B2 JP59204549A JP20454984A JPH043666B2 JP H043666 B2 JPH043666 B2 JP H043666B2 JP 59204549 A JP59204549 A JP 59204549A JP 20454984 A JP20454984 A JP 20454984A JP H043666 B2 JPH043666 B2 JP H043666B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor element
- weight
- insulating base
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 238000007789 sealing Methods 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000011521 glass Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は半導体素子、特に半導体集積回路素子
を収納する半導体パツケージに関する。
を収納する半導体パツケージに関する。
＜従来の技術＞
従来、半導体素子を収納するための半導体パツ
ケージ、特にガラス封止型半導体パツケージは第
２図に示すように、セラミツク、ガラス等の電気
絶縁材料から成り、その略中央部に半導体素子１
を取着収納するための空所Ｘを有する絶縁基体２
と、半導体素子１を外部回路に電気的に接続する
ために絶縁基体２中にガラス等の熔着部材８によ
つて熔着された外部リード端子３と、蓋体４とか
ら構成されており、絶縁基体２の空所Ｘ内に半導
体素子１が収納され、蓋体４がガラスから成る封
止部材５を介し絶縁基体２表面に接合されて半導
体装置となる。
ケージ、特にガラス封止型半導体パツケージは第
２図に示すように、セラミツク、ガラス等の電気
絶縁材料から成り、その略中央部に半導体素子１
を取着収納するための空所Ｘを有する絶縁基体２
と、半導体素子１を外部回路に電気的に接続する
ために絶縁基体２中にガラス等の熔着部材８によ
つて熔着された外部リード端子３と、蓋体４とか
ら構成されており、絶縁基体２の空所Ｘ内に半導
体素子１が収納され、蓋体４がガラスから成る封
止部材５を介し絶縁基体２表面に接合されて半導
体装置となる。
＜発明が解決しようとする問題点＞
しかし乍らこの従来のガラス封止型半導体パツ
ケージは半導体素子１を内部に気密に封止するた
めの絶縁基体２と蓋体４との接合がガラスから成
る封止部材５を420〜450℃で加熱し、溶融固化せ
しめることにより行なわれており、封止の際の熱
が内部に収納した半導体素子に印加されて半導体
素子を熱破壊させたり、半導体素子の微小回路要
素の特性に熱変化を与え誤動作をさせたりすると
いう欠点を有していた。そのためこの従来の半導
体装置は長期間にわたつて安定かつ正常に作動さ
せることができなかつた。
ケージは半導体素子１を内部に気密に封止するた
めの絶縁基体２と蓋体４との接合がガラスから成
る封止部材５を420〜450℃で加熱し、溶融固化せ
しめることにより行なわれており、封止の際の熱
が内部に収納した半導体素子に印加されて半導体
素子を熱破壊させたり、半導体素子の微小回路要
素の特性に熱変化を与え誤動作をさせたりすると
いう欠点を有していた。そのためこの従来の半導
体装置は長期間にわたつて安定かつ正常に作動さ
せることができなかつた。
＜発明の目的＞
本発明は上記欠点に鑑み案出されたものであ
り、その目的は半導体素子を内部に気密に封止す
る際の蓋体と絶縁基体との接合を半田による低融
点の封止部材で行ない、その接合温度を低下せし
めて、封止時の加熱に起因する半導体素子の熱破
壊や特性の熱変化を皆無と為した半導体パツケー
ジを提供することにある。
り、その目的は半導体素子を内部に気密に封止す
る際の蓋体と絶縁基体との接合を半田による低融
点の封止部材で行ない、その接合温度を低下せし
めて、封止時の加熱に起因する半導体素子の熱破
壊や特性の熱変化を皆無と為した半導体パツケー
ジを提供することにある。
＜問題点を解決するための手段＞
本発明は、略中央部に半導体素子を収納するた
めの空所を有する絶縁基体と蓋体とから成る半導
体パツケージに於いて、前記絶縁基体の空所周辺
表面にAg−Pd（Pd＝10重量％以上）又はAg−Pt
（Pt＝10重量％以上）から成る第１金属層とAg−
Pd（Pd＝７重量％以下）又はAuから成る第２金
属層を形成したことを特徴とする。
めの空所を有する絶縁基体と蓋体とから成る半導
体パツケージに於いて、前記絶縁基体の空所周辺
表面にAg−Pd（Pd＝10重量％以上）又はAg−Pt
（Pt＝10重量％以上）から成る第１金属層とAg−
Pd（Pd＝７重量％以下）又はAuから成る第２金
属層を形成したことを特徴とする。
＜実施例＞
以下本発明の半導体パツケージを添付の第１図
に示す実施例に基づき詳細に説明する。
に示す実施例に基づき詳細に説明する。
第１図は本発明の半導体パツケージの一実施例
を示す断面図であり、１２はガラス、セラミツク
等の電気絶縁材料から成る絶縁基体、１４は蓋体
である。
を示す断面図であり、１２はガラス、セラミツク
等の電気絶縁材料から成る絶縁基体、１４は蓋体
である。
前記絶縁基体１２は、その略中央部に凹部Ｃが
形成された底板１２ａと該凹部Ｃより若干広い開
口部Ｈを有する上板１２ｂとから構成されてお
り、底板１２ａの凹部と上板１２ｂの開口部Ｈに
より半導体素子１１を収納するための空所Ｘが形
成される。前記底板１２ａの凹部Ｃ底面には、半
導体素子１１が樹脂、ガラス、ロウ材等の接着剤
（不図示）を介し取着固定されている。
形成された底板１２ａと該凹部Ｃより若干広い開
口部Ｈを有する上板１２ｂとから構成されてお
り、底板１２ａの凹部と上板１２ｂの開口部Ｈに
より半導体素子１１を収納するための空所Ｘが形
成される。前記底板１２ａの凹部Ｃ底面には、半
導体素子１１が樹脂、ガラス、ロウ材等の接着剤
（不図示）を介し取着固定されている。
また前記絶縁基体１２の空所Ｘ周辺表面、即ち
上板１２ｂの開口部Ｈ周辺表面には、後述するよ
うに半田を介して蓋体１４を容易かつ確実に接合
するために第１金属層１５ａ及び第２金属層１５
ｂが被着形成されている。
上板１２ｂの開口部Ｈ周辺表面には、後述するよ
うに半田を介して蓋体１４を容易かつ確実に接合
するために第１金属層１５ａ及び第２金属層１５
ｂが被着形成されている。
前記絶縁基体１２の底板１２ａと上板１２ｂは
ガラス粉末やセラミツク粉末を従来周知のプレス
成形法を採用することにより所定形状に成形する
とともに、900℃〜1600℃の温度で焼成し焼結−
一体化させることにより形成される。
ガラス粉末やセラミツク粉末を従来周知のプレス
成形法を採用することにより所定形状に成形する
とともに、900℃〜1600℃の温度で焼成し焼結−
一体化させることにより形成される。
また、前記絶縁基体１２の底板１２ａと上板１
２ｂ間には、半導体素子１１を外部回路に電気的
に接続するための外部リード端子１３が、一方端
が空所Ｘ内に露出し他端が絶縁基体１２外側に露
出するようにガラス等の熔着部材１８により熔着
されており、該外部リード端子１３は半導体素子
１１の各電極がワイヤ１９を介し電気的に接続さ
れ、外部リード端子１３を外部回路に接続するこ
とにより半導体素子が外部回路と接続されること
となる。
２ｂ間には、半導体素子１１を外部回路に電気的
に接続するための外部リード端子１３が、一方端
が空所Ｘ内に露出し他端が絶縁基体１２外側に露
出するようにガラス等の熔着部材１８により熔着
されており、該外部リード端子１３は半導体素子
１１の各電極がワイヤ１９を介し電気的に接続さ
れ、外部リード端子１３を外部回路に接続するこ
とにより半導体素子が外部回路と接続されること
となる。
尚、前記外部リード端子１３は、コバール
（Fe−Ni−Co）や42Alloy（Fe−Ni）等の金属材
料から形成されている。
（Fe−Ni−Co）や42Alloy（Fe−Ni）等の金属材
料から形成されている。
前記絶縁基体１２に接合される蓋体１４はコバ
ールや42Alloy等から成る金属板あるいはセラミ
ツク板の外周端縁部に金属化層（メタライズ金属
層）を形成したものが用いられる。
ールや42Alloy等から成る金属板あるいはセラミ
ツク板の外周端縁部に金属化層（メタライズ金属
層）を形成したものが用いられる。
かくして、この半導体パツケージによれば、絶
縁基体１２の空所Ｘ底面即ち底板１２ａの凹部Ｃ
底面に半導体素子１１を取着固定するとともに該
半導体素子１１の各電極をワイヤ１９を介し外部
リード端子１３に接続させた後、絶縁基体１２と
蓋体１４を接合することによりその内部に半導体
素子１１が気密封止され、半導体装置となる。
縁基体１２の空所Ｘ底面即ち底板１２ａの凹部Ｃ
底面に半導体素子１１を取着固定するとともに該
半導体素子１１の各電極をワイヤ１９を介し外部
リード端子１３に接続させた後、絶縁基体１２と
蓋体１４を接合することによりその内部に半導体
素子１１が気密封止され、半導体装置となる。
本発明においては、絶縁基体の半導体素子を収
納するための空所周辺表面にAg−Pd（Pd＝10重
量％以上）又Ag−Pt（Pt＝10重量％以上）から成
る第１金属層とAg−Pd（Pd＝７重量％以下）又
はAuから成る第１金属層を形成することが重要
である。
納するための空所周辺表面にAg−Pd（Pd＝10重
量％以上）又Ag−Pt（Pt＝10重量％以上）から成
る第１金属層とAg−Pd（Pd＝７重量％以下）又
はAuから成る第１金属層を形成することが重要
である。
このため第１図に示す実施例では、蓋体１４が
接合される絶縁基体１２の空所Ｘ周辺即ち上板１
２ｂの開口部Ｈ周辺表面にAg−Pd（Pd＝10重量
％以上）又Ag−Pt（Pt＝10重量％以上）から成る
第１金属層１５ａとAg−Pd（Pd＝７重量％以下）
又Auから成る第２金属層１５ｂが形成されてい
る。
接合される絶縁基体１２の空所Ｘ周辺即ち上板１
２ｂの開口部Ｈ周辺表面にAg−Pd（Pd＝10重量
％以上）又Ag−Pt（Pt＝10重量％以上）から成る
第１金属層１５ａとAg−Pd（Pd＝７重量％以下）
又Auから成る第２金属層１５ｂが形成されてい
る。
前記第１金属層１５ａとして選ばれた合金は半
田を封止部材として使用した場合の溶融が皆無
で、かつ絶縁基体１２及び第２金属層１５ｂとの
接合強度が大であり、絶縁基体１２表面に、第２
金属層１５ｂを強固に接合させることができる。
田を封止部材として使用した場合の溶融が皆無
で、かつ絶縁基体１２及び第２金属層１５ｂとの
接合強度が大であり、絶縁基体１２表面に、第２
金属層１５ｂを強固に接合させることができる。
また前記第２金属層１５ｂとして選ばれた合金
は第１金属層１５ａとの接合強度が極めて大で、
かつ封止部材としての半田と極めて濡れ性が良
く、半田を介して蓋体１６を強固に接合させるこ
とができる。
は第１金属層１５ａとの接合強度が極めて大で、
かつ封止部材としての半田と極めて濡れ性が良
く、半田を介して蓋体１６を強固に接合させるこ
とができる。
尚、前記第１金属層１５ａはAgに対し、Pd又
はPtの含有量が10重量％未満であると、封止部
材としての半田を加熱溶融せしめた際第１金属層
１５ａのAgが半田中に移行し、第１金属層１５
ａと絶縁基体１２との接合強度が大きく劣化して
しまうためAgに対するPt又はPdの含有量は10重
量％以上に特定される。
はPtの含有量が10重量％未満であると、封止部
材としての半田を加熱溶融せしめた際第１金属層
１５ａのAgが半田中に移行し、第１金属層１５
ａと絶縁基体１２との接合強度が大きく劣化して
しまうためAgに対するPt又はPdの含有量は10重
量％以上に特定される。
前記第２金属層１５ｂはAg−Pdで形成した場
合、Agに対するPdの含有量が７重量％以上であ
ると封止部材としての半田の濡れ性が劣り、蓋体
１６を強固に接合することができなくなることか
ら７重量％以下に特定される。
合、Agに対するPdの含有量が７重量％以上であ
ると封止部材としての半田の濡れ性が劣り、蓋体
１６を強固に接合することができなくなることか
ら７重量％以下に特定される。
前記第１及び第２金属層１５ａ，１５ｂの形成
は従来周知の厚膜手法等が用いられ、例えばそれ
ぞれ、適正比に混合した金属粉末にセルロース系
の有機バインダーと適当な溶剤を添加してペース
ト状と為したものをスクリーン印刷法により上板
１２ｂの開口部Ｈ周辺に印刷塗布して約800℃〜
900℃の温度で焼成することにより形成される。
は従来周知の厚膜手法等が用いられ、例えばそれ
ぞれ、適正比に混合した金属粉末にセルロース系
の有機バインダーと適当な溶剤を添加してペース
ト状と為したものをスクリーン印刷法により上板
１２ｂの開口部Ｈ周辺に印刷塗布して約800℃〜
900℃の温度で焼成することにより形成される。
このように絶縁基体１２の空所Ｘ周辺表面に第
１金属層及び第２金属層を設けることにより、蓋
体１６を融点が約200℃と極めて低い半田（Pb−
Sn）を介して絶縁基体１２に接合させることが
可能となり、これによつて内部に収納した半導体
素子１１を熱破壊させたり、半導体素子１１の微
小回路要素の特性に熱変化を与え、誤動作させた
りすることは一切なく半導体素子１１を半導体パ
ツケージ内に気密に封止することが可能となる。
１金属層及び第２金属層を設けることにより、蓋
体１６を融点が約200℃と極めて低い半田（Pb−
Sn）を介して絶縁基体１２に接合させることが
可能となり、これによつて内部に収納した半導体
素子１１を熱破壊させたり、半導体素子１１の微
小回路要素の特性に熱変化を与え、誤動作させた
りすることは一切なく半導体素子１１を半導体パ
ツケージ内に気密に封止することが可能となる。
尚、本発明においては絶縁基体１２の空所周辺
表面に形成される第２金属層の厚みをAg−Pdを
用いる場合には15μm以上、Auを用いる場合には
3μm以上と為すと半田１６を加熱溶融させた際に
第１金属層１５ａ中Pdが第２金属層１５ｂに移
行し第２金属層１５ｂにおける半田濡れ性が劣化
してしまうのを有効に防止することから、Ag−
Pdの場合は15μm以上、Auの場合は3μm以上と為
すことが好ましい。
表面に形成される第２金属層の厚みをAg−Pdを
用いる場合には15μm以上、Auを用いる場合には
3μm以上と為すと半田１６を加熱溶融させた際に
第１金属層１５ａ中Pdが第２金属層１５ｂに移
行し第２金属層１５ｂにおける半田濡れ性が劣化
してしまうのを有効に防止することから、Ag−
Pdの場合は15μm以上、Auの場合は3μm以上と為
すことが好ましい。
＜発明の効果＞
かくして本発明の半導体パツケージによれば、
絶縁基体の略中央部に形成された空所周辺表面に
絶縁基体との接合強度が大であるAg−Pd（Pd＝
10重量％以上）又はAg−Pt（Pt＝10重量％以上）
から成る第１金属層を形成するとともに、半田と
の濡れ性が良好なAg−Pd（Pd＝７重量％以下）
又はAuから成る第２金属層を形成したことから
絶縁基体と蓋体とを従来のガラス（420〜450℃）
に比して約２分の１の200℃で溶融する半田を使
用して接合することが可能となり、これによつて
半導体素子に印加される熱は極小となり、半導体
素子の熱破壊や特性の熱変化が皆無となつて、半
導体素子を長期間にわたつて安定かつ正常に作動
させることのできる安価な半導体パツケージを提
供することができる。
絶縁基体の略中央部に形成された空所周辺表面に
絶縁基体との接合強度が大であるAg−Pd（Pd＝
10重量％以上）又はAg−Pt（Pt＝10重量％以上）
から成る第１金属層を形成するとともに、半田と
の濡れ性が良好なAg−Pd（Pd＝７重量％以下）
又はAuから成る第２金属層を形成したことから
絶縁基体と蓋体とを従来のガラス（420〜450℃）
に比して約２分の１の200℃で溶融する半田を使
用して接合することが可能となり、これによつて
半導体素子に印加される熱は極小となり、半導体
素子の熱破壊や特性の熱変化が皆無となつて、半
導体素子を長期間にわたつて安定かつ正常に作動
させることのできる安価な半導体パツケージを提
供することができる。
第１図は本発明の半導体パツケージを示す断面
図、第２図は従来の半導体パツケージを示す断面
図である。 ２，１２…絶縁基体、３，１３…外部リード端
子、４，１４…蓋体、６，１６…封止部材、１５
ａ…第１金属層、１５ｂ…第２金属層。
図、第２図は従来の半導体パツケージを示す断面
図である。 ２，１２…絶縁基体、３，１３…外部リード端
子、４，１４…蓋体、６，１６…封止部材、１５
ａ…第１金属層、１５ｂ…第２金属層。
Claims (1)
- 【特許請求の範囲】 １ 略中央部に半導体素子を収納するための空所
を有する絶縁基体と蓋体とから成る半導体パツケ
ージに於いて、前記絶縁基体の空所周辺表面に
Ag−Pd（Pd＝10重量％以上）又はAg−Pt（Pt＝
10重量％以上）から成る第１金属層とAg−Pd
（Pd＝７重量％以下）又はAuから成る第２金属
層を形成したことを特徴とする半導体パツケー
ジ。 ２ 前記Ag−Pdから成る第２金属層の層厚が
15μm以上であることを特徴とする特許請求の範
囲第１項記載の半導体パツケージ。 ３ 前記Auから成る第２金属層の層厚が3μm以
上であることを特徴とする特許請求の範囲第１項
記載の半導体パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204549A JPS6182448A (ja) | 1984-09-29 | 1984-09-29 | 半導体パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204549A JPS6182448A (ja) | 1984-09-29 | 1984-09-29 | 半導体パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6182448A JPS6182448A (ja) | 1986-04-26 |
| JPH043666B2 true JPH043666B2 (ja) | 1992-01-23 |
Family
ID=16492343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59204549A Granted JPS6182448A (ja) | 1984-09-29 | 1984-09-29 | 半導体パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182448A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760466A (en) * | 1995-04-20 | 1998-06-02 | Kyocera Corporation | Semiconductor device having improved heat resistance |
-
1984
- 1984-09-29 JP JP59204549A patent/JPS6182448A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6182448A (ja) | 1986-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3500304B2 (ja) | 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ | |
| JPH043666B2 (ja) | ||
| JP3176250B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JPS59111350A (ja) | 半導体装置 | |
| JPS6366062B2 (ja) | ||
| JPS598361Y2 (ja) | Ｉｃパツケ−ジ | |
| JP2750232B2 (ja) | 電子部品収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP2808044B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JP2552554Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JPH043499Y2 (ja) | ||
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3716112B2 (ja) | 電子部品収納用容器 | |
| JP2931468B2 (ja) | 電子部品収納用パッケージ | |
| JPH0637196A (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2838589B2 (ja) | 半導体素子収納用パッケージ | |
| JP2540461B2 (ja) | 電子部品用パッケ−ジのリ−ド取り付け構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |