JPS598361Y2 - Icパツケ−ジ - Google Patents

Icパツケ−ジ

Info

Publication number
JPS598361Y2
JPS598361Y2 JP1978113193U JP11319378U JPS598361Y2 JP S598361 Y2 JPS598361 Y2 JP S598361Y2 JP 1978113193 U JP1978113193 U JP 1978113193U JP 11319378 U JP11319378 U JP 11319378U JP S598361 Y2 JPS598361 Y2 JP S598361Y2
Authority
JP
Japan
Prior art keywords
layer
aluminum
lead
pellet
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1978113193U
Other languages
English (en)
Other versions
JPS5529562U (ja
Inventor
明良 桑野
恭次 森山
Original Assignee
住友金属鉱山株式会社
大同化工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友金属鉱山株式会社, 大同化工株式会社 filed Critical 住友金属鉱山株式会社
Priority to JP1978113193U priority Critical patent/JPS598361Y2/ja
Publication of JPS5529562U publication Critical patent/JPS5529562U/ja
Application granted granted Critical
Publication of JPS598361Y2 publication Critical patent/JPS598361Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 この考案は絶縁基板上に取付けられたICペレットの取
付面、即ちペレットの裏面よりアースを取出すようにし
たICパッケージに関するものである。
従来ICペレットの裏面よりアースを取出゛すようにさ
れたICパッケージは第1図及び第2図に示すように構
或されていた。
即ちセラミック基板11として第1の未焼或の方形セラ
ミック板12上に同様形状であるが、中央部に方形孔1
3が開けられた第2の未焼或セラミック板14が配され
、更にその上に方形孔13より大きい方形孔15が同軸
心的に開けられた第3の未焼或セラミック板16が重ね
られ、これ等セラミック板12,14.16が互に圧着
された後還元性雰囲気で焼或されて一体に構或される。
第1のセラミック板12の中央には方形孔13の全面に
わたりペレット取付部17が、またこの取付部17に接
続されセラミック板12の1周面まで延長されたアース
導出用リード18がそれぞれモリブデン及びマンガンの
粉末を主或分とする導電体ペーストの印刷により予め形
威されてある。
また第2のセラミック板14の第3のセラミック板16
側には複数本のり一ド19が孔13の位置から外周面に
達するようにモリブデン及びマンガンペーストの印刷に
より予め形或されてある。
そのリード19中のアース導出用リード18とセラミッ
ク板を介して対向しているリード19eの途中にセラミ
ック板14を貫通する小孔21が形成され、その小{L
21内にモリブデン及びマンガンのペーストが流し込ま
れリード18及び19 eは互に接続される。
前記モリブデン及びマンガンのペーストは前記焼或によ
りセラミック板に焼付けられ導電性のモリブデンーマン
ガン合金メタライズ層となる。
基板11の外周にのぞいたモリブテ゛ンーマンガンリー
ド19の端部にコバール、42アロイなどの鉄合金製の
外部リード22の一端部が第3図に示すように銀ロー2
3によりロー付けされ、その後外部リード22の他端を
互に連結している支持部24は切り離される。
セラミック基板11及び外部りード22はニッケルメッ
キ及び金メッキが施されセラミック基板11上に露出し
たモリブデンーマンガンメタライズのり一ド19及び外
部リード22の表面は金層となる。
第3図に示すように積層セラミック基板11の方形孔1
3内においてペレット取付部17上にICペレット25
が金一珪素合金によって固着される。
そのペレット25上のアルミニウム電極とセラミック基
板11内の方形孔15内に露出している複数本のりード
19とがそれぞれ複数本のアルミニウム細線26で超音
波接合により接続される。
セラミック基板11上にガラス及び又はセラミックのキ
ャップ27が有機化合物接着剤28により蓋される。
この従来のICパッケージにおいてはアース導通路は第
3図に示したようにICペレット25の下面、つまり基
板11の接着面がペレット取付部17、リード18、貫
通孔21,アース導通リード19 eを通って外部リー
ド22の一つに至り外部へ導出される。
この従来のパッケージにおいてはキャップ27と積層セ
ラミック基板11とを有機化合物接着剤28を用いて封
止しているため耐水性、気密性に欠ける欠点があり、ま
た積層セラミック基板11の製造工程が複雑なためパッ
ケージの費用が高価となる欠点もあった。
一般にガラスとガラス、ガラスとセラミック、セラミッ
クとガラスの各封止には低融点ガラスを用いることが公
知である。
この封止には450℃程度に加熱する必要があり、第3
図に示したパッケージにこの手法を適用すると、金メッ
キされたり一ド19の先端部にアルミニウム細線26と
を接合した部分で金とアルミニウムとの複数な金属間化
合物が生或し、いわゆるパープルプレーグが発生する。
このパープルプレーグは極めて脆いため苛啼な環境下で
は早期に接触不良や断線のような致命的な故障の原因と
なる。
金とアルミニウムの金属間化合物の生戒反応速度は低温
程小さいのでキャップ27とセラミック基板11との封
止には通常150℃程度で接着できる熱硬化性の樹脂を
用いている。
しかしこのICパッケージが何時も温和な環境で使用さ
れるとは限らず苛酷な環境特に高温に曝されるような所
で使われる場合には依然としてパープルプレーグが発生
する可能性があった。
この考案の目的はICペレットの裏面からアースを簡単
な構造で取出すことができ、かつ安価に作ることができ
るICパッケージを提供することにある。
この考案によれば絶縁基板のICペレットが取付けられ
るべき部分にはメタライズ層が形戊され、そのメタライ
ズ層にはICペレットのみならずアース導出片が固着さ
れる。
従ってそのアース導出片と絶縁基板上のリード端子とを
アルミニウム細線のボンデイングにより互に接続すれば
ICペレットのアースは簡単に外部に導出され、かつI
Cパッケージの構造も頗る簡単なものとなる。
しかも前記アース導出片の材料を選定することによりパ
ープルプレーグ発生のおそれが全く無く、かつ耐水性、
気密性に優れたICパッケージとすることができる。
次にこの考案によるICパッケージの実施例を第4図以
下の図面を参照して説明しよう。
焼或セラミック基板31の一面中央部に凹所32が形或
されてある。
凹所32の底面にメタライズ層33が形成される。
例えば金粉末及びガラス粉末を含む導電体金ペーストが
スクリーン印刷又は滴下によって凹所32の底面全体に
塗布され800〜950℃で焼付けて金メタライズ層3
3が形或される。
このセラミック基板31の上面周辺部に低融点ガラス粉
末がペースト状としてスクリーン印刷又は塗布され40
0℃程度で仮焼結して薄いガラス層34が形威される。
そのガラス層34上にリードフレーム35が載せられ4
50℃程度に加熱されガラス層34を溶かしてそのリー
ド端子36がガラス層34に固定される。
リードフレーム35は第3図に示すようにそのフレーム
部から内側に凹所32の近くまで延長されたリード端子
36が複数本一体に形或され、そのリード端子36の内
端部上にアルミニウム層37が形或されている。
リードフレーム35はコバール(Ni:23〜32重量
%,Co:16〜32重量%,M. : 0.6〜0.
8重量%,残部Fe)42アロイ(N+ : 42重量
%,残部Fe)等の鉄合金の帯村上面中心部にアルミニ
ウムを帯状に蒸着又はクラツドの手段で被着したものを
精密打抜プレスで不用部分を抜落して複数本のリード3
6を形或した後、これらリード36のアルミニウム層3
7が形威された端部に対向する端部側が基板31の側面
に沿うように折曲げてある。
この考案ではメタライズ層33上にアース導出片38が
固着される。
アース導出片38は例えば第6図に示すようにニッケル
又はニッケルを含む鉄合金の中心基材39の一面にアル
ミニウム層41が、他面にゲルマニウム12重量%残部
金の金−ゲルマニウム合金層42がそれぞれ形威された
クラツド材の小片である。
このアース導出片38はその金−ゲルマニウム合金層4
2側から金メタライズ層33に載せられ約350℃に加
熱されて融着される。
その金一ゲルマニウム合金層42とセラミック基板上の
金メタライズ層33とが一度融着すると金−ゲルマニウ
ム層42は金の含有率が上昇し450℃でも固相を有す
るようになるため形の工程でガラス封着を450℃で行
っても必要な強度が得られる。
凹所32のメタライズ層33にはICペレット43も同
様に接合される。
ICペレット43は例えばチャージ力ップルドデバイス
、いわゆるCCDによるイメージセツサである。
ICペレットの接合はICペレット43と金メタライズ
層33との間に金一珪素合金プリフォームを敷いて約4
00℃に加熱し融着しても良い。
ICペレット43を直接金メタライズ層33に押し付け
ながら加熱して融着しても良く、これらはいずれも公知
の各種方法を利用できる。
ICペレット43上の複数のアルミニウム電極部と複数
本のリード端子36の内側先端部上のアルミニウム層3
7とはそれぞれ対応するようにアルミニウム細線44を
用いて超音波ボンデイングにより接続される。
複数本のリード端子36のうちアース用リード端子36
eの先端アルミニウム層とアース導出片38のアルミ
ニウム層41はアルミニウム細線44 eで互に接続さ
れる。
更にICペレット43上のアース電極部とアース導出片
38はアルミニウム細線44 aで互に接続される。
ICペレット43上にアース電極部が設けられていない
場合はアルミニウム細線44 aのボンデイングは不用
となる。
ガラス層34及びリード端子36の上に低融点ガラス粉
末がペースト状にして凹所32を同心とする額縁状に塗
布され400℃程度で仮焼結してガラス層46が形威さ
れ、そのガラス層46に紫外線透過ガラス板から戒るキ
ャップ47が載せられ、約450℃に加熱しガラス層3
4及び46が溶かされてキャップ47が融着され、同時
にキャップ47とセラミック基板31とはリード端子3
6を挾んで密封される。
リードフレーム35のリード端子を連結支持する外周縁
部が切離され各リード端子36はそれぞれ独立したリー
ド端子とされる。
このパッケージの外観は第7図に示すようになる。
アース導出片38の上部層41はアルミニウム又は硅素
5重量%以下残部アルミニウムのアルミニウムー珪素合
金が好ましい。
アルミニウムー珪素合金で珪素を5重量%を超えて含有
するものは硬過ぎてアルミニウム細線を充分接合するこ
とができない。
又同じく下部層42を構戊する金属は共晶組或よりも金
に富む金一ゲルマニウム合金が適当であり、好ましいゲ
ルマニウムの含有率は6〜12重量%である。
ゲルマニウムを12重量%を超えて含有する金一ゲルマ
ニウム合金では金メタライズ層33と接合した時に局部
的に共晶組或ができ、450℃程度でガラス層を溶融し
た際にアース導出片38が脱落するおそれがある。
又ゲルマニウムを6重量%を下回って含有する金−ゲル
マニウム合金は接合温度を460℃以上にしなければな
らず実用上好ましくない。
上述の構成においてICペレット43はメタライズ層3
3、アース導出片38、アルミニウム細線44e、リー
ド端子36を順次通じて外部へ電気的に導出される。
上述の実施例においてはICペレット43としてイメー
ジセンサを用いたためキャツフ゜47として紫外線透過
ガラスを用いたが、ペレットの裏面よりアースを取る必
要があって受光を要しないICペレットのパッケージに
はキャップ47をセラミックとしても差支えない。
又キャップの構造は単一の素材、単一の形状に限られる
ものではなく、例えば額縁状のセラミック板の開口部に
ガラスを取付けたものも適用できるし、下面中央部に凹
所を有するようなセラミックとしてもよく、このように
キャップ47に凹所を設ける場合は基板31は凹所32
を形或することなく平面としてもよい。
更にリードフレーム35の形状を予めリード端子36の
中間で゛折り曲げたものを用いたがパッケージ完或後に
折り曲げてもよい。
又全く外部リード端子36を折り曲げずに使用するいわ
ゆるフラットパッケージの場合にもこの考案を適用でき
る。
以上述べたようにこの考案のパッケージによればアース
導出片38を用いるためICペレット裏面からアースを
導出する場合でも基板31の構造が頗る簡単であり、安
価に構或できる。
更に金とアルミニウムとの接合が無いためパープルプレ
ーグの発生するおそれが全く無く、シかも低融点ガラス
による封着の採用により耐水性、気密性に優れた極めて
信頼性の高いものとすることができる。
アース導出片38の中心基材39は耐蝕性があり、かつ
ボンデイングを行うために或る程度の硬さがある導電材
であればよく、例えば銅を用いてもよい。
【図面の簡単な説明】
第1図は従来のICパッケージの内部を示す斜視図、第
2図は第1図に示したパッケージの分解斜視図、第3図
は第1図に示したICパッケージにおけるアースリード
とICペレットの接続状態を示す断面図、第4図はこの
考案によるICパッケージの一実施例を示す断面図、第
5図は第3図に示したパッケージの分解斜視図、第6図
はアース導出片の拡大断面図、第7図は第4図に示した
パッケージの外観斜視図である。 31:絶縁基板、32:凹所、33:メタライズ層、3
4,46:低融点ガラス層、36:リード端子、38:
アース導出片、39:中心基材、41:アルミニウム層
、42:金一ゲルマニウム合金層、43:ICペレット
、44:アルミニウム細線、47:キャップ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 絶縁基板上にICペレットが取付けられるべきメタライ
    ズ層が形或され、そのメタライズ層上にアース導出片が
    固着され、前記アース導出片はニッケル又はニッケルを
    含む鉄合金の中心基材の一面に対してアルミニウム又は
    珪素5重量%以下のアルミニウム合金の上部層が、前記
    中心基材の他面に対してゲルマニウム含有率が6乃至1
    2重量%の金−ゲルマニウム合金の下部層が形或された
    三層構造とされ、前記アース導出片は前記下部層を前記
    メタライズ層に対向させて固着され、上記絶縁基板上に
    複数のリード端子が取付けられ、この複数のリード端子
    は導電材の帯村上面中心部にアルミニウムを帯状に被着
    してアルミニウム層部が設けられ、打抜きで不用部分を
    抜落して前記複数のリード端子の一端の前記アルミニウ
    ム層部が前記メタライズ層を周縁から囲むように配設さ
    れた構戒を有することを特徴とするIC用パッケージ。
JP1978113193U 1978-08-17 1978-08-17 Icパツケ−ジ Expired JPS598361Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1978113193U JPS598361Y2 (ja) 1978-08-17 1978-08-17 Icパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1978113193U JPS598361Y2 (ja) 1978-08-17 1978-08-17 Icパツケ−ジ

Publications (2)

Publication Number Publication Date
JPS5529562U JPS5529562U (ja) 1980-02-26
JPS598361Y2 true JPS598361Y2 (ja) 1984-03-15

Family

ID=29062776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1978113193U Expired JPS598361Y2 (ja) 1978-08-17 1978-08-17 Icパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS598361Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58104675U (ja) * 1982-01-09 1983-07-16 キング商事株式会社 連続伝票発行器

Also Published As

Publication number Publication date
JPS5529562U (ja) 1980-02-26

Similar Documents

Publication Publication Date Title
US4769272A (en) Ceramic lid hermetic seal package structure
US4833102A (en) Process of making a ceramic lid for use in a hermetic seal package
JPS598361Y2 (ja) Icパツケ−ジ
JP3176250B2 (ja) 半導体素子収納用パッケージ
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP3318453B2 (ja) 電子部品収納用パッケージ
JPS5910584B2 (ja) Icパツケ−ジ用クラツド材
JP2750248B2 (ja) 半導体素子収納用パッケージ
JP4051162B2 (ja) 電子部品収納用容器の製造方法
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP2543236Y2 (ja) 半導体素子収納用パッケージ
JP3318452B2 (ja) 電子部品収納用パッケージ
JP3359536B2 (ja) 電子部品収納用容器
JP2750255B2 (ja) 電子部品収納用パッケージ
JP2543153Y2 (ja) 半導体素子収納用パッケージ
JP2750256B2 (ja) 半導体素子収納用パッケージ
JP2514910Y2 (ja) 半導体素子収納用パッケージ
JP2740606B2 (ja) 半導体素子収納用パッケージ
JP3020783B2 (ja) 半導体素子収納用パッケージ
JPH0637196A (ja) 半導体素子収納用パッケージ
JPH05166958A (ja) 半導体素子収納用パッケージ
JP3207118B2 (ja) 半導体素子収納用パッケージ
JP2577088Y2 (ja) 半導体素子収納用パッケージ
JP2543149Y2 (ja) 半導体素子収納用パッケージ
JPH0936145A (ja) 半導体装置