JPS5910584B2 - Ｉｃパツケ−ジ用クラツド材 - Google Patents

Ｉｃパツケ−ジ用クラツド材

Info

Publication number
JPS5910584B2
JPS5910584B2 JP53100538A JP10053878A JPS5910584B2 JP S5910584 B2 JPS5910584 B2 JP S5910584B2 JP 53100538 A JP53100538 A JP 53100538A JP 10053878 A JP10053878 A JP 10053878A JP S5910584 B2 JPS5910584 B2 JP S5910584B2
Authority
JP
Japan
Prior art keywords
aluminum
package
gold
layer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53100538A
Other languages
English (en)
Other versions
JPS5527615A (en
Inventor
明良 桑野
恭次 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP53100538A priority Critical patent/JPS5910584B2/ja
Publication of JPS5527615A publication Critical patent/JPS5527615A/ja
Publication of JPS5910584B2 publication Critical patent/JPS5910584B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 この発明は例えばセラミック基板上に取付けられたＩＣ
ペレットに対し、その基材への取付け面側からアースを
取る構造のＩＣパッケージにおいてそのアース取出しに
用いられるクラッド材に関する。
従来ＩＣペレットの裏面、即ちパッケージ基板への取付
け面よりアースを取る構造のＩＣパッケージには第１図
及び第２図に示すように構成されていた。
即ちセラミックス基板１１として第一の未焼成の方形セ
ラミック板１２上に、同様形状であるが、中央部に方形
孔１３が開けられた第二の未焼成セラミック板１４が配
され、更にその上に方形孔１３より大きい力形孔１５が
同軸心的に開５ けられた第三の未焼成セラミック板１
６が重ねられ、これらセラミック板１２、１４、１６が
互に圧着された後、還元性雰囲気で焼成されて一体に構
成される。第一セラミック板１２の中央には方形孔１３
の１０全面にわたりペレット取付郡部Ｔが、またこの取
付郡部Ｔに接続され、セラミック板１２の１周面まで延
長されてアース導出用リード１８がそれぞれモリブデン
及びマンガンの粉末を主成分とする導電体ペーストの印
刷により予め形成されてある。
１５また第二のセラミック板１４の第Ξのセラミック板
１６側には複数本のリード１９が孔１３の位置から外周
面に達するように、モリブデン及びマンガンペーストの
印刷により予め形成されてある。
そのリード１９の中の、アース導出用リード１８２０と
セラミック板を介して対向しているリード１９ｅの途中
にセラミック板１４を貫通する小孔２１が形成され、そ
の小孔２１内にモリブデン及びマンガンのペーストが流
し込まれ、リード１８及び１９ｅは互に接続される。前
記モリブデン及びマ２５ンガンのペーストは前記焼成に
よりセラミック板に焼付けられ、導電性のモリブデン−
マンガン合金メタライス層となる。基板１１の外周にの
ぞいたモリブデン−マンガンリード１９の端部にコバー
ル４２アロクなどの鉄合金製の外部リード２２３０の一
端部が第３図に示すように銀ロー２３によりロー付けさ
れ、外部リード２２の他端を互に連結している支持部２
４は切り離される。セラミック基板１１及び外部リード
２２はニッケルメッキ及び金メッキが施され、セラミッ
ク基板１１上に露３５出したモリブデンーマンガ゛ンメ
タライズのリード１９及び外部リード２２の表面は金属
となる。第３図に示すように積層セラミック基板１１の
方形孔１３内においてペレツト取付部１７上にＩＣペレ
ツト２５が金一珪素合金によつて固着される。そのペレ
ツト２５上のアルミニウム電極とセラミツク基板１１内
の方形孔１５内に露出している複数本のリード１９がそ
れぞれ複数本のアルミニウム細線２６で超音波接合によ
り接続される。セラミツク基板１１上にガラス又はセラ
ミツクのキヤツプ２７が有機化合物接着剤２８により取
り付けて蓋される。この従来のＩＣパツケージにおいて
はアース導通路は第３図に示したようにＩＣペレツト２
５の下面、つまり基板１１との接着面がペレツト取付部
１７、リード１８、貫通孔２１、アース導通リード１９
ｅを通つて外部リード２２の一つに至り外部へ導出され
る。
この従来のパツケージにおいてはキヤツプ２７と積層セ
ラミツク基板１１とを有機化合物接着剤２８を用いて封
止している為、耐水性、気密性に欠ける欠点があり、ま
た積層セラミツク基板１１の製造工程が複雑な為、パツ
ケージの費用が高価となる欠点もあつた。
一般にガラスとガラス、ガラスとセラミツク、セラミツ
クとガラスの各封止には低融点ガラスを用いることが公
知である。
この封止には４５０をＣ程度に加熱する必要があり、第
３図に示したパツケージにこの手法を適用すると、金メ
ツキされたリード１９の先端部にアルミニウム細線２６
と接合した部分で金とアルミニウムとの複雑な金属間化
合物が生成し、いわゆるパープルブレーグが発生する。
このパープルプレーグは極めて脆いため苛酷な環境下で
は早期接触不良や断線のような致命的な故障の原因とな
る。金とアルミニウムの金属間化合物の生成反応速度は
低温程小さいので、キヤツプ２７とセラミツク基板１１
との封止には通常１５０℃程度で接着できる熱硬化性の
樹脂を用いている。しかしこのＩＣパツケージが何時も
温和な環境で使用されるとは限らず苛酷な環境、特に高
温に曝されるような所で使われる場合には依然としてパ
ーブルプレーグが発生する可能性があつた。この発明の
目的はＩＣパツケージのアース取出し用に利用してアル
ミニウム細線の接続部におけるパープルプレーグ発生の
恐れを無くし、ＩＣパツケージの封止に耐水性、気密性
の良好な低融点ガラスを用いることを可能とし、かつ単
純な形状のセラミツク基板を使用してＩＣペレツトの裏
面からアースを取り出すことができ、信頼性が高く、パ
ツケージの費用を低減することを可能とするＩＣパツケ
ージ用クラツド材を提供することにある。
この発明のクラツド材はニツケル又はニツケルを含む鉄
合金を基材とし、その片面にアルミニウム層又は珪素５
重量％以下残部アルミニウムから成るアルミニウム一珪
素合金層を、他面にゲルマニウム６〜１２重量％残部金
から成る金一ゲルマニウム合金層をそれぞれ張り合わせ
て構成される。
例えば第４図に示すようにクラツド材の芯部材、つまり
基材３１はニツケル又はコバール（Ｎｉ：２３〜３２重
量％、ＣＯ：１６〜３２重量？、ＭＯ：０６６〜０．８
重量％、残部Ｆｅ）、４２アロイ（Ｎｉ：４２重量％、
残部Ｆｅ）等のニツケルを含む鉄合金が硬度の点で好ま
しい材料である。その基材３１の片面に張合される層３
２はこの層３２に対しアルミニウム細線を接続する点か
らアルミニウムとするが、アルミニウム細線を超音波ボ
ンデイングするために適度の硬さとする点からアルミニ
ウム一珪素合金として硬度を高くすることが望ましい、
しかし珪素含有率を増すと硬度が高くなり過ぎる。よつ
て珪素含有率の好ましい範囲はＯ〜５重量％であり、珪
素は全く含有しなくても良い。珪素含有率が５重量％を
超えると硬度が過大となり、超音波ボンデイングに不適
となる。基材３１の他面に張合される層３３は金−ゲル
マニウム合金とされ、その組成は共晶合金組成よりも金
に富む組成とすることが必要で、ゲルマニウム含有率６
〜１２重量％が好ましい範囲である。
ゲルマニウムを１２重量％含むものが共晶合金組成であ
り、その融点は３５６℃であるので、ゲルマニウムを１
２重量％以上含有する金−ゲルマニウム合金にあつては
金メタライズ層に溶融接合した際局部的に共晶合金が生
成する可能性がある。この状態で４５０℃程度のガラス
封着が行なわれた場合に共晶合金の所が溶けてクラツド
材が金メタライズ層から脱落する恐れがある。又ゲルマ
ニウムの含有率が１２重量％よりも少なくなるに従い、
このクラッド材を金メタライズ層へ接合する際の温度を
高くする必要がある。ゲルマニウムが６重量％未満にな
るとこの接合温度は４６０℃以上を要することとなり、
金メタライス層との濡れ性も低下してくるので好ましく
ない。このクラツド材はニツケル又はニツケルを含む鉄
合金を基材とし、これをアルミニウム又はアルミニウム
一珪素合金の薄板と金−ゲルマニウム合 ５金の薄板と
で両面から挟んで圧着することにより容易に製造するこ
とができる。
アルミニウム又はアルミニウム一珪素合金層３２及び金
−ゲルマニウム合金層３３の厚さはクラツド材全体の厚
さに対しそれぞれ１／４以下と １するのが好ましい。
このようにすればアルミニウム又はアルミニウム一珪素
合金層３２と金−ゲルマニウム合金層３３とを充分隔離
することができる。アルミニウム又はアルミニウム一珪
素合金層３２と金−ゲルマニウム合金層３３とは薄い方
が １経済的であり、特に制限はないが、クラツド材製
造時の厚さのバラツキを考慮すると、それぞれ１０ミク
ロン以上の厚味とするのが好ましい。このようにして構
成されたこの発明によるクラツド材は上面から見て四辺
形、円形等の形状に切二断された小片とされ、ＩＣパツ
ケージのアース導出用に適用される。その適用例を第５
図に示す。セラミツク基板３４として上面中心部に凹所
３５を持つ既焼成のものが用いられる。凹所３５の底面
にＡｎ粉末及びガラス粉末を含むペーストを塗布し８０
０〜９５０℃で焼成して１０〜２０μの金メタライズ層
３６が形成してある。このセラミツク基板３４の凹所３
５を除く上面全体に低融点ガラス粉末のペーストを塗布
し、約４００℃で仮焼結してガラス層３７が形成される
。第６図に示すようにコバール（Ｎｉ：２３〜３２重量
？、ＣＯ：１６〜３２重量？、ＭＯ：０．６〜０．８重
量％、残部Ｆｅ）、４２アロイ（Ｎｉ：４２重量？、残
部Ｆｅ）等の鉄合金を素材とするリードフレーム３８が
ガラス層３７上に載せられ、約４５０℃に加熱してガラ
スを溶融し、リードフレーム３８の内側に延長している
複数本のリード３９がガラス層３７に固着される。リー
ド３９の内側先端部の上面にアルミニウム４１が被着さ
れてある。このリード３９の内端部は凹所３５の近くに
位置される。先に述べたこの発明によるクラッド材が小
片とされ、このアース導出片４２が凹所３５内において
その金一ゲルマニウム合金層３３を下側としてメタライ
ズ層３６に加熱接合される。その接合温度は金−ゲルマ
ニウム合金のゲルマニウム含有率が小さい程高くする必
要があり、例えばゲルマニウム含有率が１２重量％のと
きの接合温度は３８０℃程度、６重量？のときは４６０
℃程度が適当である。凹所３５内にはＩＣペレツト４３
も接合される。
このＩＣペレツト４３はその裏面よりアースを取る必要
のある素子で、例えばペレツト上面に受光素子が多数配
列されたイメージセンサーなどであるＤＩＣペレツト４
３の接合は公知の金一珪素共晶接合で行なうことができ
る。接合されたＩＣペレツト４３上のアルミニウム電極
とリード３９上のアルミニウム４１の対応するものとが
それぞれアルミニウム細線４５の超音波ボンデイングで
互に接続される。同様にアース用リード３９ｅとクラツ
ド材のアース導出片４２上のアルミニウム又はアルミニ
ウム一珪素合金層３２とがアルミニウム細線４５ｅのボ
ンデイング１２より接続される。更にＩＣペレツト４３
上のアース用電極とアース導出片４２の層３２とがアル
ミニウム細線４５ａのボンデイングにより接続される。
セラミツク基板３４上のガラス層３７及びり一ド３９上
に低融点ガラス粉末のペーストがアルミニウム細線３９
に接触しないように額縁状に塗布され、約４００℃で仮
焼結してガラス層４６とされ、その後そのガラス層４６
にガラス又はセラミツクのキヤツプ４７が凹所３５を蓋
するように載せられ、約４５０℃に加熱してカラス層３
７及び４６を溶融し、キヤツプ４７とセラミツク基板３
４とが複数本のリード３９を挟んで封着される。
最後にリードフレーム３８の外周フレーム部分が離され
て各リード３９が独立したものとされる。このようにし
て第７図に示すような外形のＩＣパツケージが完成され
る。このＩＣパツケージにおけるアース導出は第５図か
ら明らかなように、ＩＣペレツト４３の裏面から金メタ
ライズ部３６を通り、クラツド材のアース導出片４２を
経てアルミニウム細線４５ｅを通つて外部リード３９ｅ
へ至る通路で得られる。
以上説明したようにこの発明によるクラツド材を用いれ
ばそれを小片としてＩＣパツケージ内に取付けることに
より、これを介してペレツトの表面からアースを外部に
導出することができる。その場合、金とアルミニウムと
の接合部を必要とせず、従つてパープルプレーグが発生
するおそれは全くなく、しかも低融点ガラスによる封着
を行なうことができ、耐水性、気密性が極めて良好なも
のを得ることができる。
【図面の簡単な説明】
第１図は従来のＩＣパツケージの内部を示すキヤツプを
外した斜視図、第２図は第１図に示したパツケージの分
解斜視図、第３図は従来のＩＣパツケージにおけるアー
スリード及びＩＣペレツトの接続状態を示す断面図、第
４図はこの発明によるＩＣパツケージ用クラツド材の一
例を示す斜視図、第５図はこの発明によるクラツド材を
アース導出片に用いたＩＣパツケージの一例を示す断面
図、第６図はそのパツケージ部分の分解斜視図、第７図
は第５図に示したパツケージの外観斜視図である。 ３１：基材、３２：アルミニウム又はアルミニウム一珪
素合金層、３３：金−ゲルマニウム合金片、３４：セラ
ミツク基板、３５：凹所、３７，４６：低融点ガラス層
、３９：リード、４２：アース導出片、４３：ＩＣペレ
ツト、４５：アルミニウム細線、４７：キヤツプ。

Claims (1)

    【特許請求の範囲】
  1. １ ニッケル又はニッケルを含む鉄合金を基材とし、そ
    の基材の片面にアルミニウム又は珪素５重量％以下残部
    アルミニウムから成るアルミニウム−珪素合金層が、上
    記基材の他面にゲルマニウム６〜１２重量％残部金から
    成る金−ゲルマニウム合金層がそれぞれ直接的に張り合
    わされて成るＩＣパッケージ用クラッド材。
JP53100538A 1978-08-17 1978-08-17 Ｉｃパツケ−ジ用クラツド材 Expired JPS5910584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53100538A JPS5910584B2 (ja) 1978-08-17 1978-08-17 Ｉｃパツケ−ジ用クラツド材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53100538A JPS5910584B2 (ja) 1978-08-17 1978-08-17 Ｉｃパツケ−ジ用クラツド材

Publications (2)

Publication Number Publication Date
JPS5527615A JPS5527615A (en) 1980-02-27
JPS5910584B2 true JPS5910584B2 (ja) 1984-03-09

Family

ID=14276719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53100538A Expired JPS5910584B2 (ja) 1978-08-17 1978-08-17 Ｉｃパツケ−ジ用クラツド材

Country Status (1)

Country Link
JP (1) JPS5910584B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169942A (ja) * 1982-03-29 1983-10-06 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
JPS5527615A (en) 1980-02-27

Similar Documents

Publication Publication Date Title
JP3009788B2 (ja) 集積回路用パッケージ
JPS5910584B2 (ja) Ｉｃパツケ−ジ用クラツド材
JPS598361Y2 (ja) Ｉｃパツケ−ジ
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP3176250B2 (ja) 半導体素子収納用パッケージ
JP3318453B2 (ja) 電子部品収納用パッケージ
JP3318452B2 (ja) 電子部品収納用パッケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JP2750256B2 (ja) 半導体素子収納用パッケージ
JP2543236Y2 (ja) 半導体素子収納用パッケージ
JP2552554Y2 (ja) 半導体素子収納用パッケージ
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JP2514910Y2 (ja) 半導体素子収納用パッケージ
JPH0637196A (ja) 半導体素子収納用パッケージ
JPH043666B2 (ja)
JP3020783B2 (ja) 半導体素子収納用パッケージ
JP2740606B2 (ja) 半導体素子収納用パッケージ
JP2555178Y2 (ja) 半導体素子収納用パッケージ
JPH08204047A (ja) 電子部品収納用パッケージ
JPS5880846A (ja) 固体撮像装置
JPH0221656B2 (ja)
JPH0936145A (ja) 半導体装置
JPH08115990A (ja) 半導体素子収納用パッケージ
JPH05166958A (ja) 半導体素子収納用パッケージ
JPH05144964A (ja) 半導体素子収納用パツケージ