JPS6224648A - 半導体素子搭載用基板 - Google Patents
半導体素子搭載用基板Info
- Publication number
- JPS6224648A JPS6224648A JP10728986A JP10728986A JPS6224648A JP S6224648 A JPS6224648 A JP S6224648A JP 10728986 A JP10728986 A JP 10728986A JP 10728986 A JP10728986 A JP 10728986A JP S6224648 A JPS6224648 A JP S6224648A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- coating layer
- cvd method
- covering layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体素子に発生する熱を効率よく放散しう
る半導体素子搭載用基板に関するものであり、半導体パ
ッケージやマルチチップボードなどの回路基板の構成部
材として広く適用できる。
る半導体素子搭載用基板に関するものであり、半導体パ
ッケージやマルチチップボードなどの回路基板の構成部
材として広く適用できる。
近年、半導体素子の高速化、高密度化、大型化により、
半導体素子からの発熱量の増大が問題となっており、半
導体素子搭載用基板に対して高放熱特性の要求が高まっ
てきている。このため、そのような基板として、高い電
気絶縁性と高い放熱性とを併せ持つものが必要とされて
いる。
半導体素子からの発熱量の増大が問題となっており、半
導体素子搭載用基板に対して高放熱特性の要求が高まっ
てきている。このため、そのような基板として、高い電
気絶縁性と高い放熱性とを併せ持つものが必要とされて
いる。
このような基板として、スクリーン印刷、ろう付け、溶
射、陽極酸化等によって電気絶縁性の無機質被覆層を熱
伝導性のよい金属基板の表面に形成したものが考えられ
ている。しかし、いずれの方法によって形成された無機
質被覆層にあっても、その被覆層は多孔質であり目的と
する熱伝導性が充分でない。また多孔質であるため、大
気中の水分、水中の導電性イオン等がその被ＴｔＤを拡
赦し、電気絶縁性の経時的劣化が生じる。このため、そ
の被覆層にはある程度の厚さが必要とされる。この点か
ら、被覆層を薄くすることによって熱伝導性の改善を図
るということには、自ら制限がある。
射、陽極酸化等によって電気絶縁性の無機質被覆層を熱
伝導性のよい金属基板の表面に形成したものが考えられ
ている。しかし、いずれの方法によって形成された無機
質被覆層にあっても、その被覆層は多孔質であり目的と
する熱伝導性が充分でない。また多孔質であるため、大
気中の水分、水中の導電性イオン等がその被ＴｔＤを拡
赦し、電気絶縁性の経時的劣化が生じる。このため、そ
の被覆層にはある程度の厚さが必要とされる。この点か
ら、被覆層を薄くすることによって熱伝導性の改善を図
るということには、自ら制限がある。
本発明は、このような問題を緻密なりＨの被覆層を形成
することによって解決し、電気絶縁性及び熱伝導性が共
に優れた半導体素子搭載用基板を提供することを目的と
する。
することによって解決し、電気絶縁性及び熱伝導性が共
に優れた半導体素子搭載用基板を提供することを目的と
する。
この目的を達成するため、ＢＮの被覆層はＰＶＤ法又は
ＣＶＤ法によって形成される。すなわち本発明は、熱伝
導性のよい金属基板の表面にＢＮからなる薄い被覆層を
ＰＶＤ法またはＣＶＤ法によって形成してしてなる半導
体素子搭載用基板を特徴とする。
ＣＶＤ法によって形成される。すなわち本発明は、熱伝
導性のよい金属基板の表面にＢＮからなる薄い被覆層を
ＰＶＤ法またはＣＶＤ法によって形成してしてなる半導
体素子搭載用基板を特徴とする。
ＰＶＤ法及びＣＶＤ法は化合物を含む被覆物質をイオン
や分子という物質の最小単位で基板に衝突させて被覆層
を設ける方法である為、粒子径の小さい粒子が析出する
。この為、緻密な被覆層が得られる。したがって、電気
絶縁性を劣化させることなく、被覆層を薄くし熱伝導性
を改善することが可能となる。
や分子という物質の最小単位で基板に衝突させて被覆層
を設ける方法である為、粒子径の小さい粒子が析出する
。この為、緻密な被覆層が得られる。したがって、電気
絶縁性を劣化させることなく、被覆層を薄くし熱伝導性
を改善することが可能となる。
さらに、ＰＶＤ法やＣＶＤ法では被覆物質をイオンや分
子という形で基板に衝突させるに際し、核生成速度に対
する核成長速度を変えることにより、緻密さをより一層
向上させることが可能であるので、例えば、大気中の水
分、水中の導電性イオン、あるいは後工程で被覆層上に
形成されるメタライジング層中の金属微粒子や金属イオ
ン、特に、銀のようにエレクトロマイグレーションの生
じやすい金属イオンや、ナトリウム、塩素等のイオン半
径の小さいイオンまでが問題となる様な場合でもこれら
が被覆層中を拡散しない被覆層をも設けることが可能で
ある。
子という形で基板に衝突させるに際し、核生成速度に対
する核成長速度を変えることにより、緻密さをより一層
向上させることが可能であるので、例えば、大気中の水
分、水中の導電性イオン、あるいは後工程で被覆層上に
形成されるメタライジング層中の金属微粒子や金属イオ
ン、特に、銀のようにエレクトロマイグレーションの生
じやすい金属イオンや、ナトリウム、塩素等のイオン半
径の小さいイオンまでが問題となる様な場合でもこれら
が被覆層中を拡散しない被覆層をも設けることが可能で
ある。
またＰＶＤ法やＣＶＤ法によって得られた被覆層は、表
面粗さが小さく、基板との密着性も優れている。このた
め、その基板に半導体素子を搭載した場合、素子と基板
との間に空隙が生じず素子からの放熱性を高くすること
ができ、その電気絶縁性は繰り返しの加熱に対しても充
分安定している。
面粗さが小さく、基板との密着性も優れている。このた
め、その基板に半導体素子を搭載した場合、素子と基板
との間に空隙が生じず素子からの放熱性を高くすること
ができ、その電気絶縁性は繰り返しの加熱に対しても充
分安定している。
更に、ＧａＡｓ半導体素子を用いた高周波デバイスに本
発明の基板は特に効果的に適用できる。すなわち、高周
波用デバイスにおいては半導体素子搭載用基板の誘電特
性が問題になるが、ＰＶＤ法又はＣＶＤ法によって誘電
率の低いＢＮを基板の広い面積にわたって均一に且つ薄
く被覆することが容易に行える。
発明の基板は特に効果的に適用できる。すなわち、高周
波用デバイスにおいては半導体素子搭載用基板の誘電特
性が問題になるが、ＰＶＤ法又はＣＶＤ法によって誘電
率の低いＢＮを基板の広い面積にわたって均一に且つ薄
く被覆することが容易に行える。
本発明において、金属基板として熱伝導率が０、２Ｃａ
ｌ ／ ａｍ −５ｅｃ ・を以上の金属板を用いる
ことが好ましい。これにより、前記のＰＶＤ法やＣＶＤ
法の特徴と相まって従来広く用いられているＡ１２０ｉ
や２Ｍｇ０−５ｉ０２等の焼結セラミックからなる半導
体素子搭載用基板では対応できなかった高速・高出力の
半導体装置にも対応することが可能となった。
ｌ ／ ａｍ −５ｅｃ ・を以上の金属板を用いる
ことが好ましい。これにより、前記のＰＶＤ法やＣＶＤ
法の特徴と相まって従来広く用いられているＡ１２０ｉ
や２Ｍｇ０−５ｉ０２等の焼結セラミックからなる半導
体素子搭載用基板では対応できなかった高速・高出力の
半導体装置にも対応することが可能となった。
尚、金属板に代えて、用途に応じて熱伝導性と機械的性
質を任意に変えることができる複合金属板を用いること
により、本発明の用途をさらに広げることが出来る。具
体的な金属板・複合金属板としては、Ｎ１、（”ｕ、Ａ
Ｉの他、各種高熱伝導型Ｃｕ合金、洞クラッドステンレ
ス鋼クラッド銅、銅タラッドコバールクラッド銅または
Ｍｏ若しくはＷを主体とする焼結体等が挙げられる。
質を任意に変えることができる複合金属板を用いること
により、本発明の用途をさらに広げることが出来る。具
体的な金属板・複合金属板としては、Ｎ１、（”ｕ、Ａ
Ｉの他、各種高熱伝導型Ｃｕ合金、洞クラッドステンレ
ス鋼クラッド銅、銅タラッドコバールクラッド銅または
Ｍｏ若しくはＷを主体とする焼結体等が挙げられる。
また被覆層に用いるＢＮは、電気絶縁性及び熱伝導性を
考慮して１〜１０μｍの厚さに施す。
考慮して１〜１０μｍの厚さに施す。
このようにして得られた半導体素子搭載用基板を用いて
組み立てた半導体装置を第１図に示す。
組み立てた半導体装置を第１図に示す。
１は金属板であり、その表面に被覆されたＢＮの被覆層
２とで半導体素子搭載用基板３を形成する。４はメタル
ライジング層、５はＡｕメッキ層で、これを介して半導
体素子６が搭載される。
２とで半導体素子搭載用基板３を形成する。４はメタル
ライジング層、５はＡｕメッキ層で、これを介して半導
体素子６が搭載される。
以下実施例について説明する。
Ｓｉ半導体素子を搭載するだめのＢＨの薄膜を被覆した
半導体素子搭載用基板をプラズマ−ＣＶＤ法で作製した
。金属基板には、厚さ１ｍｍのＣｕＷ合金を用いた。
半導体素子搭載用基板をプラズマ−ＣＶＤ法で作製した
。金属基板には、厚さ１ｍｍのＣｕＷ合金を用いた。
プラズマ−ＣＶＤ法は、反応炉内にアルゴン−メチル−
塩化フッ素の混合ガス′を、全ガス圧１．０Ｔｏｒｒに
制御しながら流し、反応炉内に設けた高周波電極に高周
波（１３，５６Ｍ ｔｌｚ） ：１００ Ｗを印加し、
上記混合ガスをプラズマ化し、気相反応により、成膜速
度５００〜１０００オングストローム／’ｍｉｎでＢＮ
を被覆した。
塩化フッ素の混合ガス′を、全ガス圧１．０Ｔｏｒｒに
制御しながら流し、反応炉内に設けた高周波電極に高周
波（１３，５６Ｍ ｔｌｚ） ：１００ Ｗを印加し、
上記混合ガスをプラズマ化し、気相反応により、成膜速
度５００〜１０００オングストローム／’ｍｉｎでＢＮ
を被覆した。
得られた膜厚５μｍのＢＨ膜をＸ線回折、走査型電子顕
微鏡で観察したところ、粒径１μｍ以下の微細多結晶構
造を持つＢＮであることがわかった。
微鏡で観察したところ、粒径１μｍ以下の微細多結晶構
造を持つＢＮであることがわかった。
また、得られたＢＨ膜を被覆したＣｕＷ合金板上にへｇ
ペーストを塗布し、９００℃で焼成したのち、ＡｇとＣ
ｕＷ間の絶縁耐圧を測定したところ、５００■以上あり
、ＢＨ膜は電気絶縁性が良好であることがわかった。
ペーストを塗布し、９００℃で焼成したのち、ＡｇとＣ
ｕＷ間の絶縁耐圧を測定したところ、５００■以上あり
、ＢＨ膜は電気絶縁性が良好であることがわかった。
以上の如くして得られた半導体素子搭載用基板は、熱伝
導性良好で、耐熱性も良好であり、また電気絶縁性に関
しても、被覆層の析出粒子を制御することにより、Ａｇ
の如く、エレクトロマイグレーションの生じやすいペー
ストを絶縁被覆層上の電極とした場合でも、高い絶縁性
を得ることができた。
導性良好で、耐熱性も良好であり、また電気絶縁性に関
しても、被覆層の析出粒子を制御することにより、Ａｇ
の如く、エレクトロマイグレーションの生じやすいペー
ストを絶縁被覆層上の電極とした場合でも、高い絶縁性
を得ることができた。
以上に説明した如く、本発明によれば、緻密度の高い被
覆層が得られるので、その厚さを薄くすることにより電
気絶縁性を劣下させることなく熱伝導性の改良が行われ
る。このようにして得られた半導体素子搭載用基板は、
集積回路の高速化、高密度化、大型化に充分対応できる
ものである。
覆層が得られるので、その厚さを薄くすることにより電
気絶縁性を劣下させることなく熱伝導性の改良が行われ
る。このようにして得られた半導体素子搭載用基板は、
集積回路の高速化、高密度化、大型化に充分対応できる
ものである。
第１図は本発明の半導体素子搭載用基板を用いた半導体
装置の側面断面図である。 （主な参照番号） １・・金属板、 ２・・ＢＮ被覆層、３・・半導体素
子搭載用基板、 ４・・メタルライジング層、
装置の側面断面図である。 （主な参照番号） １・・金属板、 ２・・ＢＮ被覆層、３・・半導体素
子搭載用基板、 ４・・メタルライジング層、
Claims (1)
- 熱伝導性のよい金属基板の表面に、ＢＮの薄い被覆層を
ＰＶＤ法又はＣＶＤ法によって形成したことを特徴とす
る半導体素子搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10728986A JPS6224648A (ja) | 1986-05-10 | 1986-05-10 | 半導体素子搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10728986A JPS6224648A (ja) | 1986-05-10 | 1986-05-10 | 半導体素子搭載用基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20315981A Division JPS6027188B2 (ja) | 1981-12-15 | 1981-12-15 | 半導体素子塔載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6224648A true JPS6224648A (ja) | 1987-02-02 |
Family
ID=14455319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10728986A Pending JPS6224648A (ja) | 1986-05-10 | 1986-05-10 | 半導体素子搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6224648A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217220A (ja) * | 1987-03-06 | 1988-09-09 | Nikon Corp | 磁気エンコ−ダ用磁気ヘツド |
| JPS63222216A (ja) * | 1987-03-11 | 1988-09-16 | Nikon Corp | 磁気エンコ−ダ用磁気ヘツド |
| USRE35845E (en) * | 1989-12-29 | 1998-07-14 | Sgs-Thomson Microelectronics, Inc. | RF transistor package and mounting pad |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815241A (ja) * | 1981-07-20 | 1983-01-28 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
-
1986
- 1986-05-10 JP JP10728986A patent/JPS6224648A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815241A (ja) * | 1981-07-20 | 1983-01-28 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217220A (ja) * | 1987-03-06 | 1988-09-09 | Nikon Corp | 磁気エンコ−ダ用磁気ヘツド |
| JPS63222216A (ja) * | 1987-03-11 | 1988-09-16 | Nikon Corp | 磁気エンコ−ダ用磁気ヘツド |
| USRE35845E (en) * | 1989-12-29 | 1998-07-14 | Sgs-Thomson Microelectronics, Inc. | RF transistor package and mounting pad |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5965193A (en) | Process for preparing a ceramic electronic circuit board and process for preparing aluminum or aluminum alloy bonded ceramic material | |
| TW201541529A (zh) | 熱管理電路材料、其製造方法、及其形成的製品 | |
| DE69122958T2 (de) | Direktes verbinden von kupfer auf aluminiumnitridsubstrate | |
| JPS5815241A (ja) | 半導体装置用基板 | |
| US7470982B2 (en) | Substrate for semiconductor device and semiconductor device | |
| JPS6224647A (ja) | 半導体素子搭載用基板 | |
| JP2007005709A (ja) | Ｌｅｄ照明装置用の低熱抵抗配線基板およびｌｅｄ照明装置 | |
| JPS6224648A (ja) | 半導体素子搭載用基板 | |
| JPS6027188B2 (ja) | 半導体素子塔載用基板 | |
| JPH03211860A (ja) | 半導体パッケージ | |
| EP0113088A2 (en) | Substrate for mounting semiconductor element | |
| JPS61292345A (ja) | 半導体素子搭載用基板 | |
| US11765824B2 (en) | Laminated ceramic sintered body board for electronic device, electronic device, chip resistor, and method for manufacturing chip resistor | |
| US5250327A (en) | Composite substrate and process for producing the same | |
| JPH07283499A (ja) | 電子部品用複合基板 | |
| JP2689986B2 (ja) | 電子装置 | |
| JP2009043981A (ja) | 電子部品用セラミックス基板及びその製造方法 | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| JP2007095716A (ja) | 複合体およびそれを備えた半導体製造装置用サセプタ並びにパワーモジュール | |
| JP2003089883A (ja) | 機能性素子及びその製造方法 | |
| JPH043120B2 (ja) | ||
| JPS61102744A (ja) | 半導体装置用基板およびその製造法 | |
| JPH10321776A (ja) | 半導体素子用放熱部材 | |
| JP2960644B2 (ja) | 表面処理された窒化アルミニウム基材 | |
| JPH05326743A (ja) | 半導体素子搭載用絶縁放熱基板 |