JP2689986B2 - 電子装置 - Google Patents
電子装置Info
- Publication number
- JP2689986B2 JP2689986B2 JP63172594A JP17259488A JP2689986B2 JP 2689986 B2 JP2689986 B2 JP 2689986B2 JP 63172594 A JP63172594 A JP 63172594A JP 17259488 A JP17259488 A JP 17259488A JP 2689986 B2 JP2689986 B2 JP 2689986B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- substrate
- wiring
- electronic device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Description
【発明の詳細な説明】 〔概 要〕 半導体装置搭載用多層回路基板、より詳しくは、ダイ
ヤモンドの絶縁性と放熱特性とを利用した電子装置に関
し、 従来よりも熱伝導率の高い多層回路基板を提供し、か
つ極めて高い素子実装密度の高性能電子機器に適する電
子装置を提供することを目的とし、 気相合成法によって作製され、ダイヤモンド層のみで
基板として機能する下地基板と、該下地基板の表面上に
形成された多層配線と、これら多層配線の間にあって気
相合成法によって形成されたダイヤモンドの層間絶縁層
とから成るダイヤモンド多層回路基板を有することを特
徴とする電子装置に構成する。
ヤモンドの絶縁性と放熱特性とを利用した電子装置に関
し、 従来よりも熱伝導率の高い多層回路基板を提供し、か
つ極めて高い素子実装密度の高性能電子機器に適する電
子装置を提供することを目的とし、 気相合成法によって作製され、ダイヤモンド層のみで
基板として機能する下地基板と、該下地基板の表面上に
形成された多層配線と、これら多層配線の間にあって気
相合成法によって形成されたダイヤモンドの層間絶縁層
とから成るダイヤモンド多層回路基板を有することを特
徴とする電子装置に構成する。
本発明は、半導体装置搭載用多層回路基板、より詳し
くは、ダイヤモンドの絶縁性と放熱特性とを利用した電
子装置に関する。
くは、ダイヤモンドの絶縁性と放熱特性とを利用した電
子装置に関する。
科学技術計算用の超高速コンピュータ（いわゆるスー
パーコンピュータ）等の高性能電子機器では、その性能
を上げるために、半導体素子（装置）を高密度に実装し
なければならず、素子の発熱が多くなり、この発熱をい
かに逃がす（放熱する）かが重要な問題である。
パーコンピュータ）等の高性能電子機器では、その性能
を上げるために、半導体素子（装置）を高密度に実装し
なければならず、素子の発熱が多くなり、この発熱をい
かに逃がす（放熱する）かが重要な問題である。
従来、半導体素子を直接載せる基板（多層回路基板）
にはアルミナ（熱伝導率20W/mK）製が多く、それよりも
熱伝導率の高い窒化アルミナや炭化珪素（熱伝導率200W
/mK）製を、近年、用いるようにもなってきた。
にはアルミナ（熱伝導率20W/mK）製が多く、それよりも
熱伝導率の高い窒化アルミナや炭化珪素（熱伝導率200W
/mK）製を、近年、用いるようにもなってきた。
現状では、さらに熱伝導率の高い材料で作られた回路
基板が求められている。
基板が求められている。
また、高性能電子機器における実装では、放熱の他に
半導体素子間の高密度配線も考慮する必要がある。従来
は放熱サイドと配線サイドを素子に対して分離する方法
（例えば、素子の表側を配線サイドとし裏側から冷却す
る）を採用することが多く、この場合には、実装形態が
たいへん複雑となる欠点があった。
半導体素子間の高密度配線も考慮する必要がある。従来
は放熱サイドと配線サイドを素子に対して分離する方法
（例えば、素子の表側を配線サイドとし裏側から冷却す
る）を採用することが多く、この場合には、実装形態が
たいへん複雑となる欠点があった。
本発明の目的は、従来よりも熱伝導率の高い多層回路
基板を提供し、かつ極めて高い素子実装密度の高性能電
子機器に適する電子装置を提供することである。
基板を提供し、かつ極めて高い素子実装密度の高性能電
子機器に適する電子装置を提供することである。
上記の目的が、気相合成法によって作製され、ダイヤ
モンド層のみで基板として機能する下地基板と、該下地
基板の表面上に形成された多層配線と、これら多層配線
の間にあって気相合成法によって形成されたダイヤモン
ドから成る層間絶縁膜とから成るダイヤモンド多層回路
基板を有することを特徴とする電子装置によって達成さ
れる。
モンド層のみで基板として機能する下地基板と、該下地
基板の表面上に形成された多層配線と、これら多層配線
の間にあって気相合成法によって形成されたダイヤモン
ドから成る層間絶縁膜とから成るダイヤモンド多層回路
基板を有することを特徴とする電子装置によって達成さ
れる。
ダイヤモンドは、その熱伝導率が2,000W/mKと窒化ア
ルミや炭化珪素の10倍、さらに銅の４倍にも相当するほ
ど大きいので、放熱性の優れた電子装置が得られる。ま
た、ダイモンドは絶縁性にも優れ、かつ低誘導率（５〜
６）であるので、これらの点からも電子装置として望ま
しい。
ルミや炭化珪素の10倍、さらに銅の４倍にも相当するほ
ど大きいので、放熱性の優れた電子装置が得られる。ま
た、ダイモンドは絶縁性にも優れ、かつ低誘導率（５〜
６）であるので、これらの点からも電子装置として望ま
しい。
以下、添付図面を参照して本発明の実施態様例によっ
て本発明をより詳しく説明する。
て本発明をより詳しく説明する。
第１図は本発明に係る電子装置の部分断面図であり、
該電子装置はダイヤモンド下地基板１と、配線層2,3,4
および５と、ダイヤモンド層間絶縁層6,7および８とか
らなる。
該電子装置はダイヤモンド下地基板１と、配線層2,3,4
および５と、ダイヤモンド層間絶縁層6,7および８とか
らなる。
下地基板１および層間絶縁層6,7,8はダイヤモンドの
気相合成法で作られる膜であり、特に本出願人が特願昭
62−83318号および62−220437号の特許出願にて提案し
たダイヤモンドの気相合成方法（以下、直流プラズマジ
ェットCVD法と呼ぶ）を用いて製膜するのが好ましい。
この直流プラズマジェットCVD法においては、反応ガス
（炭化水素ガスおよび水素ガス）を直流アーク放電によ
りプラズマジェットとして噴出させ、これを冷却した適
切な基板にぶつけて、ダイヤモンドを基板上に高速に合
成させることができる。
気相合成法で作られる膜であり、特に本出願人が特願昭
62−83318号および62−220437号の特許出願にて提案し
たダイヤモンドの気相合成方法（以下、直流プラズマジ
ェットCVD法と呼ぶ）を用いて製膜するのが好ましい。
この直流プラズマジェットCVD法においては、反応ガス
（炭化水素ガスおよび水素ガス）を直流アーク放電によ
りプラズマジェットとして噴出させ、これを冷却した適
切な基板にぶつけて、ダイヤモンドを基板上に高速に合
成させることができる。
多層配線2,3,4はダイヤモンド層間絶縁層6,7,8によっ
て被覆されることになるので、モリブデン（Mo）、タン
グステン（Ｗ）、これら金属のシリサイドなど高融点導
体材料で作られる。そして、最上層の配線５は素子との
接続が容易にかつ確実にできるように金（Au）、アルミ
ニウム（Al）などの金属で作られるのが好ましく、例え
ば、第１図に示すように、チタン（Ti）層5A、白金（P
t）層5BおよびAu層5Cの三層構造の密着力の高い配線５
とすることができる。
て被覆されることになるので、モリブデン（Mo）、タン
グステン（Ｗ）、これら金属のシリサイドなど高融点導
体材料で作られる。そして、最上層の配線５は素子との
接続が容易にかつ確実にできるように金（Au）、アルミ
ニウム（Al）などの金属で作られるのが好ましく、例え
ば、第１図に示すように、チタン（Ti）層5A、白金（P
t）層5BおよびAu層5Cの三層構造の密着力の高い配線５
とすることができる。
本発明に係る電子装置が次のようにして直流プラズマ
ジェットCVD装置（第２図）を用いて次のように製造さ
れる。
ジェットCVD装置（第２図）を用いて次のように製造さ
れる。
この直流プラズマジェットCVD装置は、真空ポンプ
（図示せず）の排気系につながった排気管11を有するチ
ャンバ12の内部に、プラズマトーチ13、基板ホルダ14お
よび基板マニュプレータ15を備えている。プラズマトー
チ13はアークを発生させる直流電源16に接続され、原料
ガスの導入管17および冷却水用管18が取付けられ、さら
に、チャンバ12の天井からトーチマニュプレータ19によ
って可動に設置されている。プラズマトーチ13の下方に
ある基板ホルダ14は冷却水用管21が取付けられかつその
下の基板マニュプレータ15によって前後・左右・上下方
向に移動可能となっている。
（図示せず）の排気系につながった排気管11を有するチ
ャンバ12の内部に、プラズマトーチ13、基板ホルダ14お
よび基板マニュプレータ15を備えている。プラズマトー
チ13はアークを発生させる直流電源16に接続され、原料
ガスの導入管17および冷却水用管18が取付けられ、さら
に、チャンバ12の天井からトーチマニュプレータ19によ
って可動に設置されている。プラズマトーチ13の下方に
ある基板ホルダ14は冷却水用管21が取付けられかつその
下の基板マニュプレータ15によって前後・左右・上下方
向に移動可能となっている。
まず、上述した直流プラズマジェットCVD装置（第２
図）の基板ホルダ14の上にシリコン基板（50×50×1m
m）22を搭載した。チャンバ12内部を排気してから原料
ガスとして水素ガス（50/min）およびメタンガス（0.
8/min）を導入管17を通してプラズマトーチ13へ流
し、チャンバ12内圧力を減圧状態（50Torr）に維持し
た。直流電源16よりプラズマトーチ13の陽極および陰極
（図示せず）間に直流電流（5kW）を流してアークを発
生させ、プラズマジェット24を発生した。シリコン基板
22とプラズマトーチ13との距離を一定（40mm）に保っ
て、基板マニュプレータ15によって前後・左右に移動さ
せながらダイヤモンド膜をシリコン基板22上に合成（形
成した）。合成時間20時間で厚さ1.2mmのダイヤモンド
膜を作製した。そして、CVD装置から取出し、YAGレーザ
によってダイヤモンド膜を所定寸法（40×40mm）にカッ
トし、シリコン基板22よりはがし、ダイヤモンド表面を
研摩してダイヤモンド下地基板１（40×40×1.0mm）を
得た。
図）の基板ホルダ14の上にシリコン基板（50×50×1m
m）22を搭載した。チャンバ12内部を排気してから原料
ガスとして水素ガス（50/min）およびメタンガス（0.
8/min）を導入管17を通してプラズマトーチ13へ流
し、チャンバ12内圧力を減圧状態（50Torr）に維持し
た。直流電源16よりプラズマトーチ13の陽極および陰極
（図示せず）間に直流電流（5kW）を流してアークを発
生させ、プラズマジェット24を発生した。シリコン基板
22とプラズマトーチ13との距離を一定（40mm）に保っ
て、基板マニュプレータ15によって前後・左右に移動さ
せながらダイヤモンド膜をシリコン基板22上に合成（形
成した）。合成時間20時間で厚さ1.2mmのダイヤモンド
膜を作製した。そして、CVD装置から取出し、YAGレーザ
によってダイヤモンド膜を所定寸法（40×40mm）にカッ
トし、シリコン基板22よりはがし、ダイヤモンド表面を
研摩してダイヤモンド下地基板１（40×40×1.0mm）を
得た。
次に、第3A図に示すように、ダイヤモンド下地基板１
上に真空蒸着（又はスパッタリング）によってＷ層（厚
さ５μｍ）を全面形成し、フォトリソグラフィーによっ
て所定配線パターン（線幅20μｍ、線間隙125μｍ）の
第１配線２を形成した。
上に真空蒸着（又はスパッタリング）によってＷ層（厚
さ５μｍ）を全面形成し、フォトリソグラフィーによっ
て所定配線パターン（線幅20μｍ、線間隙125μｍ）の
第１配線２を形成した。
そして、再び直流プラズマジェットCVD装置内にセッ
トして、第3B図に示すように、第１配線２を覆うように
下地基板１を含め全面に上述した直流プラズマジェット
CVD法によってダイヤモンド膜（厚さ50μｍ）の第１層
間絶縁層６を形成した。このときのダイヤモンドの製膜
条件は、メタンガスを0.5/min、そして、基板・トー
チ間距離を50mmとした他は同じにして、下地基板のダイ
ヤモンド結晶粒よりも細かいダイヤモンド膜が得られ
た。そして、配線相互間のコンタクトをとるためのバイ
アホールの位置にYAGレーザを酸素含有雰囲気下で照射
してその部分を焼失させて、バイアホール９を形成し
た。このときに、バイアホールの表面はグラファイト化
されて導電性を有するので、都合良い。
トして、第3B図に示すように、第１配線２を覆うように
下地基板１を含め全面に上述した直流プラズマジェット
CVD法によってダイヤモンド膜（厚さ50μｍ）の第１層
間絶縁層６を形成した。このときのダイヤモンドの製膜
条件は、メタンガスを0.5/min、そして、基板・トー
チ間距離を50mmとした他は同じにして、下地基板のダイ
ヤモンド結晶粒よりも細かいダイヤモンド膜が得られ
た。そして、配線相互間のコンタクトをとるためのバイ
アホールの位置にYAGレーザを酸素含有雰囲気下で照射
してその部分を焼失させて、バイアホール９を形成し
た。このときに、バイアホールの表面はグラファイト化
されて導電性を有するので、都合良い。
第3c図に示すように、上述したＷ配線形成、ダイヤモ
ンド層間絶縁層形成およびバイアホール形成を繰り返し
て、第２配線３、第２層間絶縁層７、第３配線４、第３
層絶縁層８およびバイアホール10を形成した。
ンド層間絶縁層形成およびバイアホール形成を繰り返し
て、第２配線３、第２層間絶縁層７、第３配線４、第３
層絶縁層８およびバイアホール10を形成した。
次に、最上層の配線５として、第１図に示すように、
Ti層（0.5μｍ厚）5A,Pt層（１μｍ厚）5BおよびAu層
（５μｍ厚）5Cの三層構造配線を公知の方法で形成し
た。配線５として別な層構造でも形成できる。このよう
にして本発明に係るダイヤモンド多層回路基板が得られ
た。
Ti層（0.5μｍ厚）5A,Pt層（１μｍ厚）5BおよびAu層
（５μｍ厚）5Cの三層構造配線を公知の方法で形成し
た。配線５として別な層構造でも形成できる。このよう
にして本発明に係るダイヤモンド多層回路基板が得られ
た。
作成した多層回路基板31をマルチチップキャリアに応
用した例を第４図に示す。この場合には、ダイヤモンド
多層回路基板（40×40×1.15mm）31の表面に半導体素子
チップ（５×5mmサイズ）32を複数個（９個）Au−Snは
んだでダイボンディングし、チップ32のパッドと回路基
板31の最上層配線とをワイヤー33（Alワイヤ）で接続し
た。チップを保護するために、アルミ製キャップ34が取
付けられ、そして接続のためにピン（Be−Cu製、2.5mm
ピッチで２列に、計128本）35が付けられていた。
用した例を第４図に示す。この場合には、ダイヤモンド
多層回路基板（40×40×1.15mm）31の表面に半導体素子
チップ（５×5mmサイズ）32を複数個（９個）Au−Snは
んだでダイボンディングし、チップ32のパッドと回路基
板31の最上層配線とをワイヤー33（Alワイヤ）で接続し
た。チップを保護するために、アルミ製キャップ34が取
付けられ、そして接続のためにピン（Be−Cu製、2.5mm
ピッチで２列に、計128本）35が付けられていた。
得られた電子装置の熱抵抗を調べたところ、従来の同
様な構成の電子装置と比較して、下地基板にアルミナ
を、層間絶縁層に誘導体ガラスを用いた基板の約1/80
と、また、下地基板にSicを、層間絶縁層にシリカガラ
スを用いた基板の約1/6と小さくし、極めて放熱効果の
高いことがわかった。
様な構成の電子装置と比較して、下地基板にアルミナ
を、層間絶縁層に誘導体ガラスを用いた基板の約1/80
と、また、下地基板にSicを、層間絶縁層にシリカガラ
スを用いた基板の約1/6と小さくし、極めて放熱効果の
高いことがわかった。
本発明によれば、電子装置はあらゆる物質中で最も熱
伝導率の高いダイヤモンドを使用しているので、回路基
板の熱抵抗が極めて小さく、放熱性に優れており、発熱
量の多い高速素子や、集積度の高い素子を実装する超大
型コンピュータ、スーパーコンピュータなどにおいて使
用するのに適し、高性能化、高信頼性化、保守の簡素化
に寄与する。
伝導率の高いダイヤモンドを使用しているので、回路基
板の熱抵抗が極めて小さく、放熱性に優れており、発熱
量の多い高速素子や、集積度の高い素子を実装する超大
型コンピュータ、スーパーコンピュータなどにおいて使
用するのに適し、高性能化、高信頼性化、保守の簡素化
に寄与する。
第１図は、本発明に係る電子装置の部分断面図であり、 第２図は、直流プラズマジェットCVD法のダイヤモンド
気相合成装置の概略図であり、 第3A図、第3B図および第3C図は、本発明に係る電子装置
の製造工程を説明する該回路基板の部分断面図であり、 第４図は、本発明に係る電子装置を用いたマルチチャプ
キャリアの概略断面図である。 １……ダイヤモンド下地基板、 2,3,4,5……配線、 6,7,8……ダイヤモンド層間絶縁層。
気相合成装置の概略図であり、 第3A図、第3B図および第3C図は、本発明に係る電子装置
の製造工程を説明する該回路基板の部分断面図であり、 第４図は、本発明に係る電子装置を用いたマルチチャプ
キャリアの概略断面図である。 １……ダイヤモンド下地基板、 2,3,4,5……配線、 6,7,8……ダイヤモンド層間絶縁層。
Claims (1)
- 【請求項１】気相合成法によって作製され、ダイヤモン
ド層のみで基板として機能する下地基板と、該下地基板
の表面上に形成された多層配線と、これら多層配線の間
にあって気相合成法によって形成されたダイヤモンドか
ら成る層間絶縁膜とから成るダイヤモンド多層回路基板
を有することを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172594A JP2689986B2 (ja) | 1988-07-13 | 1988-07-13 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172594A JP2689986B2 (ja) | 1988-07-13 | 1988-07-13 | 電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0223639A JPH0223639A (ja) | 1990-01-25 |
| JP2689986B2 true JP2689986B2 (ja) | 1997-12-10 |
Family
ID=15944743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63172594A Expired - Lifetime JP2689986B2 (ja) | 1988-07-13 | 1988-07-13 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689986B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012206289A1 (de) | 2012-04-17 | 2013-10-17 | Forschungsverbund Berlin E.V. | Halbleiterbauelement-Verbundstruktur mit Wärmeableitstruktur und dazugehöriges Herstellungsverfahren |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2050091C (en) * | 1990-10-03 | 1999-06-15 | Richard C. Eden | Electronic circuit and method with thermal management |
| US5239746A (en) * | 1991-06-07 | 1993-08-31 | Norton Company | Method of fabricating electronic circuits |
| US5272104A (en) * | 1993-03-11 | 1993-12-21 | Harris Corporation | Bonded wafer process incorporating diamond insulator |
| JP3309492B2 (ja) * | 1993-05-28 | 2002-07-29 | 住友電気工業株式会社 | 半導体装置用基板 |
| JP4529212B2 (ja) * | 2000-01-19 | 2010-08-25 | 住友電気工業株式会社 | ダイヤモンド配線基板およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168144U (ja) * | 1982-05-01 | 1983-11-09 | 株式会社テクニスコ | 熱放散用基板 |
| JPS60128697A (ja) * | 1983-12-15 | 1985-07-09 | 住友電気工業株式会社 | 半導体素子搭載用多層配線基板 |
| JPS60208852A (ja) * | 1984-04-03 | 1985-10-21 | Agency Of Ind Science & Technol | 半導体立体回路素子 |
| JPH0239117B2 (ja) * | 1986-03-31 | 1990-09-04 | Kanegafuchi Chemical Ind | Tasomakukonetsudendoseizetsuenkiban |
| JPH0754834B2 (ja) * | 1986-03-26 | 1995-06-07 | 新技術事業団 | ダイヤモンド膜製半導体基板の製造方法 |
-
1988
- 1988-07-13 JP JP63172594A patent/JP2689986B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012206289A1 (de) | 2012-04-17 | 2013-10-17 | Forschungsverbund Berlin E.V. | Halbleiterbauelement-Verbundstruktur mit Wärmeableitstruktur und dazugehöriges Herstellungsverfahren |
| EP2654078A2 (de) | 2012-04-17 | 2013-10-23 | Forschungsverbund Berlin e.V. | Halbleiterbauelement-Verbundstruktur mit Wärmeableitstruktur und dazugehöriges Herstellungsverfahren |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0223639A (ja) | 1990-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0715352B1 (en) | Substrate, semiconductor device, element-mounted device | |
| CA2138095C (en) | Thermal management of electronic components using synthetic diamond | |
| US5391914A (en) | Diamond multilayer multichip module substrate | |
| CN1047278C (zh) | 改进散热性能的电子电路组件 | |
| JP2004524684A (ja) | 多層の銅が超大規模集積回路に相互接続するための方法 | |
| JP3417253B2 (ja) | 金属−グラファイト複合体及びそれを用いた放熱体 | |
| JP3309492B2 (ja) | 半導体装置用基板 | |
| JP2004104004A (ja) | 圧接型半導体装置 | |
| TWI345933B (en) | Methods and devices for cooling printed circuit boards | |
| JP2689986B2 (ja) | 電子装置 | |
| JP3528375B2 (ja) | 基板およびこれを用いた放熱基板、半導体装置、素子搭載装置 | |
| WO1997005757A1 (en) | Diamond electronic packages featuring bonded metal | |
| JP2004047863A (ja) | 放熱回路基板とその作製方法 | |
| JPH04171884A (ja) | 回路基板の加工方法 | |
| JP2004160549A (ja) | セラミックス−金属複合体およびこれを用いた高熱伝導放熱用基板 | |
| TWM407489U (en) | IC carrier board with high thermal conductivity, packaging IC carrier board, and electronic devices | |
| US20070069174A1 (en) | Composite and susceptor for semiconductor manufacturing device and power module with the same | |
| JPH0513610A (ja) | 半導体集積回路チツプ実装用基板 | |
| KR100275247B1 (ko) | 기판, 반도체장치, 소자실장장치 및 기판의 제조방법 | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| JP2005019875A (ja) | 放熱板、放熱モジュール、半導体実装モジュール、及び半導体装置 | |
| Imanaka et al. | Metallization of high thermal conductivity materials | |
| JP2002110872A (ja) | 配線基板および配線基板モジュール | |
| JPS60253295A (ja) | 多層セラミツク基板の製造方法 | |
| JP3059658B2 (ja) | 高密度回路配線基板、その製造方法及び高密度回路配線基板を用いたマルチチップモジュール |