JP4529212B2 - ダイヤモンド配線基板およびその製造方法 - Google Patents
ダイヤモンド配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP4529212B2 JP4529212B2 JP2000010708A JP2000010708A JP4529212B2 JP 4529212 B2 JP4529212 B2 JP 4529212B2 JP 2000010708 A JP2000010708 A JP 2000010708A JP 2000010708 A JP2000010708 A JP 2000010708A JP 4529212 B2 JP4529212 B2 JP 4529212B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- wiring board
- implantation
- conductive layer
- metal element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
Description
【０００１】
【発明の属する技術分野】
本発明は、ダイヤモンド配線基板およびその製造方法に関し、より特定的には、多層配線を有するダイヤモンドのヒートシンク兼回路基板であり、高出力マイクロ波回路を含む高出力電子回路基板に応用できるものに関する。
【０００２】
【従来の技術】
ダイヤモンドは室温から２００℃の高温域にかけて材料中で最も熱伝導率の高い材料である。このような特性は、年々ますます高性能化し高発熱量化している電子素子の温度を下げるのに必要なヒートシンクとして重要と考えられている。これまで、高機能のヒートシンクとして利用する場合、ダイヤモンドに配線が施されているが、その配線はダイヤモンドの表面に形成された１層のみであった。このように従来のダイヤモンド配線基板では、１層の配線しか得られていなかった。
【０００３】
しかし、多くの素子をダイヤモンド基板上に形成する場合、配線層が１層のみであると、各配線が交差する場合が生じる。また、小型化に伴い設計上配線が細くなったりすることも考えられ、このような場合には配線に耐電力性を持たせることも必要となる。
【０００４】
現状では、回路基板としてセラミックスと導体とが用いられ、これらの材質として同時焼成可能なＡｌ2Ｏ3／Ｗ、ＡｌＮ／Ｗなどの組合せなどが選択されている。また放熱部分と多層配線部分とに分けて、ＣｕＷ材料と低温焼成基板などを用いるように工夫がされたりしている。さらに高熱伝導率材料と多層配線技術とを併せ持つ必要のある分野では、ＢｅＯの多層配線基板が検討されつつある。
【０００５】
しかし、このような回路基板を用いた場合、ダイヤモンドと比べて熱伝導率が低く、また、その構造が複雑であり、製造工程も煩雑になるという問題点があった。
【０００６】
【発明が解決しようとする課題】
それゆえ本発明の目的は、高熱伝導率と多層配線技術とを必要とするマイクロ波ミリ波通信分野の高出力用のパッケージ分野において、材料中最高の熱伝導率を持つダイヤモンド基板を用いて多層配線を実現可能とする技術を提供するものである。
【０００７】
【課題を解決するための手段】
本発明のダイヤモンド配線基板は、ダイヤモンドと、そのダイヤモンド中に金属元素が１０ｎｍ以上の厚みでかつ１０20ｃｍ-3以上の濃度で存在してなる、イオン注入により形成された導電層とを備えており、導電層をなす金属元素は、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、ＭｇおよびＡｌよりなる群から選ばれる１種以上の金属元素であることを特徴とする。より有効なのは、金属元素が１００ｎｍ以上の厚みでかつ１０21ｃｍ-3以上の濃度で存在してなる導電層である。
【０００８】
本発明のダイヤモンド配線基板は、上記課題を解決するために熱伝導率が約２０００Ｗ／ｍＫであるダイヤモンドを基板として利用し、ダイヤモンド基板中に金属イオンを高エネルギ、高ドーズ量で注入することによってダイヤモンド内部に配線を施したものである。
【０００９】
ダイヤモンドは軽元素の炭素原子から構成されており、Ｓｉなどと異なり、イオンを高速で注入すると、非常に奥深くまで侵入させることができる。また、高速（ＭｅＶオーダ）のイオンはその性質より、高速であるうちは散乱断面積が小さいために結晶中元素にほとんど衝突せず、さほど結晶を壊さずに素通りする。しかし、一度物質中で減速すると散乱断面積が増加して急速に失速し、非常に狭い領域に集中して注入させることができる。
【００１０】
また、マスクを用いることによって、一括してパターニングされた配線を形成することができる。すなわち、深さ方向や面方向において、非常に優れた制御性を持って、配線を形成することができる。さらに、現実的な注入量によって金属としての密度に非常に近い値をダイヤモンド中に形成することができる。これは、ダイヤモンド中に元素を単にドーピングするというのではなくて、別の物質をトランスファすることができるということである。
【００１１】
また、基板の材質が通常の物質の場合には、イオンが注入されると注入された元素によって元を構成している基板材料がそのエネルギで局部的に高温状態や高圧状態となり、破壊されることがある。しかし、ダイヤモンドは熱伝導率が高いために高温状態とはなりにくく、非常に結合が強いため破壊されることもない。
【００１２】
したがって、ダイヤモンド中に高速金属イオンを注入することによってダイヤモンド内部に配線を施すことが実現できる。
【００１３】
また、ダイヤモンドは単結晶であっても、多結晶であってもその効果はそれほど変らない。また、ドーピングではないので、ダイヤモンド中に不純物が入っていても全く関係がなく上記効果が出る。
【００１４】
また、ダイヤモンド中に配線が施されているので、ダイヤモンドと配線との間に隙間が形成される心配はなく、配線が酸や過酷環境雰囲気で腐食されたり、酸化されたりすることがない。
【００１５】
さらに基板の熱伝導率が大きいという特徴があることによって、配線の発熱が放散され、低融点の材料でも耐電力性を有することができる。
【００１６】
上記のダイヤモンド配線基板において好ましくは、導電層を複数有しており、複数の導電層は、ダイヤモンド表面から互いに異なる深さ位置に配置されている。
【００１７】
これにより、多層配線構造を実現することができ、各配線の配置が容易となるとともに集積化を実現することができる。
【００１８】
上記のダイヤモンド配線基板において好ましくは、複数の導電層はダイヤモンド中にて互いに電気的に接続されている。
【００１９】
これにより、各層の導電層を電気的に接続することができる。
上記のダイヤモンド配線基板において好ましくは、ダイヤモンド表面に形成された少なくとも１つの電極がさらに備えられており、複数の導電層の少なくとも１つは少なくとも１つの電極に電気的に接続されている。
【００２０】
これにより、電極を介して導電層を外部に電気的に接続することができる。
上記のダイヤモンド配線基板において好ましくは、導電層をなす金属元素が、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、ＭｇおよびＡｌよりなる群から選ばれる１種以上の金属元素である。
【００２１】
このように適宜材質を選択することができ、低融点・低抵抗率材料で配線を形成することができる。
【００２２】
本発明のダイヤモンド配線基板の製造方法は、ダイヤモンド中に、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、ＭｇおよびＡｌよりなる群から選ばれる１種以上の金属元素を１ＭｅＶ以上のエネルギで、かつ１０16ｃｍ-2以上のドーズ量でイオン注入することにより金属元素が１０ 20 ｃｍ -3 以上の濃度で存在してなる導電層を形成することを特徴とする。
【００２３】
本発明のダイヤモンド配線基板の製造方法では、上記の高エネルギ（１ＭｅＶ以上）、かつ高ドーズ量（１０16ｃｍ-2以上）でイオン注入することにより、上述したようにダイヤモンド中に配線となる導電層を形成することができる。
【００２４】
上記のダイヤモンド配線基板の製造方法において好ましくは、イオン注入は、ダイヤモンド中への金属元素の注入深さを変えて複数回行なわれる。
【００２５】
注入深さを変えて注入することで、導電層の配置位置や形状にバリエーションを持たせることができる。
【００２６】
この注入深さは、注入エネルギを変えることにより変えることができる。たとえば、Ｃｕイオンを８ＭｅＶ、６ＭｅＶ、４ＭｅＶなどとエネルギを変化させて注入すると、各注入工程で注入されたＣｕイオンのプロファイルが一部オーバーラップして深さ方向に積み重なる。
【００２７】
あるいは、一定のエネルギであっても、イオン注入経路の途中に何らかの介在物を配置することで注入深さを変えることもできる。たとえば８ＭｅＶのエネルギで注入経路の途中に何も介在させずにイオンを注入した後、注入経路の途中に薄い（１００〜２００ｎｍ）金属層を介在させて注入し、さらに厚い金属層を介在させて注入するというように多段階で注入する方法がある。この場合、金属層が注入イオンの減速層として働くため、ダイヤモンド中で注入されるイオンのエネルギが実効的に変化して注入深さが変化する。これにより、各段階で注入されたＣｕイオンのプロファイルが一部オーバーラップして深さ方向に積み重なる。
【００２８】
あるいは、同じ注入エネルギでも、注入されるイオン種を変えることで注入深さを変えることもできる。たとえば、Ａｌイオンを５ＭｅＶで注入し、Ｃｕを８ＭｅＶで注入した場合は、ＡｌイオンとＣｕイオンとの各プロファイルが重なる。このように各注入プロファイルをオーバーラップさせた場合、注入領域の深さ方向の幅は単独のものより厚くなり、注入領域の抵抗値も下がる。すなわち注入によって導電層の厚さを制御することができる。
【００２９】
上記のダイヤモンド配線基板の製造方法において好ましくは、複数回のイオン注入の各々で注入される金属元素の分布が重複しながら深さ方向に積み重なることで単一の導電層が形成される。
【００３０】
上述したように、複数回のイオン注入工程において、各イオン注入での注入深さを変えれば、各注入工程で注入される金属元素の分布を深さ方向に積み重ねることが可能となる。
【００３１】
上記のダイヤモンド配線基板の製造方法において好ましくは、複数回のイオン注入の各々で注入される金属元素の分布が重複しないように異なる深さ位置に配置されることで、多層に分割された複数の導電層が形成される。
【００３２】
たとえば、Ｃｕを８ＭｅＶと２ＭｅＶで注入した場合や、Ａｌを６ＭｅＶとＣuを４ＭｅＶで注入した場合はプロファイルはオーバーラップしない。すなわち、注入深さを制御することができる。また、１回の注入の後に注入表面に気相合成法でダイヤモンドを１μｍ以上形成して、その後さらに注入するという方法によっても（同じ条件での注入であっても）プロファイルがオーバーラップしないように形成していくことが可能である。このようなことを１回以上繰返すことによって、任意の多層導電層を形成することができる。さらに、それぞれの注入の際に異なったパターンのマスクを用いることで任意形状の多層配線を形成することができる。以上のことを利用して、任意の層間の、任意の形状の多層配線基板の作製が可能となる。また、前述の導電層の厚さの制御の方法を用いることで、任意の層で任意の厚さの導電層を形成することができる。
【００３３】
さらに、前述の導電層の厚さを制御する方法を利用して、エネルギをかなり大きな範囲で変化させ、注入イオン種も変えると、導電層の厚さを所定の深さ位置から表面にまで及ぼすことができる。これは、最表面への電極の取出や層間を接続する電極の形成方法として利用できる。
【００３４】
なお、注入だけではなく多層配線を形成した後にビアホールを形成して、金属層を蒸着あるいは埋込むことによっても層間の接続や最表面への電極の取出を可能にすることもできる。
【００３５】
上記のダイヤモンド配線基板の製造方法において好ましくは、イオン注入の注入エネルギおよび金属元素の種類の少なくともいずれかを変えることで、イオン注入における金属元素の注入深さが変えられる。
【００３６】
これにより、上述したように深さ方向の幅（厚さ）が異なる導電層を形成したり、多層配線構造を形成したりすることが可能となる。
【００３７】
上記のダイヤモンド配線基板の製造方法において好ましくは、ダイヤモンドの表面上に気相合成法によりダイヤモンド層を合成する工程がさらに備えられている。金属元素をイオン注入する工程と、イオンの注入後にダイヤモンド層を合成する工程とを繰返すことによって、互いに異なる平面上に配置された多層の導電層が形成される。
【００３８】
上記の特徴より、本発明では配線を施してから１０００℃付近でのダイヤモンドの合成を重ねてすることができる。このため、金属元素をイオン注入する工程とダイヤモンド層を合成する工程とを繰返すことにより、多層配線の総数をほとんど限りなくすることができるとともに、低融点・低抵抗率材料（Ａｌ、Ａｇ、Ａｕ、Ｍｇ）を配線金属に利用することもできる。
【００３９】
上記のダイヤモンド配線基板の製造方法において好ましくは、ダイヤモンドの表面上に形成されたマスク層をフォトリソグラフィ技術を用いてパターニングし、パターニングされたマスク層を通してダイヤモンド中へイオン注入することで所定形状の導電層が形成される。
【００４０】
これにより、マスクによる２次元的に制御されたパターニングが可能となる。
【００４１】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００４２】
図１は、本発明の一実施の形態におけるダイヤモンド配線基板の構成を概略的に示す斜視図である。図１を参照して、ダイヤモンド配線基板１０は、ダイヤモンド基板１と、導電層２、３、４とを有している。
【００４３】
導電層２、３、４は、ダイヤモンド基板１中に形成されており、金属元素が１０ｎｍ以上の厚みでかつ１０20ｃｍ-3以上の濃度で存在してなるものである。このため、導電層２の厚みＴ1、導電層３の厚みＴ2、および導電層４の厚みは各々１０ｎｍ以上である。なお、各導電層２、３、４の金属元素の濃度は１０22ｃｍ-3以下であることが好ましい。
【００４４】
また、導電層２、３、４に含まれる金属元素には、たとえば、低融点・低抵抗率なＡｌ、Ａｇ、Ａｕ、Ｍｇ、Ｃｕが用いられてもよく、またＷ、Ｍｏ、Ｎｂ、Ｐｔ、Ｉｒなどの高融点金属が用いられてもよく、また腐食されやすいアルカリ金属やアルカリ土類金属が用いられてもよい。また導電層２および３のように異なる平面上（異なる深さ位置）に多層配線として形成されていてもよい。また、それらの導電層２および３が導電層４のように深さ方向に長い幅（厚み）を有するもので、互いに電気的に接続されていてもよい。またこの導電層４は、ダイヤモンド基板１の表面に達して、その表面上に形成される電極５と電気的に接触していてもよい。
【００４５】
この導電層４は、図２の断面図に示すように各イオン注入工程で形成された導電領域４ａが、オーバーラップ領域４ｂを共有しながら深さ方向に積層されたものであってもよい。また、単にダイヤモンド基板１の表面に開けられたビアホールに充填された単一の金属層からなっていてもよい。
【００４６】
ダイヤモンド基板１は、天然のダイヤモンド基板であっても、人工（高圧合成）のダイヤモンド基板であっても、気相合成によるダイヤモンド基板であっても、多結晶ダイヤモンド基板であっても、配向制御された多結晶ダイヤモンド基板であっても、ヘテロエピタキシャル基板であっても、単結晶ダイヤモンド基板であっても構わない。ヘテロエピタキシャル基板や単結晶基板の場合には、注入時にチャネリングを起こさないように注意する必要がある。多結晶基板の場合には、表面がでこぼこしているとその表面から注入された金属元素よりなる導電層２や３にでこぼこ形状が反映するため好ましくない。単結晶基板か、ヘテロエピタキシャル基板か、配向制御された平坦な多結晶基板か、平坦に研磨された多結晶基板を用いることが好ましい。
【００４７】
高圧合成のダイヤモンドを用いる場合は、その形成方法は、
（１） 通常の定常の高温高圧状態から形成する方法、
（２） 爆発などの衝撃を利用する方法
のいずれであっても構わない。
【００４８】
さらに、気相合成のダイヤモンドを用いる場合、その形成方法には、
（１） 直流または交流電界により放電を起こし、原料ガスを活性化する方法、
（２） 熱電子放射材を加熱し、原料ガスを活性化する方法、
（３） ダイヤモンドを成長させる表面をイオンで衝撃する方法、
（４） レーザや紫外線などの光で原料ガスを励起する方法、
（５） 原料ガスを燃焼させる方法
など各種の方法があるが、いずれの方法であっても基板自体の絶縁性が確保できれば、本発明に用いることができる。ただし、基板をマイクロ波回路などの領域で利用する場合、基板の電磁波の損失が少ないものを使う必要があり、合成手法や合成された基板に注意が必要である。
【００４９】
次に、本発明の一実施の形態におけるダイヤモンド配線基板の製造方法について説明する。
【００５０】
図３〜図５は、本発明の一実施の形態におけるダイヤモンド配線基板の製造方法を工程順に示す概略斜視図である。図３を参照して、ダイヤモンド基板１の表面上に、たとえば直線状の開口パターン１１ａを有するマスク１１が形成または配置される。そのマスク１１を通して、１ＭｅＶ以上の注入エネルギで、かつ１０16ｃｍ-2以上のドーズ量で金属元素がイオン注入される。これにより、ダイヤモンド基板１の所定深さ位置に、金属元素が１０ｎｍ以上の厚みでかつ１０20ｃｍ-3以上の濃度で存在してなる導電層２が形成される。
【００５１】
図４を参照して、ダイヤモンド基板１の表面上に、たとえば直線状の開口パターン１２ａを有するマスク１２が形成または配置される。そのマスク１２を通して、１ＭｅＶ以上のエネルギで、かつ１０16ｃｍ-2以上のドーズ量で金属元素がイオン注入される。これにより、導電層２とは異なる深さ位置に、金属元素が１０ｎｍ以上の厚みでかつ１０20ｃｍ-3以上の濃度で存在してなる導電層３が形成される。ただし、（導電層２の注入エネルギ）＞（導電層１の注入エネルギ）の条件が必要である。
【００５２】
図５を参照して、ダイヤモンド基板１の表面上に、所定の開口パターン１３ａを有するマスク１３が形成または配置される。そのマスク１３を通して、ダイヤモンド基板１に金属元素が、１０16ｃｍ-2以上のドーズ量で、注入深さを変えて複数回イオン注入される。これにより、図２に示すように注入深さの異なる複数の導電領域４ａを互いにオーバーラップするように形成することで、導電層２と３とを電気的に接続するとともにダイヤモンド基板１の表面に達する導電層４が形成される。
【００５３】
なお、金属元素の注入深さは、イオンの注入エネルギの変更によって変えられてもよく、また金属元素の種類を変更することによって変えられてもよく、また金属元素の注入経路に何らかの層を介在させることによって変えられてもよい。
【００５４】
また、写真製版技術およびエッチング技術を用いてダイヤモンド基板１にビアホールを形成し、そのビアホール内を金属などで埋込むようにして単一の導電層４を形成することもできる。
【００５５】
また、マスク層１１、１２、１３は、フォトリソグラフィ技術によって形成された開口パターン１１ａ、１２ａ、１３ａを有するものであってもよく、またダイヤモンド基板１の表面から間隔をおいて配置されたメタルマスクであってもよい。
【００５６】
本実施の形態のダイヤモンド配線基板は、通信系の光増幅用の高出力のレーザダイオード用としてや通信衛星のマイクロ波出力用の回路基板としてや高出力電力制御用のパワーモジュール用としてなど、半導体デバイスが高出力で利用される用途に用いることが可能である。
【００５７】
【実施例】
以下、本発明の実施例について説明する。
【００５８】
（実施例１）
図６に示すようなパターンを持ったメタルマスク１１１ａを通して、単結晶および多結晶ダイヤモンド基板１０１にＭｅＶオーダのエネルギを持ったイオンの注入を行なった。その結果、メタルマスク１１１ａのパターンと同様の注入領域（導電層）１０２を形成することができた。この注入領域１０２は、メタルマスク１１１ａを用いなくても、図２に示すように、パターニングされたマスク材１１１ｂを通してＭｅＶオーダのエネルギを持ったイオンを注入することによっても形成できた。この場合、マスク材の存在しない領域の真下に注入領域１０２が形成された。このときマスク材料１１１ａ、１１１ｂの膜厚は材質によっても、注入エネルギによっても異なるが、１０μｍ以上必要である。
【００５９】
次に、注入エネルギを変化させたときの注入領域の抵抗の変化について調べた。この抵抗の変化についてはイオン種をＣｕ、Ａｌ、Ｂの各々について測定した。その結果を表１〜表３に示す。
【００６０】
またドーズ量を変化させたときの注入領域の抵抗の変化について調べた。これについてはイオン種をＣｕ、Ａｌの場合について調べた。その結果を表４および５に示す。
【００６１】
【表１】
【００６２】
【表２】
【００６３】
【表３】
【００６４】
【表４】
【００６５】
【表５】
【００６６】
上記の結果では、測定方法１と測定方法２との２種類の方法で測定した抵抗値を示した。測定方法１では、図８に示すように注入領域１０２の両端に電圧を印加したとき、流れる電流Ｉ１と測定される電圧Ｖ１との比で決まる注入領域１０２の抵抗値で評価した。また測定方法２では、図９および図１０に示すように注入領域１０２と表面電極１０５との間の電流電圧特性より決まる抵抗値で評価した。なお、図１０は図９の断面を示す図である。
【００６７】
表１〜表３の結果より、注入エネルギが大きくなると注入領域の深さは深くなり、表面層との間の抵抗が大きくなることがわかった。また表４および表５の結果より、ドーズ量が１×１０16ｃｍ-2以上となってくると、注入により形成した注入領域はメタリックとなり、低抵抗層が形成できることがわかった。
【００６８】
なお、注入領域の深さは０．５μｍ以上が好ましいと思われる。
（実施例２）
実施例１と同様な方法で金属元素の注入領域を形成し、電極に電流を徐々に増加させて流す実験を行なった。ガラス上やガラス中に形成した微少電極（１μｍ幅）に比べ、ダイヤモンド中に形成した微少電極（１μｍ幅）は高い電力供給量（２〜３Ｗ）でも抵抗の変動が見られ、電極の損傷が見られた。このことはダイヤモンド中の電極は耐電力性が大きいことを示している。
【００６９】
（実施例３）
図１１および図１２は、本発明の実施例３におけるダイヤモンド配線基板の製造方法を工程順に示す断面図（ａ）、平面図（ｂ）である。まず図１１を参照して、ダイヤモンド基板１０１上にメタルマスクまたはマスク材料をパターニングしたマスク１１３を配置または形成した後、このマスク１１３を通して所定の注入エネルギでイオンの注入を行なった。これにより、ダイヤモンド基板１０１の所定深さに注入領域１０４ａを形成した。
【００７０】
この後、図１２に示すように高いエネルギ（８ＭｅＶ）から低いエネルギ（〜４０ｋｅＶ）まで注入領域の分布が重なるように、とびとびのエネルギ値（たとえば８ＭｅＶ、６ＭｅＶ、４ＭｅＶ、２ＭｅＶ、０．４ＭｅＶ、１００ｋｅＶ、４０ｋｅＶというふうなエネルギ間隔）で注入した。エネルギを変化させると、注入深さ（注入層厚）が変化し、表面層との抵抗値が減少し、表面への導通が起こることがわかった。表面への導通接続が１０Ω以下の抵抗を実現できた。このことは、表１〜３の結果が接触抵抗を通した結果であることを考慮して、その結果より判断できた。
【００７１】
このように形成した注入領域１０４を、図８の４ヶ所のパッド部分や、図９のＶ２を接触させるパッド部分に応用した。
【００７２】
（実施例４）
図１３および図１４は、本発明の実施例４におけるダイヤモンド配線基板の製造方法を工程順に示す断面図（ａ）、平面図（ｂ）である。まず図１３を参照して、ダイヤモンド基板１０１上に、直線状の開口パターン１１１ａを有するマスク１１１を配置または形成した後、このマスク１１１を通してイオンを高エネルギ（８ＭｅＶ）で注入することで、金属元素の注入領域１０２を形成した。この後、図１４に示すように注入領域１０２と直交する方向に延びる開口パターンを有するマスク１１２を通してイオンを低いエネルギ（２ＭｅＶ）で注入した。これにより、注入領域１０２よりも浅い位置に金属元素の注入領域１０３を形成した。
【００７３】
なお、図１４では、注入領域１０３真上に、マスク１１２の開口パターンが位置している。
【００７４】
得られたダイヤモンド配線基板についてＳＩＭＳで原子の深さ方向の分布を調べたところ、２つのピークを持つ、分離された分布が得られた。また注入領域１０２と１０３との間の抵抗値（層間の抵抗値）を調べると１０ｋΩ以上の大きな値が得られた。水素プラズマ中、８００〜１０００℃のアニールによって層間の抵抗値は１桁程度以上大きくなる傾向を示した。これにより、層間の抵抗値の高い多層構造の注入領域を形成できることがわかった。
【００７５】
（実施例５）
図１５は、本発明の実施例５におけるダイヤモンド配線基板の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【００７６】
まず、実施例４と同様な方法で、高エネルギ（８ＭｅＶ）とそれより低いエネルギ（２ＭｅＶ）で図１４に示すような多層構造の注入領域１０２、１０３を形成した。この後、図１５に示すようにマスク１１３を通して、注入領域１０２と１０３との交差部に、注入エネルギを８、６、４、２ＭｅＶと変えて複数回イオン注入を施した。これにより、注入領域１０２と１０３とを電気的に接続するための複数の注入層１０４ａを形成した。これにより、層間の電気抵抗が１０ｋΩ以上の大きな値から１０Ω以下の小さな値となることが確認された。
【００７７】
また注入エネルギを変化させた場合について説明したが、注入エネルギが一定でも、同じ構成を製造することができる。図１６を参照して、注入エネルギを８ＭｅＶと一定とした上で、薄い膜１２１を注入表面の手前に置き、その薄い膜の膜厚を変化させることにより、イオンがダイヤモンド基板１０１に注入される際のエネルギをほぼ連続で変化させることもできる。これにより、層間の電気抵抗値が５Ω以下の小さな値を得ることもできた。
【００７８】
（実施例６）
図１７は、本発明の実施例６におけるダイヤモンド配線基板の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【００７９】
実施例５と同様な方法により、実施例３の方法を組合せて層間および最表面に注入領域を形成することができ、図１７に示すように注入領域１０２と１０３とに共通のコンタクト層１０４を形成することができた。このコンタクト層１０４はダイヤモンド配線基板１０１の表面に達している。またこの構成における接触抵抗値は実施例３とほぼ同じ値を示した。
【００８０】
（実施例７）
図１８は、本発明の実施例７におけるダイヤモンド配線基板の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【００８１】
図１８を参照して、実施例４と同様な方法でダイヤモンド基板１０１中に層間絶縁した注入領域１０２、１０３を形成した。その後、注入領域１０２と１０３との交差部分をＲＩＥやイオンビームエッチング技術により注入領域１０２に達するまでエッチングをした。それによりできた穴内に蒸着あるいは５００℃以下の融点の金属を埋込んで電極１０４とした。低融点の金属はダイヤモンドとの濡れ性が悪いために、その穴にＴｉを蒸着しておくと密着性が上がり、蒸着されていない部分には金属が付きにくかったので電極の分離に最適であった。
【００８２】
（実施例８）
図１９〜図２１は、本発明の実施例８におけるダイヤモンド配線基板の製造方法を工程順に示す断面図（ａ）、平面図（ｂ）である。
【００８３】
図１９を参照して、実施例１と同様にダイヤモンド基板１０１中に適当なパターンの注入領域１０２をＣｕイオンを８ＭｅＶのエネルギで注入することにより形成した。この後、図２０に示すようにダイヤモンド基板１０１上にノンドープのダイヤモンド層１３１を気相合成法で０．３μｍ以上の厚みで形成した。この後、図２１に示すようにＣｕイオンを２ＭｅＶの注入エネルギでイオン注入することにより別のパターンの注入領域１０３を形成した。なお、図２１では、注入領域１０３の真上にマスク１１２の開口パターンが位置している。
【００８４】
形成するダイヤモンド層１３１の膜厚を大きくすると層間の絶縁抵抗が増加した。またダイヤモンド層１３１を３μｍ以上の厚みで形成すると、２回目に注入するイオンの注入エネルギが同じ８ＭｅＶでも層間絶縁を確保することができた。また、２層だけでなく、３層、４層またはそれ以上の層と積み重ねることもできた。
【００８５】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８６】
【発明の効果】
以上説明したように、本発明のダイヤモンド配線基板およびその製造方法によれば、材料中最高の熱伝導率を持つダイヤモンドに多層配線を施すことが可能となり、高出力マイクロ波回路を含む高出力電子回路基板として好適な基板を得ることができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態におけるダイヤモンド配線基板の構成を概略的に示す斜視図である。
【図２】 本発明の一実施の形態におけるダイヤモンド配線基板の構成を概略的に示す部分断面図である。
【図３】 本発明の一実施の形態におけるダイヤモンド配線基板の製造方法の第１工程を示す概略斜視図である。
【図４】 本発明の一実施の形態におけるダイヤモンド配線基板の製造方法の第２工程を示す概略斜視図である。
【図５】 本発明の一実施の形態におけるダイヤモンド配線基板の製造方法の第３工程を示す概略斜視図である。
【図６】 メタルマスクを用いて注入領域を形成する様子を示す概略斜視図である。
【図７】 パターニングされたマスク材料を用いて注入領域を形成する様子を示す概略斜視図である。
【図８】 測定方法１を説明するための概略斜視図である。
【図９】 測定方法２を説明するための概略斜視図である。
【図１０】 測定方法２を説明するための概略断面図である。
【図１１】 本発明の実施例３におけるダイヤモンド配線基板の製造方法の第１工程を示す断面図（ａ）、平面図（ｂ）である。
【図１２】 本発明の実施例３におけるダイヤモンド配線基板の製造方法の第２工程を示す断面図（ａ）、平面図（ｂ）である。
【図１３】 本発明の実施例４におけるダイヤモンド配線基板の製造方法の第１工程を示す断面図（ａ）、平面図（ｂ）である。
【図１４】 本発明の実施例４におけるダイヤモンド配線基板の製造方法の第２工程を示す断面図（ａ）、平面図（ｂ）である。
【図１５】 本発明の実施例５におけるダイヤモンド配線基板の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【図１６】 本発明の実施例５におけるダイヤモンド配線基板の別の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【図１７】 本発明の実施例６におけるダイヤモンド配線基板の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【図１８】 本発明の実施例７におけるダイヤモンド配線基板の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【図１９】 本発明の実施例８におけるダイヤモンド配線基板の製造方法の第１工程を示す断面図（ａ）、平面図（ｂ）である。
【図２０】 本発明の実施例８におけるダイヤモンド配線基板の製造方法の第２工程を示す断面図（ａ）、平面図（ｂ）である。
【図２１】 本発明の実施例８におけるダイヤモンド配線基板の製造方法の第３工程を示す断面図（ａ）、平面図（ｂ）である。
【符号の説明】
１，１０１ ダイヤモンド基板、２，３，４ 導電層、１０２，１０３，１０４ 注入領域、５，１０５ 電極、１０ ダイヤモンド配線基板。
【発明の属する技術分野】
本発明は、ダイヤモンド配線基板およびその製造方法に関し、より特定的には、多層配線を有するダイヤモンドのヒートシンク兼回路基板であり、高出力マイクロ波回路を含む高出力電子回路基板に応用できるものに関する。
【０００２】
【従来の技術】
ダイヤモンドは室温から２００℃の高温域にかけて材料中で最も熱伝導率の高い材料である。このような特性は、年々ますます高性能化し高発熱量化している電子素子の温度を下げるのに必要なヒートシンクとして重要と考えられている。これまで、高機能のヒートシンクとして利用する場合、ダイヤモンドに配線が施されているが、その配線はダイヤモンドの表面に形成された１層のみであった。このように従来のダイヤモンド配線基板では、１層の配線しか得られていなかった。
【０００３】
しかし、多くの素子をダイヤモンド基板上に形成する場合、配線層が１層のみであると、各配線が交差する場合が生じる。また、小型化に伴い設計上配線が細くなったりすることも考えられ、このような場合には配線に耐電力性を持たせることも必要となる。
【０００４】
現状では、回路基板としてセラミックスと導体とが用いられ、これらの材質として同時焼成可能なＡｌ2Ｏ3／Ｗ、ＡｌＮ／Ｗなどの組合せなどが選択されている。また放熱部分と多層配線部分とに分けて、ＣｕＷ材料と低温焼成基板などを用いるように工夫がされたりしている。さらに高熱伝導率材料と多層配線技術とを併せ持つ必要のある分野では、ＢｅＯの多層配線基板が検討されつつある。
【０００５】
しかし、このような回路基板を用いた場合、ダイヤモンドと比べて熱伝導率が低く、また、その構造が複雑であり、製造工程も煩雑になるという問題点があった。
【０００６】
【発明が解決しようとする課題】
それゆえ本発明の目的は、高熱伝導率と多層配線技術とを必要とするマイクロ波ミリ波通信分野の高出力用のパッケージ分野において、材料中最高の熱伝導率を持つダイヤモンド基板を用いて多層配線を実現可能とする技術を提供するものである。
【０００７】
【課題を解決するための手段】
本発明のダイヤモンド配線基板は、ダイヤモンドと、そのダイヤモンド中に金属元素が１０ｎｍ以上の厚みでかつ１０20ｃｍ-3以上の濃度で存在してなる、イオン注入により形成された導電層とを備えており、導電層をなす金属元素は、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、ＭｇおよびＡｌよりなる群から選ばれる１種以上の金属元素であることを特徴とする。より有効なのは、金属元素が１００ｎｍ以上の厚みでかつ１０21ｃｍ-3以上の濃度で存在してなる導電層である。
【０００８】
本発明のダイヤモンド配線基板は、上記課題を解決するために熱伝導率が約２０００Ｗ／ｍＫであるダイヤモンドを基板として利用し、ダイヤモンド基板中に金属イオンを高エネルギ、高ドーズ量で注入することによってダイヤモンド内部に配線を施したものである。
【０００９】
ダイヤモンドは軽元素の炭素原子から構成されており、Ｓｉなどと異なり、イオンを高速で注入すると、非常に奥深くまで侵入させることができる。また、高速（ＭｅＶオーダ）のイオンはその性質より、高速であるうちは散乱断面積が小さいために結晶中元素にほとんど衝突せず、さほど結晶を壊さずに素通りする。しかし、一度物質中で減速すると散乱断面積が増加して急速に失速し、非常に狭い領域に集中して注入させることができる。
【００１０】
また、マスクを用いることによって、一括してパターニングされた配線を形成することができる。すなわち、深さ方向や面方向において、非常に優れた制御性を持って、配線を形成することができる。さらに、現実的な注入量によって金属としての密度に非常に近い値をダイヤモンド中に形成することができる。これは、ダイヤモンド中に元素を単にドーピングするというのではなくて、別の物質をトランスファすることができるということである。
【００１１】
また、基板の材質が通常の物質の場合には、イオンが注入されると注入された元素によって元を構成している基板材料がそのエネルギで局部的に高温状態や高圧状態となり、破壊されることがある。しかし、ダイヤモンドは熱伝導率が高いために高温状態とはなりにくく、非常に結合が強いため破壊されることもない。
【００１２】
したがって、ダイヤモンド中に高速金属イオンを注入することによってダイヤモンド内部に配線を施すことが実現できる。
【００１３】
また、ダイヤモンドは単結晶であっても、多結晶であってもその効果はそれほど変らない。また、ドーピングではないので、ダイヤモンド中に不純物が入っていても全く関係がなく上記効果が出る。
【００１４】
また、ダイヤモンド中に配線が施されているので、ダイヤモンドと配線との間に隙間が形成される心配はなく、配線が酸や過酷環境雰囲気で腐食されたり、酸化されたりすることがない。
【００１５】
さらに基板の熱伝導率が大きいという特徴があることによって、配線の発熱が放散され、低融点の材料でも耐電力性を有することができる。
【００１６】
上記のダイヤモンド配線基板において好ましくは、導電層を複数有しており、複数の導電層は、ダイヤモンド表面から互いに異なる深さ位置に配置されている。
【００１７】
これにより、多層配線構造を実現することができ、各配線の配置が容易となるとともに集積化を実現することができる。
【００１８】
上記のダイヤモンド配線基板において好ましくは、複数の導電層はダイヤモンド中にて互いに電気的に接続されている。
【００１９】
これにより、各層の導電層を電気的に接続することができる。
上記のダイヤモンド配線基板において好ましくは、ダイヤモンド表面に形成された少なくとも１つの電極がさらに備えられており、複数の導電層の少なくとも１つは少なくとも１つの電極に電気的に接続されている。
【００２０】
これにより、電極を介して導電層を外部に電気的に接続することができる。
上記のダイヤモンド配線基板において好ましくは、導電層をなす金属元素が、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、ＭｇおよびＡｌよりなる群から選ばれる１種以上の金属元素である。
【００２１】
このように適宜材質を選択することができ、低融点・低抵抗率材料で配線を形成することができる。
【００２２】
本発明のダイヤモンド配線基板の製造方法は、ダイヤモンド中に、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、ＭｇおよびＡｌよりなる群から選ばれる１種以上の金属元素を１ＭｅＶ以上のエネルギで、かつ１０16ｃｍ-2以上のドーズ量でイオン注入することにより金属元素が１０ 20 ｃｍ -3 以上の濃度で存在してなる導電層を形成することを特徴とする。
【００２３】
本発明のダイヤモンド配線基板の製造方法では、上記の高エネルギ（１ＭｅＶ以上）、かつ高ドーズ量（１０16ｃｍ-2以上）でイオン注入することにより、上述したようにダイヤモンド中に配線となる導電層を形成することができる。
【００２４】
上記のダイヤモンド配線基板の製造方法において好ましくは、イオン注入は、ダイヤモンド中への金属元素の注入深さを変えて複数回行なわれる。
【００２５】
注入深さを変えて注入することで、導電層の配置位置や形状にバリエーションを持たせることができる。
【００２６】
この注入深さは、注入エネルギを変えることにより変えることができる。たとえば、Ｃｕイオンを８ＭｅＶ、６ＭｅＶ、４ＭｅＶなどとエネルギを変化させて注入すると、各注入工程で注入されたＣｕイオンのプロファイルが一部オーバーラップして深さ方向に積み重なる。
【００２７】
あるいは、一定のエネルギであっても、イオン注入経路の途中に何らかの介在物を配置することで注入深さを変えることもできる。たとえば８ＭｅＶのエネルギで注入経路の途中に何も介在させずにイオンを注入した後、注入経路の途中に薄い（１００〜２００ｎｍ）金属層を介在させて注入し、さらに厚い金属層を介在させて注入するというように多段階で注入する方法がある。この場合、金属層が注入イオンの減速層として働くため、ダイヤモンド中で注入されるイオンのエネルギが実効的に変化して注入深さが変化する。これにより、各段階で注入されたＣｕイオンのプロファイルが一部オーバーラップして深さ方向に積み重なる。
【００２８】
あるいは、同じ注入エネルギでも、注入されるイオン種を変えることで注入深さを変えることもできる。たとえば、Ａｌイオンを５ＭｅＶで注入し、Ｃｕを８ＭｅＶで注入した場合は、ＡｌイオンとＣｕイオンとの各プロファイルが重なる。このように各注入プロファイルをオーバーラップさせた場合、注入領域の深さ方向の幅は単独のものより厚くなり、注入領域の抵抗値も下がる。すなわち注入によって導電層の厚さを制御することができる。
【００２９】
上記のダイヤモンド配線基板の製造方法において好ましくは、複数回のイオン注入の各々で注入される金属元素の分布が重複しながら深さ方向に積み重なることで単一の導電層が形成される。
【００３０】
上述したように、複数回のイオン注入工程において、各イオン注入での注入深さを変えれば、各注入工程で注入される金属元素の分布を深さ方向に積み重ねることが可能となる。
【００３１】
上記のダイヤモンド配線基板の製造方法において好ましくは、複数回のイオン注入の各々で注入される金属元素の分布が重複しないように異なる深さ位置に配置されることで、多層に分割された複数の導電層が形成される。
【００３２】
たとえば、Ｃｕを８ＭｅＶと２ＭｅＶで注入した場合や、Ａｌを６ＭｅＶとＣuを４ＭｅＶで注入した場合はプロファイルはオーバーラップしない。すなわち、注入深さを制御することができる。また、１回の注入の後に注入表面に気相合成法でダイヤモンドを１μｍ以上形成して、その後さらに注入するという方法によっても（同じ条件での注入であっても）プロファイルがオーバーラップしないように形成していくことが可能である。このようなことを１回以上繰返すことによって、任意の多層導電層を形成することができる。さらに、それぞれの注入の際に異なったパターンのマスクを用いることで任意形状の多層配線を形成することができる。以上のことを利用して、任意の層間の、任意の形状の多層配線基板の作製が可能となる。また、前述の導電層の厚さの制御の方法を用いることで、任意の層で任意の厚さの導電層を形成することができる。
【００３３】
さらに、前述の導電層の厚さを制御する方法を利用して、エネルギをかなり大きな範囲で変化させ、注入イオン種も変えると、導電層の厚さを所定の深さ位置から表面にまで及ぼすことができる。これは、最表面への電極の取出や層間を接続する電極の形成方法として利用できる。
【００３４】
なお、注入だけではなく多層配線を形成した後にビアホールを形成して、金属層を蒸着あるいは埋込むことによっても層間の接続や最表面への電極の取出を可能にすることもできる。
【００３５】
上記のダイヤモンド配線基板の製造方法において好ましくは、イオン注入の注入エネルギおよび金属元素の種類の少なくともいずれかを変えることで、イオン注入における金属元素の注入深さが変えられる。
【００３６】
これにより、上述したように深さ方向の幅（厚さ）が異なる導電層を形成したり、多層配線構造を形成したりすることが可能となる。
【００３７】
上記のダイヤモンド配線基板の製造方法において好ましくは、ダイヤモンドの表面上に気相合成法によりダイヤモンド層を合成する工程がさらに備えられている。金属元素をイオン注入する工程と、イオンの注入後にダイヤモンド層を合成する工程とを繰返すことによって、互いに異なる平面上に配置された多層の導電層が形成される。
【００３８】
上記の特徴より、本発明では配線を施してから１０００℃付近でのダイヤモンドの合成を重ねてすることができる。このため、金属元素をイオン注入する工程とダイヤモンド層を合成する工程とを繰返すことにより、多層配線の総数をほとんど限りなくすることができるとともに、低融点・低抵抗率材料（Ａｌ、Ａｇ、Ａｕ、Ｍｇ）を配線金属に利用することもできる。
【００３９】
上記のダイヤモンド配線基板の製造方法において好ましくは、ダイヤモンドの表面上に形成されたマスク層をフォトリソグラフィ技術を用いてパターニングし、パターニングされたマスク層を通してダイヤモンド中へイオン注入することで所定形状の導電層が形成される。
【００４０】
これにより、マスクによる２次元的に制御されたパターニングが可能となる。
【００４１】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００４２】
図１は、本発明の一実施の形態におけるダイヤモンド配線基板の構成を概略的に示す斜視図である。図１を参照して、ダイヤモンド配線基板１０は、ダイヤモンド基板１と、導電層２、３、４とを有している。
【００４３】
導電層２、３、４は、ダイヤモンド基板１中に形成されており、金属元素が１０ｎｍ以上の厚みでかつ１０20ｃｍ-3以上の濃度で存在してなるものである。このため、導電層２の厚みＴ1、導電層３の厚みＴ2、および導電層４の厚みは各々１０ｎｍ以上である。なお、各導電層２、３、４の金属元素の濃度は１０22ｃｍ-3以下であることが好ましい。
【００４４】
また、導電層２、３、４に含まれる金属元素には、たとえば、低融点・低抵抗率なＡｌ、Ａｇ、Ａｕ、Ｍｇ、Ｃｕが用いられてもよく、またＷ、Ｍｏ、Ｎｂ、Ｐｔ、Ｉｒなどの高融点金属が用いられてもよく、また腐食されやすいアルカリ金属やアルカリ土類金属が用いられてもよい。また導電層２および３のように異なる平面上（異なる深さ位置）に多層配線として形成されていてもよい。また、それらの導電層２および３が導電層４のように深さ方向に長い幅（厚み）を有するもので、互いに電気的に接続されていてもよい。またこの導電層４は、ダイヤモンド基板１の表面に達して、その表面上に形成される電極５と電気的に接触していてもよい。
【００４５】
この導電層４は、図２の断面図に示すように各イオン注入工程で形成された導電領域４ａが、オーバーラップ領域４ｂを共有しながら深さ方向に積層されたものであってもよい。また、単にダイヤモンド基板１の表面に開けられたビアホールに充填された単一の金属層からなっていてもよい。
【００４６】
ダイヤモンド基板１は、天然のダイヤモンド基板であっても、人工（高圧合成）のダイヤモンド基板であっても、気相合成によるダイヤモンド基板であっても、多結晶ダイヤモンド基板であっても、配向制御された多結晶ダイヤモンド基板であっても、ヘテロエピタキシャル基板であっても、単結晶ダイヤモンド基板であっても構わない。ヘテロエピタキシャル基板や単結晶基板の場合には、注入時にチャネリングを起こさないように注意する必要がある。多結晶基板の場合には、表面がでこぼこしているとその表面から注入された金属元素よりなる導電層２や３にでこぼこ形状が反映するため好ましくない。単結晶基板か、ヘテロエピタキシャル基板か、配向制御された平坦な多結晶基板か、平坦に研磨された多結晶基板を用いることが好ましい。
【００４７】
高圧合成のダイヤモンドを用いる場合は、その形成方法は、
（１） 通常の定常の高温高圧状態から形成する方法、
（２） 爆発などの衝撃を利用する方法
のいずれであっても構わない。
【００４８】
さらに、気相合成のダイヤモンドを用いる場合、その形成方法には、
（１） 直流または交流電界により放電を起こし、原料ガスを活性化する方法、
（２） 熱電子放射材を加熱し、原料ガスを活性化する方法、
（３） ダイヤモンドを成長させる表面をイオンで衝撃する方法、
（４） レーザや紫外線などの光で原料ガスを励起する方法、
（５） 原料ガスを燃焼させる方法
など各種の方法があるが、いずれの方法であっても基板自体の絶縁性が確保できれば、本発明に用いることができる。ただし、基板をマイクロ波回路などの領域で利用する場合、基板の電磁波の損失が少ないものを使う必要があり、合成手法や合成された基板に注意が必要である。
【００４９】
次に、本発明の一実施の形態におけるダイヤモンド配線基板の製造方法について説明する。
【００５０】
図３〜図５は、本発明の一実施の形態におけるダイヤモンド配線基板の製造方法を工程順に示す概略斜視図である。図３を参照して、ダイヤモンド基板１の表面上に、たとえば直線状の開口パターン１１ａを有するマスク１１が形成または配置される。そのマスク１１を通して、１ＭｅＶ以上の注入エネルギで、かつ１０16ｃｍ-2以上のドーズ量で金属元素がイオン注入される。これにより、ダイヤモンド基板１の所定深さ位置に、金属元素が１０ｎｍ以上の厚みでかつ１０20ｃｍ-3以上の濃度で存在してなる導電層２が形成される。
【００５１】
図４を参照して、ダイヤモンド基板１の表面上に、たとえば直線状の開口パターン１２ａを有するマスク１２が形成または配置される。そのマスク１２を通して、１ＭｅＶ以上のエネルギで、かつ１０16ｃｍ-2以上のドーズ量で金属元素がイオン注入される。これにより、導電層２とは異なる深さ位置に、金属元素が１０ｎｍ以上の厚みでかつ１０20ｃｍ-3以上の濃度で存在してなる導電層３が形成される。ただし、（導電層２の注入エネルギ）＞（導電層１の注入エネルギ）の条件が必要である。
【００５２】
図５を参照して、ダイヤモンド基板１の表面上に、所定の開口パターン１３ａを有するマスク１３が形成または配置される。そのマスク１３を通して、ダイヤモンド基板１に金属元素が、１０16ｃｍ-2以上のドーズ量で、注入深さを変えて複数回イオン注入される。これにより、図２に示すように注入深さの異なる複数の導電領域４ａを互いにオーバーラップするように形成することで、導電層２と３とを電気的に接続するとともにダイヤモンド基板１の表面に達する導電層４が形成される。
【００５３】
なお、金属元素の注入深さは、イオンの注入エネルギの変更によって変えられてもよく、また金属元素の種類を変更することによって変えられてもよく、また金属元素の注入経路に何らかの層を介在させることによって変えられてもよい。
【００５４】
また、写真製版技術およびエッチング技術を用いてダイヤモンド基板１にビアホールを形成し、そのビアホール内を金属などで埋込むようにして単一の導電層４を形成することもできる。
【００５５】
また、マスク層１１、１２、１３は、フォトリソグラフィ技術によって形成された開口パターン１１ａ、１２ａ、１３ａを有するものであってもよく、またダイヤモンド基板１の表面から間隔をおいて配置されたメタルマスクであってもよい。
【００５６】
本実施の形態のダイヤモンド配線基板は、通信系の光増幅用の高出力のレーザダイオード用としてや通信衛星のマイクロ波出力用の回路基板としてや高出力電力制御用のパワーモジュール用としてなど、半導体デバイスが高出力で利用される用途に用いることが可能である。
【００５７】
【実施例】
以下、本発明の実施例について説明する。
【００５８】
（実施例１）
図６に示すようなパターンを持ったメタルマスク１１１ａを通して、単結晶および多結晶ダイヤモンド基板１０１にＭｅＶオーダのエネルギを持ったイオンの注入を行なった。その結果、メタルマスク１１１ａのパターンと同様の注入領域（導電層）１０２を形成することができた。この注入領域１０２は、メタルマスク１１１ａを用いなくても、図２に示すように、パターニングされたマスク材１１１ｂを通してＭｅＶオーダのエネルギを持ったイオンを注入することによっても形成できた。この場合、マスク材の存在しない領域の真下に注入領域１０２が形成された。このときマスク材料１１１ａ、１１１ｂの膜厚は材質によっても、注入エネルギによっても異なるが、１０μｍ以上必要である。
【００５９】
次に、注入エネルギを変化させたときの注入領域の抵抗の変化について調べた。この抵抗の変化についてはイオン種をＣｕ、Ａｌ、Ｂの各々について測定した。その結果を表１〜表３に示す。
【００６０】
またドーズ量を変化させたときの注入領域の抵抗の変化について調べた。これについてはイオン種をＣｕ、Ａｌの場合について調べた。その結果を表４および５に示す。
【００６１】
【表１】
【表２】
【表３】
【表４】
【表５】
上記の結果では、測定方法１と測定方法２との２種類の方法で測定した抵抗値を示した。測定方法１では、図８に示すように注入領域１０２の両端に電圧を印加したとき、流れる電流Ｉ１と測定される電圧Ｖ１との比で決まる注入領域１０２の抵抗値で評価した。また測定方法２では、図９および図１０に示すように注入領域１０２と表面電極１０５との間の電流電圧特性より決まる抵抗値で評価した。なお、図１０は図９の断面を示す図である。
【００６７】
表１〜表３の結果より、注入エネルギが大きくなると注入領域の深さは深くなり、表面層との間の抵抗が大きくなることがわかった。また表４および表５の結果より、ドーズ量が１×１０16ｃｍ-2以上となってくると、注入により形成した注入領域はメタリックとなり、低抵抗層が形成できることがわかった。
【００６８】
なお、注入領域の深さは０．５μｍ以上が好ましいと思われる。
（実施例２）
実施例１と同様な方法で金属元素の注入領域を形成し、電極に電流を徐々に増加させて流す実験を行なった。ガラス上やガラス中に形成した微少電極（１μｍ幅）に比べ、ダイヤモンド中に形成した微少電極（１μｍ幅）は高い電力供給量（２〜３Ｗ）でも抵抗の変動が見られ、電極の損傷が見られた。このことはダイヤモンド中の電極は耐電力性が大きいことを示している。
【００６９】
（実施例３）
図１１および図１２は、本発明の実施例３におけるダイヤモンド配線基板の製造方法を工程順に示す断面図（ａ）、平面図（ｂ）である。まず図１１を参照して、ダイヤモンド基板１０１上にメタルマスクまたはマスク材料をパターニングしたマスク１１３を配置または形成した後、このマスク１１３を通して所定の注入エネルギでイオンの注入を行なった。これにより、ダイヤモンド基板１０１の所定深さに注入領域１０４ａを形成した。
【００７０】
この後、図１２に示すように高いエネルギ（８ＭｅＶ）から低いエネルギ（〜４０ｋｅＶ）まで注入領域の分布が重なるように、とびとびのエネルギ値（たとえば８ＭｅＶ、６ＭｅＶ、４ＭｅＶ、２ＭｅＶ、０．４ＭｅＶ、１００ｋｅＶ、４０ｋｅＶというふうなエネルギ間隔）で注入した。エネルギを変化させると、注入深さ（注入層厚）が変化し、表面層との抵抗値が減少し、表面への導通が起こることがわかった。表面への導通接続が１０Ω以下の抵抗を実現できた。このことは、表１〜３の結果が接触抵抗を通した結果であることを考慮して、その結果より判断できた。
【００７１】
このように形成した注入領域１０４を、図８の４ヶ所のパッド部分や、図９のＶ２を接触させるパッド部分に応用した。
【００７２】
（実施例４）
図１３および図１４は、本発明の実施例４におけるダイヤモンド配線基板の製造方法を工程順に示す断面図（ａ）、平面図（ｂ）である。まず図１３を参照して、ダイヤモンド基板１０１上に、直線状の開口パターン１１１ａを有するマスク１１１を配置または形成した後、このマスク１１１を通してイオンを高エネルギ（８ＭｅＶ）で注入することで、金属元素の注入領域１０２を形成した。この後、図１４に示すように注入領域１０２と直交する方向に延びる開口パターンを有するマスク１１２を通してイオンを低いエネルギ（２ＭｅＶ）で注入した。これにより、注入領域１０２よりも浅い位置に金属元素の注入領域１０３を形成した。
【００７３】
なお、図１４では、注入領域１０３真上に、マスク１１２の開口パターンが位置している。
【００７４】
得られたダイヤモンド配線基板についてＳＩＭＳで原子の深さ方向の分布を調べたところ、２つのピークを持つ、分離された分布が得られた。また注入領域１０２と１０３との間の抵抗値（層間の抵抗値）を調べると１０ｋΩ以上の大きな値が得られた。水素プラズマ中、８００〜１０００℃のアニールによって層間の抵抗値は１桁程度以上大きくなる傾向を示した。これにより、層間の抵抗値の高い多層構造の注入領域を形成できることがわかった。
【００７５】
（実施例５）
図１５は、本発明の実施例５におけるダイヤモンド配線基板の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【００７６】
まず、実施例４と同様な方法で、高エネルギ（８ＭｅＶ）とそれより低いエネルギ（２ＭｅＶ）で図１４に示すような多層構造の注入領域１０２、１０３を形成した。この後、図１５に示すようにマスク１１３を通して、注入領域１０２と１０３との交差部に、注入エネルギを８、６、４、２ＭｅＶと変えて複数回イオン注入を施した。これにより、注入領域１０２と１０３とを電気的に接続するための複数の注入層１０４ａを形成した。これにより、層間の電気抵抗が１０ｋΩ以上の大きな値から１０Ω以下の小さな値となることが確認された。
【００７７】
また注入エネルギを変化させた場合について説明したが、注入エネルギが一定でも、同じ構成を製造することができる。図１６を参照して、注入エネルギを８ＭｅＶと一定とした上で、薄い膜１２１を注入表面の手前に置き、その薄い膜の膜厚を変化させることにより、イオンがダイヤモンド基板１０１に注入される際のエネルギをほぼ連続で変化させることもできる。これにより、層間の電気抵抗値が５Ω以下の小さな値を得ることもできた。
【００７８】
（実施例６）
図１７は、本発明の実施例６におけるダイヤモンド配線基板の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【００７９】
実施例５と同様な方法により、実施例３の方法を組合せて層間および最表面に注入領域を形成することができ、図１７に示すように注入領域１０２と１０３とに共通のコンタクト層１０４を形成することができた。このコンタクト層１０４はダイヤモンド配線基板１０１の表面に達している。またこの構成における接触抵抗値は実施例３とほぼ同じ値を示した。
【００８０】
（実施例７）
図１８は、本発明の実施例７におけるダイヤモンド配線基板の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【００８１】
図１８を参照して、実施例４と同様な方法でダイヤモンド基板１０１中に層間絶縁した注入領域１０２、１０３を形成した。その後、注入領域１０２と１０３との交差部分をＲＩＥやイオンビームエッチング技術により注入領域１０２に達するまでエッチングをした。それによりできた穴内に蒸着あるいは５００℃以下の融点の金属を埋込んで電極１０４とした。低融点の金属はダイヤモンドとの濡れ性が悪いために、その穴にＴｉを蒸着しておくと密着性が上がり、蒸着されていない部分には金属が付きにくかったので電極の分離に最適であった。
【００８２】
（実施例８）
図１９〜図２１は、本発明の実施例８におけるダイヤモンド配線基板の製造方法を工程順に示す断面図（ａ）、平面図（ｂ）である。
【００８３】
図１９を参照して、実施例１と同様にダイヤモンド基板１０１中に適当なパターンの注入領域１０２をＣｕイオンを８ＭｅＶのエネルギで注入することにより形成した。この後、図２０に示すようにダイヤモンド基板１０１上にノンドープのダイヤモンド層１３１を気相合成法で０．３μｍ以上の厚みで形成した。この後、図２１に示すようにＣｕイオンを２ＭｅＶの注入エネルギでイオン注入することにより別のパターンの注入領域１０３を形成した。なお、図２１では、注入領域１０３の真上にマスク１１２の開口パターンが位置している。
【００８４】
形成するダイヤモンド層１３１の膜厚を大きくすると層間の絶縁抵抗が増加した。またダイヤモンド層１３１を３μｍ以上の厚みで形成すると、２回目に注入するイオンの注入エネルギが同じ８ＭｅＶでも層間絶縁を確保することができた。また、２層だけでなく、３層、４層またはそれ以上の層と積み重ねることもできた。
【００８５】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８６】
【発明の効果】
以上説明したように、本発明のダイヤモンド配線基板およびその製造方法によれば、材料中最高の熱伝導率を持つダイヤモンドに多層配線を施すことが可能となり、高出力マイクロ波回路を含む高出力電子回路基板として好適な基板を得ることができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態におけるダイヤモンド配線基板の構成を概略的に示す斜視図である。
【図２】 本発明の一実施の形態におけるダイヤモンド配線基板の構成を概略的に示す部分断面図である。
【図３】 本発明の一実施の形態におけるダイヤモンド配線基板の製造方法の第１工程を示す概略斜視図である。
【図４】 本発明の一実施の形態におけるダイヤモンド配線基板の製造方法の第２工程を示す概略斜視図である。
【図５】 本発明の一実施の形態におけるダイヤモンド配線基板の製造方法の第３工程を示す概略斜視図である。
【図６】 メタルマスクを用いて注入領域を形成する様子を示す概略斜視図である。
【図７】 パターニングされたマスク材料を用いて注入領域を形成する様子を示す概略斜視図である。
【図８】 測定方法１を説明するための概略斜視図である。
【図９】 測定方法２を説明するための概略斜視図である。
【図１０】 測定方法２を説明するための概略断面図である。
【図１１】 本発明の実施例３におけるダイヤモンド配線基板の製造方法の第１工程を示す断面図（ａ）、平面図（ｂ）である。
【図１２】 本発明の実施例３におけるダイヤモンド配線基板の製造方法の第２工程を示す断面図（ａ）、平面図（ｂ）である。
【図１３】 本発明の実施例４におけるダイヤモンド配線基板の製造方法の第１工程を示す断面図（ａ）、平面図（ｂ）である。
【図１４】 本発明の実施例４におけるダイヤモンド配線基板の製造方法の第２工程を示す断面図（ａ）、平面図（ｂ）である。
【図１５】 本発明の実施例５におけるダイヤモンド配線基板の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【図１６】 本発明の実施例５におけるダイヤモンド配線基板の別の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【図１７】 本発明の実施例６におけるダイヤモンド配線基板の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【図１８】 本発明の実施例７におけるダイヤモンド配線基板の製造方法を示す断面図（ａ）、平面図（ｂ）である。
【図１９】 本発明の実施例８におけるダイヤモンド配線基板の製造方法の第１工程を示す断面図（ａ）、平面図（ｂ）である。
【図２０】 本発明の実施例８におけるダイヤモンド配線基板の製造方法の第２工程を示す断面図（ａ）、平面図（ｂ）である。
【図２１】 本発明の実施例８におけるダイヤモンド配線基板の製造方法の第３工程を示す断面図（ａ）、平面図（ｂ）である。
【符号の説明】
１，１０１ ダイヤモンド基板、２，３，４ 導電層、１０２，１０３，１０４ 注入領域、５，１０５ 電極、１０ ダイヤモンド配線基板。
Claims (11)
- ダイヤモンドと、
前記ダイヤモンド中に、金属元素が１０ｎｍ以上の厚みでかつ１０20ｃｍ-3以上の濃度で存在してなる、イオン注入により形成された導電層とを備え、
前記導電層をなす前記金属元素は、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、ＭｇおよびＡｌよりなる群から選ばれる１種以上の金属元素である、ダイヤモンド配線基板。 - 前記導電層を複数有しており、
複数の前記導電層は、前記ダイヤモンド表面から互いに異なる深さ位置に配置されている、請求項１に記載のダイヤモンド配線基板。 - 複数の前記導電層は前記ダイヤモンド中にて互いに電気的に接続されている、請求項２に記載のダイヤモンド配線基板。
- 前記ダイヤモンド表面に形成された少なくとも１つの電極をさらに備え、
複数の前記導電層の少なくとも１つは前記少なくとも１つの電極に電気的に接続されている、請求項２または３に記載のダイヤモンド配線基板。 - ダイヤモンド中に、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、ＭｇおよびＡｌよりなる群から選ばれる１種以上の金属元素を１ＭｅＶ以上のエネルギで、かつ１０16ｃｍ-2以上のドーズ量でイオン注入することにより、前記金属元素が１０ 20 ｃｍ -3 以上の濃度で存在してなる導電層を形成する、ダイヤモンド配線基板の製造方法。
- 前記ダイヤモンド中への前記金属元素の注入深さを変えて前記イオン注入を複数回行なう、請求項５に記載のダイヤモンド配線基板の製造方法。
- 複数回の前記イオン注入の各々で注入される前記金属元素の分布が重複しながら深さ方向に積み重なることで単一の前記導電層を形成する、請求項６に記載のダイヤモンド配線基板の製造方法。
- 複数回の前記イオン注入の各々で注入される前記金属元素の分布が重複しないように異なる深さ位置に配置されることで、多層に分割された複数の前記導電層を形成する、請求項６に記載のダイヤモンド配線基板の製造方法。
- 前記イオン注入の注入エネルギおよび前記金属元素の種類の少なくともいずれかを変えることで、前記イオン注入における前記金属元素の注入深さを変える、請求項６〜８のいずれかに記載のダイヤモンド配線基板の製造方法。
- 前記ダイヤモンドの表面上に気相合成法によりダイヤモンド層を合成する工程をさらに備え、
前記金属元素をイオン注入する工程と、前記イオンの注入後に前記ダイヤモンド層を合成する工程とを繰返すことによって、互いに異なる平面上に配置された多層の前記導電層を形成する、請求項５〜９のいずれかに記載のダイヤモンド配線基板の製造方法。 - 前記ダイヤモンドの表面上に形成されたマスク層をフォトリソグラフィ技術を用いてパターニングし、パターニングされた前記マスク層を通して前記ダイヤモンド中へ前記イオン注入をすることで所定形状の前記導電層を形成する、請求項５〜１０のいずれかに記載のダイヤモンド配線基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000010708A JP4529212B2 (ja) | 2000-01-19 | 2000-01-19 | ダイヤモンド配線基板およびその製造方法 |
| US09/765,238 US6423982B2 (en) | 2000-01-19 | 2001-01-16 | Diamond interconnection substrate and a manufacturing method therefor |
| EP01300474A EP1119045B1 (en) | 2000-01-19 | 2001-01-19 | Diamond interconnection substrate manufacturing method |
| DE60142458T DE60142458D1 (de) | 2000-01-19 | 2001-01-19 | Methode zur Herstellung eines Diamant-Verbindungssubstrats |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000010708A JP4529212B2 (ja) | 2000-01-19 | 2000-01-19 | ダイヤモンド配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001203429A JP2001203429A (ja) | 2001-07-27 |
| JP4529212B2 true JP4529212B2 (ja) | 2010-08-25 |
Family
ID=18538695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000010708A Expired - Fee Related JP4529212B2 (ja) | 2000-01-19 | 2000-01-19 | ダイヤモンド配線基板およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6423982B2 (ja) |
| EP (1) | EP1119045B1 (ja) |
| JP (1) | JP4529212B2 (ja) |
| DE (1) | DE60142458D1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1438669B1 (en) | 2001-06-27 | 2014-01-22 | SKKY Incorporated | Improved media delivery platform |
| US7829377B2 (en) | 2005-01-11 | 2010-11-09 | Apollo Diamond, Inc | Diamond medical devices |
| US7122837B2 (en) | 2005-01-11 | 2006-10-17 | Apollo Diamond, Inc | Structures formed in diamond |
| EP1842227A2 (en) * | 2005-01-11 | 2007-10-10 | Inc. Apollo Diamond | Diamond medical devices |
| US8327312B2 (en) * | 2010-07-27 | 2012-12-04 | International Business Machines Corporation | Assessing printability of a very-large-scale integration design |
| US9040345B2 (en) * | 2012-03-20 | 2015-05-26 | The United States Of America, As Represented By The Secretary Of The Navy | Laser ablation technique for electrical contact to buried electrically conducting layers in diamond |
| US9504158B2 (en) * | 2014-04-22 | 2016-11-22 | Facebook, Inc. | Metal-free monolithic epitaxial graphene-on-diamond PWB |
| JP7096143B2 (ja) * | 2017-11-17 | 2022-07-05 | トヨタ自動車株式会社 | ダイヤモンド半導体基板の製造方法 |
| US10896861B2 (en) * | 2019-04-22 | 2021-01-19 | Raytheon Company | Heterogeneous multi-layer MMIC assembly |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737835A (ja) * | 1993-06-28 | 1995-02-07 | Matsushita Electric Ind Co Ltd | ダイヤモンド半導体素子およびその電極の形成方法 |
| JPH1041300A (ja) * | 1996-07-25 | 1998-02-13 | Sony Corp | 配線または接続部の形成方法及び半導体装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58160860A (ja) * | 1982-03-18 | 1983-09-24 | Rikagaku Kenkyusho | 電気化学的試験・分析用電極 |
| JPS60208852A (ja) * | 1984-04-03 | 1985-10-21 | Agency Of Ind Science & Technol | 半導体立体回路素子 |
| JPS62257794A (ja) * | 1986-04-30 | 1987-11-10 | 日新電機株式会社 | 積層配線基板とその製造方法 |
| JPH07112104B2 (ja) * | 1987-06-16 | 1995-11-29 | 富士通株式会社 | 超電導配線ダイヤモンド回路基板の製造方法 |
| JP2689986B2 (ja) * | 1988-07-13 | 1997-12-10 | 富士通株式会社 | 電子装置 |
| JPH0536847A (ja) * | 1991-08-02 | 1993-02-12 | Fujitsu Ltd | ダイヤモンド多層配線基板の製造方法 |
| JPH05117088A (ja) * | 1991-10-25 | 1993-05-14 | Sumitomo Electric Ind Ltd | ダイヤモンドのｎ型及びｐ型の形成方法 |
| US5334306A (en) * | 1991-12-11 | 1994-08-02 | At&T Bell Laboratories | Metallized paths on diamond surfaces |
| JPH05175359A (ja) * | 1991-12-20 | 1993-07-13 | Fujitsu Ltd | ダイヤモンド多層配線基板の製造方法 |
| ZA933939B (en) * | 1992-06-05 | 1993-12-30 | De Beers Ind Diamond | Diamond doping |
| JP3555114B2 (ja) * | 1993-03-10 | 2004-08-18 | 住友電気工業株式会社 | ダイヤモンドの平坦化法 |
| JPH06326431A (ja) * | 1993-03-15 | 1994-11-25 | Toshiba Corp | 回路基板 |
| US5371383A (en) * | 1993-05-14 | 1994-12-06 | Kobe Steel Usa Inc. | Highly oriented diamond film field-effect transistor |
| JP3309492B2 (ja) | 1993-05-28 | 2002-07-29 | 住友電気工業株式会社 | 半導体装置用基板 |
| US5391914A (en) * | 1994-03-16 | 1995-02-21 | The United States Of America As Represented By The Secretary Of The Navy | Diamond multilayer multichip module substrate |
| DE4415601C2 (de) * | 1994-05-04 | 1997-12-18 | Daimler Benz Ag | Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung |
| JPH08293543A (ja) * | 1995-04-25 | 1996-11-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH10261712A (ja) * | 1997-03-19 | 1998-09-29 | Sanyo Electric Co Ltd | 導電領域の形成方法及び薄膜素子 |
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US6027988A (en) * | 1997-05-28 | 2000-02-22 | The Regents Of The University Of California | Method of separating films from bulk substrates by plasma immersion ion implantation |
| US6274459B1 (en) * | 1998-02-17 | 2001-08-14 | Silicon Genesis Corporation | Method for non mass selected ion implant profile control |
-
2000
- 2000-01-19 JP JP2000010708A patent/JP4529212B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-16 US US09/765,238 patent/US6423982B2/en not_active Expired - Fee Related
- 2001-01-19 DE DE60142458T patent/DE60142458D1/de not_active Expired - Lifetime
- 2001-01-19 EP EP01300474A patent/EP1119045B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737835A (ja) * | 1993-06-28 | 1995-02-07 | Matsushita Electric Ind Co Ltd | ダイヤモンド半導体素子およびその電極の形成方法 |
| JPH1041300A (ja) * | 1996-07-25 | 1998-02-13 | Sony Corp | 配線または接続部の形成方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1119045A3 (en) | 2007-11-07 |
| US6423982B2 (en) | 2002-07-23 |
| EP1119045B1 (en) | 2010-06-30 |
| US20010017373A1 (en) | 2001-08-30 |
| JP2001203429A (ja) | 2001-07-27 |
| DE60142458D1 (de) | 2010-08-12 |
| EP1119045A2 (en) | 2001-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI377695B (en) | Photonic crystal light emitting device with multiple lattices | |
| JP2753663B2 (ja) | モノリシックレーザーダイオードアレー | |
| CN105895737B (zh) | 用于制造太阳能电池的方法和结构 | |
| TWI343662B (en) | Radiation-emitting semiconductor body with carrier substrate and the method for fabricating the same | |
| KR101352265B1 (ko) | 고체 상태 발광기를 위한 설계 구조 | |
| US7364624B2 (en) | Wafer handling apparatus and method of manufacturing thereof | |
| TWI532209B (zh) | 一種用於形成一埋入式金屬層結構的方法 | |
| KR101647515B1 (ko) | 반도체 칩용 금속 배선 구조의 제조 방법, 그리고 반도체 칩용 금속 배선 구조 제조를 위한 금속 배선 구조 제조 장치의 제어 방법 | |
| JP4529212B2 (ja) | ダイヤモンド配線基板およびその製造方法 | |
| JPH02504092A (ja) | 積層回路における層間導電路の製造 | |
| JPH0677102A (ja) | 半導体装置及びその製造方法 | |
| JPH0794077A (ja) | 電子デバイス | |
| JPS62136897A (ja) | セラミツク回路基板の製造方法 | |
| JP3477855B2 (ja) | 固体エレクトロルミネッセント装置及びその製造方法 | |
| WO2006033711A2 (en) | Semiconductor light source and method of making | |
| JPH06502277A (ja) | 半導体エレメントの、例えばダイオードの製造法 | |
| JPH10261712A (ja) | 導電領域の形成方法及び薄膜素子 | |
| JP3720254B2 (ja) | 薄膜太陽電池及びその製造方法 | |
| EP1796087A2 (en) | Light scattering layer for electronic device comprising nano-particles, stacked structure comprising light scattering layer for thin film transistor, and methods of forming the same | |
| JP3532512B2 (ja) | 発光基板の作製方法 | |
| JP7290864B2 (ja) | 構造体、テラヘルツ帯域電磁波発振素子及びテラヘルツ帯域電磁波発振素子の動作方法 | |
| CN102117872A (zh) | 发光二极管制作方法 | |
| WO2012082478A2 (en) | Oxide based led beol integration | |
| JP2003347675A5 (ja) | ||
| TW200417045A (en) | Radiation-emitting semiconductor device and method of manufacturing such a device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081015 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |