JPH1041300A - 配線または接続部の形成方法及び半導体装置 - Google Patents

配線または接続部の形成方法及び半導体装置

Info

Publication number
JPH1041300A
JPH1041300A JP19657796A JP19657796A JPH1041300A JP H1041300 A JPH1041300 A JP H1041300A JP 19657796 A JP19657796 A JP 19657796A JP 19657796 A JP19657796 A JP 19657796A JP H1041300 A JPH1041300 A JP H1041300A
Authority
JP
Japan
Prior art keywords
wiring
forming
ion implantation
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19657796A
Other languages
English (en)
Inventor
Kazunari Ikeda
和斎 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19657796A priority Critical patent/JPH1041300A/ja
Publication of JPH1041300A publication Critical patent/JPH1041300A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 配線や接続孔の形成のためのパターニング時
のレジスト工程やエッチング工程に伴う問題点を無く
し、多層構造の重ね合わせのマージンを向上でき、平坦
化等の工程数の増加を抑えられ、簡明に配線または接続
部を得られる配線または接続部の形成方法、及びこのよ
うな簡明な構成で配線または接続部を形成した半導体装
置を提供する。 【解決手段】絶縁膜11′〜13′上に、形成すべき
配線11〜13または接続部31,32に対応するパタ
ーンでマスク41〜43を形成し、金属イオンあるいは
不純物イオンを上記マスクを介して上記絶縁膜にイオン
注入することにより、該絶縁膜についてこれを部分的に
電気的特性を変化させ、これによって配線または接続部
を形成する。上記配線または接続部を形成した半導体
装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電気的分野で利用
される技術に関するものであって、特に電子技術につい
て、第1に配線または接続部の形成方法に関し、特に、
半導体装置の製造の場合などに好適に用いることができ
る配線または接続部の形成方法に関するものであり、第
2にこの配線または接続部の形成方法により得られる半
導体装置に関するものである。本発明は、たとえば、多
層配線構造を有する各種半導体装置製造の分野で好まし
く利用することができる。
【0002】
【従来の技術】この種の技術、たとえば多層配線構造を
有する半導体装置については、従来その製造の際、配線
の形成のためのフォトレジスト工程やエッチング工程、
また配線間を接続する接続孔を形成するためのフォトレ
ジスト工程やエッチング工程において数々の解決すべき
問題点があり、さらに、配線間の層間平坦化とか、ある
いは設計の自由度のてんなどで、種々問題が残ってい
る。VLSI、ULSI等に見られるように、半導体装
置はその微細化が進んでいるが、このような半導体装置
の微細化、集積化が進展するに伴い、上記の問題はます
ます重要になる。
【0003】以下、従来技術の問題点について、図面を
参照して、具体的に説明する。図4に示すのは、下側
(基板側)から、第1層配線11a、第2層配線12
a、第3層配線13aの各配線層が形成された多層配線
構造であり、特に、各配線層がアルミニウム系材料から
なる多層アルミニウム配線構造である。なお、図示して
いないが、この例は半導体基板上にポリシリコンからな
るゲート電極が形成されて、その上に上記多層アルミニ
ウム配線11a,12a,13aが形成されているもの
である。図4中、符号10は、下地を示す(他の各図に
おいても同じ)。下地10は、この例では、半導体基板
(ここではシリコン基板)上に形成した絶縁膜であり、
たとえば二酸化シリコン膜である。このような多層アル
ミニウム配線構造は、従来技術においては、次のように
形成される。
【0004】ゲート材として、第1層ポリシリコン層
を、CVD等の手段で形成する。このポリシリコン層に
ついて、パターニングを行って所望のゲート構造を得、
さらに適宜必要な加工を行う。
【0005】次いで、第1層アルミニウムの成膜、及び
レジスト工程と、エッチングによるパターニングを行っ
て、第1層アルミニウム配線11aを形成する。すなわ
ち、第1層アルミニウムを、蒸着や、あるいはスパッタ
等、適宜手段により成膜し、該成膜した第1層アルミニ
ウム(ここではスパッタアルミニウム)を、フォトリソ
グラフィー技術により形成したレジストマスクを用い
て、エッチングにより、パターニングする。これによ
り、第1層アルミニウム配線11aを形成する。
【0006】次に、層間平坦化工程を行う。すなわち、
二酸化シリコン等を成分とする平坦化膜を成膜して、平
坦化層間膜21aを形成する。
【0007】上記層間膜21aに、第1層アルミニウム
配線11aと上層配線(第2層配線)とのコンタクトを
とるための接続孔31aを形成する。この接続孔31a
形成のためには、接続孔形成用のレジストマスクのフォ
トリソグラフィー技術による形成、及び接続孔形成のエ
ッチング工程が要される。
【0008】次いで、第2層アルミニウム配線12aの
形成、及び同時に、接続孔31aのアルミニウムによる
埋め込みによるコンタクトの形成を行う。これも第2層
アルミニウムの成膜(同時に接続孔31aへの埋め込
み)、及びレジスト工程と、エッチングによるパターニ
ングを要する。すなわち、第2層アルミニウムを、蒸着
や、あるいはスパッタ等、適宜手段により成膜し、該成
膜した第2層アルミニウムを、フォトリソグラフィー技
術により形成したレジストマスクを用いて、エッチング
により、パターニングして、これにより、第2層アルミ
ニウム配線12aを形成する。
【0009】次に、前記と同様にして層間平坦化工程を
行う。すなわち、第2層アルミニウム配線12a上に平
坦化膜を成膜して、平坦化層間膜22aを形成する。
【0010】さらにこの層間膜22aに、第2層アルミ
ニウム配線12aと上層配線(第3層配線)とのコンタ
クトをとるための接続孔32aを形成する。この接続孔
32a形成のためには、再度、接続孔形成用のレジスト
マスクのフォトリソグラフィー技術による形成、及び接
続孔形成のエッチング工程が要される。
【0011】次いで、第3層アルミニウム配線13aの
形成、及び同時に、接続孔32aのアルミニウムによる
埋め込みによるコンタクトの形成を行う。これも第3層
アルミニウムの成膜(同時に接続孔32aへの埋め込
み)、及びレジスト工程と、エッチングによるパターニ
ングを要する。すなわち、第3層アルミニウムを、蒸着
や、あるいはスパッタ等、適宜手段により成膜し、該成
膜した第3層アルミニウムを、フォトリソグラフィー技
術により形成したレジストマスクを用いて、エッチング
により、パターニングして、これにより、第3層アルミ
ニウム配線13aを形成して、図4の構造を得る。
【0012】さらに多層の配線構造を要する場合は、上
記のプロセスを、繰り返して行う。
【0013】
【発明が解決しようとする課題】上記したような従来技
術には、次に述べるような問題点がある。まず、配線形
成時のエッチングについては、アルミニウム層等の配線
材料をエッチングする場合、オーバーエッチングを要す
る場合、あるいはオーバーエッチングになってしまった
場合には、ハレーションによる断線のおそれがある。ま
た、アンダーエッチングとなった場合には、エッチング
残渣の問題がある。かつ、エッチングに際しては、エッ
チングのストッパ膜が必要となる。
【0014】かつ接続孔(コンタクト)形成時のエッチ
ングについては、オーバーエッチング時のコンタクトリ
ークの発生の問題があり、また、アンダーエッチング時
のコンタクトオープンのおそれという問題がある。
【0015】配線、及び接続孔(コンタクト)形成時の
フォトレジスト工程については、フォトリソグラフィー
におけるフォーカス、及び露光マージンの確保が必要で
あるという問題や、各層(レイヤー)間の重ね合わせマ
ージンの確保が必要であるという問題がある。
【0016】層間平坦化工程については、配線の多層化
に伴い、それに比例して工程数が増加するという問題が
ある。
【0017】さらに設計について、デザインルールの制
約(たとえばコンタクト上にコンタクトを配置すること
は不可という制約)があって、設計の自由度が制限され
ているという問題がある。
【0018】本発明は、上記従来技術の種々の問題点を
解決して、配線や接続孔の形成のためのパターニングに
要するレジスト工程やエッチング工程に伴う問題点を無
くし、かつ、多層構造の重ね合わせのマージンを向上で
き、さらに平坦化等の工程数の増加を抑えることができ
て、簡明な構成により配線または接続部を得ることがで
きる配線または接続部の形成方法を提供することを目的
とする。また、このような簡明な構成で配線または接続
部を形成した半導体装置を提供することを目的とする。
【0019】
【課題を解決するための手段】本発明の配線または接続
部の形成方法は、絶縁膜上に、形成すべき配線または接
続部に対応するパターンでマスクを形成し、金属イオン
あるいは不純物イオンを上記マスクを介して上記絶縁膜
にイオン注入することにより、該絶縁膜についてこれを
部分的に電気的特性を変化させ、これによって配線また
は接続部を形成することを特徴とするものである。本発
明においては、フォトリソグラフィーによって、配線、
または接続部(代表的にはコンタクトホール)のパター
ンを構成する。この場合、絶縁膜が、高絶縁性の絶縁膜
である場合については、金属イオン注入をたとえば高濃
度で行う。たとえば、アルミニウムをイオン注入する構
成をとることができ、その他、半導体装置製造の場合に
用いられている各種の金属のイオン注入を行うことがで
きる。半絶縁膜(半導体)については、リン、ヒ素、ホ
ウ素等の不純物をイオン注入する構成をとることができ
る。このようなイオン注入により、イオン飛程部分の膜
の電気的特性を変化させる。本発明においては、この電
気的特性の変化(代表的には絶縁膜の導電化、また、導
電化した絶縁膜の再絶縁化など)により、所望の配線
や、接続部を形成する。
【0020】この発明によれば、所望の配線や接続部の
形成は、絶縁膜にイオン注入を行うことだけで達成され
る。よって、必要なのは、絶縁膜の成膜と、イオン注入
の適正な制御のみである。エッチングは必須ではなく、
よってエッチングストッパは不要であり、オーバーエッ
チングやアンダーエッチングに伴う問題も回避できる。
イオン注入のためのマスク形成の際のフォーカス、及び
露光マージンについては、エッチングの場合よりも、そ
の確保は容易である。また、重ね合わせのマージンにつ
いては、格段にこれを向上できる。さらに、この発明に
よれば、層間絶縁膜を使用することなく、何層の多層配
線も形成可能である。よって、平坦化技術が不要になっ
て、工程の複雑化が無くなる。設計の自由度も、高くな
る。また、この発明によれば、イオン注入の制御により
所望の特性をもった配線や接続部を形成できるので、た
とえば、配線についてこれを抵抗体として形成すること
も、イオン注入の制御によるだけで容易に可能である。
よって、この発明は、任意の特性をもつ配線等の形成技
術として用いることができて、有利である。
【0021】また、本発明の半導体装置は、半導体基板
上に形成された2層以上の絶縁膜に対して、各絶縁膜に
ついて形成すべき配線に対応するパターンで形成したマ
スクを介して、各絶縁膜に金属イオンあるいは不純物イ
オンをイオン注入することにより、多層配線を形成する
とともに、形成された各配線間を接続する接続部を、形
成すべき接続部に対応するパターンで形成したマスクを
介して、金属イオンあるいは不純物イオンをイオン注入
することにより形成して得られたことを特徴とするもの
である。
【0022】この発明によれば、半導体装置は、上記し
た配線または接続部の形成方法による作用効果によって
歩留り良く適正かつ簡明に製造されて、この結果、信頼
性の高い、品質の良好なものとして得られる。
【0023】
【発明の実施の形態】以下本発明の実施の形態について
さらに詳細に説明し、また、本発明の好ましい実施の形
態の具体例について、図面を参照して説明する。但し当
然のことではあるが、本発明は図示実施の形態例に限定
されるものではない。
【0024】本発明の配線または接続部の形成方法にお
いては、絶縁膜上に、形成すべき配線または接続部に対
応するパターンでマスクを形成し、金属イオンあるいは
不純物イオンを上記マスクを介して上記絶縁膜にイオン
注入することにより、該絶縁膜についてこれを部分的に
電気的特性を変化させ、これによって配線または接続部
を形成するが、この場合に、イオン注入のエネルギを調
整することによって、絶縁膜中に形成される配線または
接続部の深さ方向の位置を制御する構成とすることがで
きる。このようにして、イオン注入時のエネルギを調整
することによって、絶縁膜中に形成される配線または接
続部の深さ方向の位置を制御し、所望の多層配線の適正
な形成が可能ならしめられる。
【0025】この発明は、2層以上の絶縁膜を形成し、
各絶縁膜に対して上記イオン注入を行うことにより、多
層配線を形成する態様で、実施することができる。この
とき、イオン注入のエネルギを調整することによって、
各絶縁膜に対してそれぞれイオン注入を行う構成とする
ことができる。このように、イオン注入時のエネルギを
調整することによって、絶縁膜中に形成される配線また
は接続部の深さ方向の位置を制御し、多層配線の形成を
可能とする。
【0026】またこの発明は、2層以上の絶縁膜を形成
し、各絶縁膜に対して上記イオン注入を行うことによ
り、多層配線を形成するとともに、各絶縁膜に形成され
た各配線間を接続する接続部を、上記イオン注入を行う
ことによって形成し、かつ、この多層配線の形成と接続
部の形成とは、順不同に行う構成とすることができる。
【0027】またこの発明は、イオン注入のエネルギを
調整することによって、各絶縁膜に対してそれぞれイオ
ン注入を行う構成とするとともに、イオン注入のエネル
ギを調整することによって、各接続部のイオン注入によ
る形成を行う構成とすることができる。
【0028】本発明に係る多層配線構造を有する半導体
装置は、半導体基板上に形成された2層以上の絶縁膜に
対して、各絶縁膜について形成すべき配線に対応するパ
ターンで形成したマスクを介して、各絶縁膜に金属イオ
ンあるいは不純物イオンをイオン注入することにより、
多層配線を形成するとともに、形成された各配線間を接
続する接続部を、形成すべき接続部に対応するパターン
で形成したマスクを介して、金属イオンあるいは不純物
イオンをイオン注入することにより形成して得られたも
のであるが、この発明の実施においても、上記配線また
は接続部の形成方法において採用できる各種の態様をと
ることができる。
【0029】以下、本発明の実施の形態の具体例につい
て、詳しく説明する。なお以下に具体的に記述するの
は、第4図に示した従来技術に対応させたもので、ポリ
シリコンゲート配線上の多層配線に適用したが、もちろ
んこれに限らず、その他適宜の配線ないしはコンタクト
構造の形成に適用可能である。
【0030】実施の形態例1 本発明の第1の実施の形態において得られた構造を図1
に示し、これを得る工程を、図2及び図3に示す。これ
らを参照して、以下本実施の形態例を説明する。
【0031】図1を参照する。図1は、この実施の形態
において得られた半導体装置の要部構造を示すものであ
る。これは、半導体基板上に形成された2層以上の絶縁
膜(図では、3層)に対して、各絶縁膜について形成す
べき配線に対応するパターンで形成したマスクを介し
て、各絶縁膜に金属イオンあるいは不純物イオンをイオ
ン注入することにより、多層配線11〜13を形成する
とともに、各配線11〜13間を接続する接続部31,
32を、形成すべき接続部に対応するパターンで形成し
たマスクを介して、金属イオンあるいは不純物イオンを
イオン注入することにより形成したものである。図1
中、イオン注入により形成された多層配線11〜13、
及び接続部31,32については、図示の明瞭のため、
特にハッチングを施した(図2及び図3も同じ)。
【0032】次に、図2及び図3を参照して、本例のプ
ロセスを説明する。図2(a)に示したのは、下地10
(本例では、半導体基板(ここではシリコン基板)上に
形成した二酸化シリコン膜等の絶縁膜である。)上に第
1層配線11を形成するための第1層絶縁膜11′を形
成し、必要に応じ適宜パターニングした状態である。こ
こでは既存のポリシリコン成膜CVD装置などの中で、
第1層絶縁膜11′として、ポリシリコン膜を形成し
た。本例においても、前記した従来技術におけると同
様、あらかじめゲート構造(図示せず)を形成してあ
る。たとえばゲート材として、第1層ポリシリコン層
を、CVD等の手段で形成する。このポリシリコン層に
ついて、パターニングを行って所望のゲート構造を得、
さらに適宜必要な加工を行う。具体的にはたとえば、半
導体基板(ここではシリコン基板)に、シリコンナイト
ライド等の耐酸化膜を用いた選択酸化技術等のLOCO
Sパターニング技術等を用いて素子分離領域を形成し、
RIE等で耐酸化膜等を除去し、必要に応じ、フォトレ
ジスト工程でレジストマスクを形成してイオン注入によ
りウェル領域等の形成のためのイオンの打ち込みを行
い、さらに、ゲート酸化等によりゲート絶縁膜の形成を
行って、次いでゲート材料とする半導体材料としてポリ
シリコン膜(あるいはいわゆるポリサイド膜としてシリ
サイド/ポリシリコンでもよい)をCVD等で形成し、
所望のゲート構造とする。このゲート電極形成用のポリ
シリコンが第1層ポリシリコンとなるので、上記第1層
配線11形成用第1層絶縁膜11′であるポリシリコン
膜は、第2層ポリシリコンと言うことになる。
【0033】次に、図2(b)を参照する。上記のよう
に、第1層配線11形成用第1層絶縁膜11′として
ポリシリコン膜をCVD等して形成したのち、次の工程
を行う。すなわち、配線形成用のマスク形成工程(こ
こでは第1層配線11形成用のマスク41の形成の工
程)を、フォトリソグラフィー技術を用いたレジスト工
程によって形成する。マスク41は、第1層配線11が
形成されるべき部分が開口したパターンになっている。
このマスク41を用いて、たとえば既存のイオン注入装
置を用いて、ヒ素イオン(As+ )あるいはリンイオン
(P+ )等の不純物イオンのイオン注入Iを行い、この
イオン注入Iによって、第1層配線11を形成する。本
例では、具体的にはリンイオン(P+ )の深めのイオ
ン注入を行って、その部分のポリシリコンの導電性を向
上させ、このイオン注入部を第1層配線11とする。こ
の場合に、イオン注入の深さは、イオンの注入条件(た
とえば注入エネルギ等)によりコントロールして、適正
なものとする。たとえば、リンイオンを、注入エネルギ
100keV、ドーズ量5E15/cm2 で注入する。
【0034】次に本例では、絶縁性を向上させるイオン
注入、たとえば酸素イオン(O+ )あるいは窒素イオン
(N+ )のイオン注入を行って、層間絶縁膜21を形成
する。ここでは具体的には図2(c)に符号IIで示し
たように、同マスク41をそのまま利用して、窒素イ
オン(N+ )の浅めのイオン注入を行い、層間絶縁膜2
1を形成する。この場合にも、イオン注入の深さは、イ
オンの注入条件(たとえば注入エネルギ等)によりコン
トロールして、適正なものとする。たとえば、窒素イオ
ンを、注入エネルギ20keV、ドーズ量1E16/c
2 で注入する。
【0035】次に、図3(a)を参照する。再度、ポ
リシリコン膜(本例では第3層ポリシリコンということ
になる)をCVD等により形成して、第2層配線12形
成用絶縁膜12′とする。次いで、接続部形成用のマ
スク42を形成する。このマスク42も、フォトリソグ
ラフィー技術を用いたレジスト工程によって形成するも
ので、これは、接続部31(第1層配線11と第2層配
線12とを接続するコンタクト)が形成されるべき部分
が開口したパターンになっている。このマスク42を用
いて、ヒ素イオン(As+ )あるいはリンイオン
(P+ )等の不純物イオンのイオン注入IIIを行い、
このイオン注入IIIによって、接続部31を形成する
わけであるが、本例では、具体的にはリンイオン(P
+ )のイオン注入を行って、その部分のポリシリコンの
導電性を向上させ、このイオン注入部を接続部31とす
る。この際には、イオン注入は、最も深く打ち込みを行
うことになる。
【0036】本例では次に、前記したの工程に戻っ
て、図3(b)に示したように、配線形成用のマスク
形成工程(ここでは第2層配線12形成用のマスク43
の形成の工程)を、フォトリソグラフィー技術を用いた
レジスト工程によって形成する。このマスク43は、第
2層配線12が形成されるべき部分が開口したパターン
になっている。このマスク42を用いて、導電性の向
上のためのイオン注入IVを行って、これにより第2層
配線12を形成するものであり、ここでは前記と同様に
リンイオン(P+ )の深めのイオン注入を行って、その
部分のポリシリコンの導電性を向上させ、このイオン注
入部を第2層配線12とする。この場合も、前記と同
様、イオン注入の深さは、イオンの注入条件(たとえば
注入エネルギ等)によりコントロールして、適正なもの
とする。続いて、前記と同様にたとえば酸素イオン
(O+ )あるいは窒素イオン(N+ )のイオン注入を行
って、層間絶縁膜22を形成する。
【0037】上述した工程によって、図3(b)に示す
ような、第1層配線11と第2層配線12とが接続部3
1で接続された構造が得られる。これら第1層配線1
1、第2層配線12、接続部31は、すべて基本的には
イオン注入によって形成されたものである。なお、上記
の説明では、接続部31の形成の後に第2層配線12を
形成したが、この順序は逆でもよい。さらに、絶縁膜1
1′,12′を形成してからイオン注入を行い、第1層
配線11、第2層配線12、接続部31をそれぞれ順不
同に形成することもできる。イオン注入の深さを適正に
制御すれば、かかる順不同の形成が可能である。また、
上記では、層間絶縁膜形成のためのたとえば酸素イオン
(O+ )あるいは窒素イオン(N+ )のイオン注入を行
うようにしたが、第1層配線11、第2層配線12間の
絶縁性の確保がなされていれば、このイオン注入を略す
こともできる。
【0038】続いて、再度、ポリシリコン膜(第4層
ポリシリコン)をCVD等により形成して、第3層配線
13形成用絶縁膜とし、次いで、接続部形成用のマス
クを形成して、前記接続部31の形成と同様にイオン注
入によって、接続部32を形成し、その後、さらに前記
したの工程に戻って、以下同様に、配線形成用のマ
スク形成工程(第3層配線13形成用のマスクの形成の
工程)を行い、導電性の向上のためのイオン注入を行
って、第3層配線13を形成する。以上によって、図1
に示した構造が得られる。
【0039】本例では、ゲート配線をなすポリシリコン
膜上に、3層の配線を形成した構造の多層配線構造を備
えた半導体装置に本発明を適用したが、本発明の配線ま
たは接続部の形成方法、また本発明の半導体装置はこれ
に限らず、さらに種々の形態をとることができること
は、言うまでもない。
【0040】また本例では、複数のレイヤー形成(層形
成)のために、複数回同じ作業(同じプロセス)を繰り
返すようにしたが、前記したように、イオン注入の深さ
を、より正確にコントロールすることにより、絶縁膜形
成の回数を減らすことができるのであり、たとえば、絶
縁膜形成の工程を、1回のみにすることも可能である。
【0041】上記詳述したように、本例によれば、本発
明を適用したことにより、異なるレイヤー間についての
フォトリソグラフィー時の重ね合わせのマージン(許容
量)を格段に向上させることができる。また、エッチン
グの必要なく、配線または接続部の形成が可能となる。
よって耐エッチング膜の必要が無く、エッチングの過不
足により問題が生じることもない。基本的に、イオン注
入技術のみで配線または接続部を形成でき、よって、制
御性良く、配線や接続部を形成できる。これは、今後ま
すます微細化が進むことが予想される電子技術分野にお
いて、きわめて有利ということができる。
【0042】本例によれば、基板上に存在する構造上の
段差は、具体的に素子分離のためのLOCOSと、トラ
ンジスタを構成するゲート配線(本例では第1層ポリシ
リコン)のみであり、したがって、平坦化のための技術
(これは、今後ますます複雑さを増してくると思われ
る)の幾つかも、不要とすることができる。
【0043】実施の形態例2 本例は、実施の形態例1の変形例である。場合によって
は、配線について、これを良導体でなくむしろたとえば
高抵抗体として形成したい場合もある。たとえば、図1
に示した構造において、配線11〜13のうち、いずれ
かを抵抗体(良導体と絶縁体との中間のもの)としたい
場合がある。
【0044】本実施の形態例は、このような場合であっ
て、ここでは、目的とする抵抗体を形成するため、それ
に応じてイオン注入量を制御して(イオン注入量を小さ
くして)、必要な部分を抵抗体とした。その他の構成
は、実施の形態例1と同様であり、工程も、イオン注入
量を変える以外は、実施の形態例1と同様にした。
【0045】
【発明の効果】本発明の配線または接続部の形成方法に
よれば、配線や接続孔の形成のためのパターニングに要
するレジスト工程やエッチング工程に伴う問題点を無く
し、かつ、多層構造の重ね合わせのマージンを向上で
き、さらに平坦化等の工程数の増加を抑えることができ
て、簡明な構成により配線または接続部を得ることがで
きる。また本発明の半導体装置は、このような簡明な構
成で配線または接続部を形成した半導体装置を得ること
ができる。具体的には、第1に、接続したい配線間に、
自由なサイズで接続部(コンタクト等)を形成でき、よ
って、自己制御によるコンタクト形成が可能となる。第
2に、配線したい箇所に、自由に配線を設定することが
でき、よって、自己制御による配線形成が可能となる。
第3に、電気的に絶縁したい部分の形成(電気的に絶縁
したい配線間の絶縁や、層間絶縁膜の形成等)を、所望
の絶縁性で絶縁するように構成することもできるように
なって、よって、自己制御による配線間絶縁膜形成、自
己制御による層間絶縁膜形成が可能となる。
【図面の簡単な説明】
【図1】 本発明の実施の形態例1の構造を断面図で示
すものである。
【図2】 本発明の実施の形態例1の工程を順に断面図
で示すものである(1)。
【図3】 本発明の実施の形態例1の工程を順に断面図
で示すものである(2)。
【図4】 従来技術を断面図で示すものである。
【符号の説明】
11・・・(第1層)配線、12・・・(第2層)配
線、13・・・(第3層)配線、11′〜13′・・・
(配線形成用絶縁膜)、21,22・・・層間絶縁膜、
31,32・・・接続部(コンタクト)、41,43・
・・配線(及び層間絶縁膜)形成用のマスク、42・・
・接続部形成用のマスク。I,IV・・・(配線形成用
イオン注入)、III・・・(接続部形成用イオン注
入)、II・・・(絶縁膜形成用イオン注入)。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】絶縁膜上に、形成すべき配線または接続部
    に対応するパターンでマスクを形成し、金属イオンある
    いは不純物イオンを上記マスクを介して上記絶縁膜にイ
    オン注入することにより、該絶縁膜についてこれを部分
    的に電気的特性を変化させ、これによって配線または接
    続部を形成することを特徴とする配線または接続部の形
    成方法。
  2. 【請求項2】イオン注入のエネルギを調整することによ
    って、絶縁膜中に形成される配線または接続部の深さ方
    向の位置を制御することを特徴とする請求項1に記載の
    配線または接続部の形成方法。
  3. 【請求項3】2層以上の絶縁膜を形成し、各絶縁膜に対
    して上記イオン注入を行うことにより、多層配線を形成
    することを特徴とする請求項1に記載の配線または接続
    部の形成方法。
  4. 【請求項4】イオン注入のエネルギを調整することによ
    って、各絶縁膜に対してそれぞれイオン注入を行う構成
    とすることを特徴とする請求項3に記載の配線または接
    続部の形成方法。
  5. 【請求項5】2層以上の絶縁膜を形成し、各絶縁膜に対
    して上記イオン注入を行うことにより、多層配線を形成
    するとともに、各絶縁膜に形成された各配線間を接続す
    る接続部を、上記イオン注入を行うことによって形成
    し、かつ、この多層配線の形成と接続部の形成とは、順
    不同に行うことを特徴とする請求項3に記載の配線また
    は接続部の形成方法。
  6. 【請求項6】イオン注入のエネルギを調整することによ
    って、各絶縁膜に対してそれぞれイオン注入を行う構成
    とするとともに、 イオン注入のエネルギを調整することによって、各接続
    部のイオン注入による形成を行う構成とすることを特徴
    とする請求項5に記載の配線または接続部の形成方法。
  7. 【請求項7】半導体基板上に形成された2層以上の絶縁
    膜に対して、各絶縁膜について形成すべき配線に対応す
    るパターンで形成したマスクを介して、各絶縁膜に金属
    イオンあるいは不純物イオンをイオン注入することによ
    り、多層配線を形成するとともに、形成された各配線間
    を接続する接続部を、形成すべき接続部に対応するパタ
    ーンで形成したマスクを介して、金属イオンあるいは不
    純物イオンをイオン注入することにより形成して得られ
    たことを特徴とする多層配線構造を有する半導体装置。
JP19657796A 1996-07-25 1996-07-25 配線または接続部の形成方法及び半導体装置 Pending JPH1041300A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19657796A JPH1041300A (ja) 1996-07-25 1996-07-25 配線または接続部の形成方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19657796A JPH1041300A (ja) 1996-07-25 1996-07-25 配線または接続部の形成方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH1041300A true JPH1041300A (ja) 1998-02-13

Family

ID=16360064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19657796A Pending JPH1041300A (ja) 1996-07-25 1996-07-25 配線または接続部の形成方法及び半導体装置

Country Status (1)

Country Link
JP (1) JPH1041300A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203429A (ja) * 2000-01-19 2001-07-27 Japan Fine Ceramics Center ダイヤモンド配線基板およびその製造方法
JP2009531205A (ja) * 2006-03-30 2009-09-03 サントル・ナシオナル・ドゥ・ラ・ルシェルシュ・シアンティフィーク(セーエヌエールエス) 特性が制御された多層構造物の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203429A (ja) * 2000-01-19 2001-07-27 Japan Fine Ceramics Center ダイヤモンド配線基板およびその製造方法
JP4529212B2 (ja) * 2000-01-19 2010-08-25 住友電気工業株式会社 ダイヤモンド配線基板およびその製造方法
JP2009531205A (ja) * 2006-03-30 2009-09-03 サントル・ナシオナル・ドゥ・ラ・ルシェルシュ・シアンティフィーク(セーエヌエールエス) 特性が制御された多層構造物の製造方法

Similar Documents

Publication Publication Date Title
JP3623834B2 (ja) 半導体記憶装置及びその製造方法
JPH05218340A (ja) 集積回路に対する自己整合接点と垂直相互接合部の製造方法及び当該製造方法で作成されたデバイス
JP2004063667A (ja) 多層配線層内に形成されたキャパシタを有する半導体装置
US20120056302A1 (en) Semiconductor device and method of manufacturing same
JPH11195706A (ja) 半導体装置及びその製造方法
US5500080A (en) Process of forming contact holes
US20070080404A1 (en) Semiconductor device
KR0139772B1 (ko) 반도체 집적회로 장치 및 그 제조방법
US6080663A (en) Dual damascene
KR20000005759A (ko) 반도체장치및제조방법
JPH1041300A (ja) 配線または接続部の形成方法及び半導体装置
JPH098135A (ja) 半導体装置の製造方法
US6624079B2 (en) Method for forming high resistance resistor with integrated high voltage device process
US5220182A (en) Semiconductor device having conductive sidewall structure between adjacent elements
JPS58215055A (ja) 半導体集積回路装置
US6656825B2 (en) Semiconductor device having an improved local interconnect structure and a method for forming such a device
US6835615B2 (en) Method of manufacturing buried gate MOS semiconductor device having PIP capacitor
JP4190871B2 (ja) 半導体装置
JP2697649B2 (ja) 半導体装置およびその製造方法
JP4190760B2 (ja) 半導体装置
JP3075351B2 (ja) 半導体装置およびその製造方法
US6153908A (en) Buried-gate semiconductor device with improved level of integration
JPH10163430A (ja) 半導体装置およびその製造方法
JP2004079802A (ja) 半導体装置及びその製造方法
JPH04260328A (ja) 半導体装置の製造方法