JPH06326431A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH06326431A
JPH06326431A JP6025490A JP2549094A JPH06326431A JP H06326431 A JPH06326431 A JP H06326431A JP 6025490 A JP6025490 A JP 6025490A JP 2549094 A JP2549094 A JP 2549094A JP H06326431 A JPH06326431 A JP H06326431A
Authority
JP
Japan
Prior art keywords
film
dielectric
circuit board
dielectric film
pores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6025490A
Other languages
English (en)
Inventor
Yasuaki Yasumoto
恭章 安本
Koji Yamakawa
晃司 山川
Yasushi Iyogi
靖 五代儀
Kaoru Koiwa
馨 小岩
Nobuo Iwase
暢男 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6025490A priority Critical patent/JPH06326431A/ja
Publication of JPH06326431A publication Critical patent/JPH06326431A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Abstract

(57)【要約】 【目的】複合回路基板構造を採用することにより、高い
放熱性および高い信号伝搬速度という回路基板に要求さ
れる二つの特性を満足させ、同時に層間剥離の問題をも
解決した回路基板を提供すること。 【構成】基板ベース1と、該基板ベース1上に形成され
たAlN、BN、ダイヤモンド、ダイヤモンドライクカ
ーボン、BeO、SiCの少なくとも一種からなり、且
つ気孔率が体積分率で5〜70%の誘電体薄膜3,5,
7と、配線金属膜2,4,6,8とを具備する配線基
板。配線金属膜2、4、6、8は、コンタクトホール
9、10,11を介して相互に層間接続されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータシステム
等を構築するために、半導体集積回路装置等の電子部品
を搭載するための回路基板に関する。
【0002】
【従来の技術】コンピュータシステムの高速化および小
型化の要求に対応して、これらシステムに搭載される半
導体素子の高速化および高集積化は加速度的に進展して
いる。最近では、クロック周波数100MHz、1チッ
プ当りの消費電力が30W以上の半導体素子が実用化さ
れつつある。このような半導体素子を実装する回路基板
には、優れた素子特性をコンピュータシステムの特性に
反映させるために、高い放熱性および高い信号伝搬速度
の両方が要求される。放熱性を高くするためには高い熱
伝導率が必要とされ、信号伝搬速度を高くするためには
低い誘電率が必要とされる。
【0003】回路基板に要求される上記二つの特性のう
ち、放熱性に関しては、AlN、BN、ダイヤモンド、
ダイヤモンドライクカーボン、BeO、SiC等の高熱
伝導率材料(熱伝導率約30〜3000W・m-1
-1)が好適である。しかし、これら高熱伝導率材料の
誘電率は、次に述べる低誘電率材料の約2.5〜15倍
と高い。従って、信号伝搬速度は低くならざるを得な
い。
【0004】一方、信号伝搬速度に注目すると、好適な
回路基板材料としてSiO2 、ポリイミド、テフロン等
の低誘電率材料(誘電率約3〜3.8)が挙げられる。
また、信号速度の向上および基板寸法の大型化に伴っ
て、更に低い誘電率をもった誘電体材料が要求されてい
るが、この要求を満たすような誘電率が3未満の低誘電
率材料も数種存在する。しかし、これら低誘電率材料の
なかで、抵抗率、耐湿性および放熱性のような誘電体膜
としての実用的な特性をも同時に満足し得るものは皆無
である。特に、これら低誘電率材料の熱伝導率は、上記
高熱伝導率材料の約1/3000〜1/30と低く、例
えばポリイミド及びテフロンのような有機ポリマー膜の
熱伝導率は0.1W・m-1・K-1に過ぎない。このた
め、上記の低誘電率材料は、単体では高発熱素子の高密
度実装には適さない。
【0005】上記のように、回路基板に要求される二つ
の特性、即ち、高い放熱性および高い信号伝搬速度の両
方を単一の材料で実現することは、現時点では実質的に
不可能である。そのため、例えば高熱伝導性材料からな
る基板ベース上に低誘電率材料からなる薄膜を形成した
複合回路基板とすることによって、上記二つの特性を満
足させることが考えられる。しかし、この場合にも搭載
される電子部品が直接に接触する薄膜には、低誘電率の
みならず、或る程度の高熱伝導率が要求される。加え
て、このような複合回路基板には、次のような別の問題
がある。
【0006】一般に、誘電体薄膜を基板ベース表面に形
成する場合、その製膜には真空蒸着、スパッタリング、
クラスタイオンビーム法、イオンプレーティング、イオ
ンミキシング、CVD等のような薄膜プロセスが用いら
れる。このような薄膜プロセスで製造された誘電体薄膜
には、プロセス条件に依存して引張り応力等の内部応力
が残留する。このような残留応力を含む誘電体薄膜は、
基板ベースとの密着強度が低いため、基板ベースから剥
離する問題が生じる。同様に、残留応力を含む誘電体薄
膜の上に配線パターンを形成した場合にも、両者の密着
強度が低いために配線パターンの剥離が生じる。また、
厚膜法によって基板ベース上に誘電体膜を形成する場合
にも、該誘電体膜には、焼結時の収縮等により同様の内
部応力が残留する。
【0007】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みてなされたもので、その課題は、複合回路基板構造
を採用することにより、高い放熱性および高い信号伝搬
速度という回路基板に要求される二つの特性を満足さ
せ、同時に層間剥離の問題をも解決した回路基板を提供
することである。
【0008】
【課題を解決するための手段及び作用】上記の課題は、
基板ベースと、該基板ベース上に形成された少なくとも
1層の誘電体膜であって、AlN、BN、ダイヤモン
ド、ダイヤモンドライクカーボン、BeO及びSiCか
らなる群から選ばれる少なくとも一種からなり、且つ5
〜95体積%の気孔率を有する誘電体膜と、該誘電体膜
上に形成された少なくとも1層の配線金属膜とを具備す
る回路基板によって達成される。
【0009】以下、本発明の詳細を説明する。
【0010】本発明における基板ベースとしては、S
i、AlN、BN、ダイヤモンド、BeO、SiC、S
iO2 等の無機材料を用いることができる。また、配線
金属膜の材料としては、例えばAu、Cu、Al、A
g、TiN等のように、従来の回路基板に用いられてい
る配線金属材料を用いることがことができる。
【0011】本発明の回路基板の最も大きな特徴は、基
板ベース上に誘電体膜および配線金属膜を順次積層した
複合構造を採用し、且つ該誘電体膜中に5〜95体積%
の気孔を含ませた点にある。
【0012】このような複合基板構造とする場合、誘電
体膜に残留する引張り応力等の内部応力に起因して、基
板ベースおよび配線金属膜と誘電体膜との間の密着強度
が問題になることは既述した通りである。しかし、発明
者等は、誘電体膜に上記範囲の気孔を含ませることによ
って、該誘電体膜内部の残留応力が低減されることを見
出し、この知見に基づいて本発明に到達することができ
た。即ち、本発明における5〜95体積%の気孔率を有
する誘電体膜は、内部の残留応力が低いため、基板ベー
スおよび配線金属膜との密着強度が高い。従って、基板
ベースからの誘電体膜の剥離および/または誘電体膜か
らの配線金属膜の剥離を防止することができる。
【0013】本発明において、誘電体膜の気孔率を5〜
95体積%に限定した理由は次の通りである。即ち、気
孔率が5体積%未満では、誘電体膜に内部応力が残留す
るため、基板ベースとの密着強度が低下して剥離する。
また、95体積%を越えると、気孔形状の制御が極端に
困難になり、均一な膜厚の誘電体膜を形成することが困
難になる。気孔率の好ましい範囲は5〜70%であり、
より好ましい範囲は9〜65体積%である。
【0014】前記誘電体膜に分散させた気孔中にはガス
が含有される。このガスの種類は、高熱伝導率材料を腐
食しないものであれば特に限定されない。例えば、空
気、窒素ガス、酸素ガス、水素ガス等を用いることがで
きる。しかし、周期率第0族の元素、即ちAr,He,
Ne,Kr,Xe,Rnのうちの少なくとも一種の元素
を含有するガスを用いるのが好ましい。これら第0族元
素は、気孔の内部表面に吸着されて誘電体膜の抵抗率を
高めるため有利である。このような利点を得るために、
第0族元素の分圧は1×10-2以上であるのが望まし
い。
【0015】本発明の回路基板において、上記のような
誘電体膜を用いることのもう一つの極めて重要な利点
は、高い放熱性および高い信号伝搬速度という回路基板
に要求される二つの特性を満足させ得ることである。
【0016】まず、放熱性について説明すれば次の通り
である。既述したように、本発明における誘電体膜はA
lN、BN、ダイヤモンド、ダイヤモンドライクカーボ
ン、BeOまたはSiCからなっている。なお、ダイヤ
モンドライクカーボンとは、水素が固溶された非晶質の
ダイヤモンドを意味する。これらの誘電体材料は、何れ
も30〜3000W・m-1・K-1の熱伝導率を有する高
熱伝導率材料である。これに対して、従来から低誘電率
材料として使用されているSiO2 、ポリイミド、Al
2 3 等の熱伝導率は、既述したように0.01〜21
W・m-1・K-1に過ぎない。このように、本発明におけ
る誘電体膜は従来の低誘電率薄膜よりも大幅に高い(3
0〜3000倍)熱伝導率を有するので、従来の低誘電
率薄膜に比較して、回路基板の放熱性を著しく向上させ
ることができる。
【0017】一方、信号伝搬速度についていうと、本発
明における誘電体膜に用いる材料、即ちAlN、BN、
ダイヤモンド、ダイヤモンドライクカーボン、BeOま
たはSiCは不利である。即ち、これら材料の誘電率
は、既述したように従来の低誘電率材料の約2.5〜1
5倍と高い。しかし、本発明における誘電体膜には、上
記の如く5〜95体積%の気孔が分散されているため、
薄膜全体の誘電率は材料自体の誘電率よりも大幅に低
い。このような気孔の分散に起因して、従来の低誘電率
材料と同等以上の低誘電率特性(例えば誘電率2〜3)
を得ることが可能である。
【0018】上記のように、本発明における誘電体膜
は、従来の単独の材料による誘電体膜では同時に得るこ
とができなかった二つの特性、即ち高熱伝導率および低
誘電率の両者を同時に達成することができる。従って、
回路基板の放熱性を向上させると同時に、信号伝搬速度
を高めることができる。こうして、本発明の回路基板
は、その誘電体膜に固有の特性によって放熱性および信
号伝搬速度の両方に優れているため、半導体素子の高速
化、高集積化に対応することが可能となる。
【0019】次に、本発明における誘電体膜の形成方法
および種々のパラメータについて、更に詳細に説明す
る。
【0020】本発明における5〜95体積%の気孔率を
有する誘電体膜は、従来用いられている薄膜法、例え
ば、真空蒸着法、スパッタ、クラスタイオンビーム、イ
オンプレーティング、イオンミキシング、CVD等によ
って製膜することができる。このような薄膜法は、本発
明における誘電体薄膜のように、多くの気孔を意図的に
分散させた薄膜を形成するために非常に有利である。何
故なら、これらの薄膜法においては、製膜プロセスが進
行している間に雰囲気ガスが膜中に取り込まれ、気孔が
形成されるからである。そのため、製膜条件を変化させ
ることによって、分散される気孔の形状、寸法、分布の
範囲、含有率等を容易に制御できる。この場合、体積分
率で30%を越える気孔率を容易に達成することがで
き、場合によっては約70%前後の気孔率を達成するこ
とも可能である。
【0021】一方、多孔性の誘電体膜を製造する別の方
法として、粘性の高い厚膜原料にガスを吹き込んで気泡
を形成し、この気泡を含む原料から厚膜を形成して焼結
固化させる方法がある。しかし、次の理由で、この方法
は本発明における誘電体膜の形成には適さない。即ち、
この方法ではガスを吹き込んだ時に形成される気泡の割
合が、厚膜原料の粘度と気泡の浮力との間の平衡によっ
て決定され、高い気孔率を得るためには高い粘度が必要
とされる。ところが、厚膜原料の粘度には上限があるた
め、高い気孔率を得ることができない。例えば、ガラス
セラミック基板の例では、気孔率20%程度が上限であ
る。更に、気孔の形状、寸法および分布範囲を制御する
ことは極めて困難である。
【0022】薄膜法による製膜の際に誘電体薄膜中に分
散される気孔は、連続した開気孔または不連続な閉気孔
の何れの形態をもとり得るが、気孔率5〜70%の範囲
では、大半の気孔が閉気孔の形態をとる。しかし、前記
誘電体薄膜の表面で外部に連通する開気孔が生じると耐
湿性が劣化し、誘電体薄膜の抵抗率および絶縁破壊電圧
が低下する問題が生じる。このような問題を生じるとき
は、含侵等の方法により、誘電体薄膜の表面に生じた開
気孔にポリイミド、テフロン等のポリマー埋め込むこと
が好ましい。
【0023】上記のように薄膜方のプロセス制御によっ
て誘電体膜の気孔を制御する場合、誘電体薄膜の最終的
な熱伝導率は21W・m-1・K-1〜1000W・m-1
-1の範囲とするのが好ましい。当該熱伝導率が21W
・m-1・K-1未満の場合は気孔率が上限を越え、回路基
板の放熱性が不充分になるおそれがある。一方、熱伝導
率が1000W・m-1・K-1を越える場合は、気孔率が
前記範囲の下限未満となり、誘電体薄膜の基材や配線金
属膜に対する密着強度が低下し、剥離し易くなるおそれ
がある。また、このような誘電体薄膜の膜厚は10nm
〜500μmの範囲が好ましい。膜厚が10nm未満で
は薄膜を均一な膜厚で形成するのが困難であり、また膜
厚が500μmを越えと内部応力が増大するおそれがあ
るからである。
【0024】本発明において、所定の気孔率の誘電体薄
膜を得るためには、上記の薄膜法のプロセス制御による
よりも、次の改良法を用いる方がより効果的である。こ
の改良法では、基板ベース上に第一の誘電体膜を形成し
た後、これを加工することにより所定の孔径および深さ
を有する多数の微小孔を形成する。続いて、該第一の誘
電体膜の上に更に第二の誘電体膜を積層することによ
り、前記微小孔の開口部を閉鎖する。
【0025】上記改良法では、誘電体膜の成膜とは別個
のプロセスで気孔の形成を行なっているため、次のよう
な利点が得られる。第一の利点は、90%以上の気孔率
を容易に達成できることである。第二の利点は、気孔の
寸法、形状を精密に制御できることである。第三の利点
は、誘電体膜の全体に亘って均一に気孔を形成できるだ
けでなく、所定の領域(例えば配線層の下)にのみ限定
的に気孔を形成し、所定の領域(例えばキャパシタ電極
の下)には形成しないことも可能になることである。第
四の利点は、薄膜法のプロセス制御によって気孔を含有
させる場合よりも、熱伝導性の良好な誘電体薄膜が得ら
れることである。即ち、薄膜法のプロセス制御により誘
電体薄膜中に形成される気孔は極めて微細であり、その
寸法はナノメータのオーダーであるため、気孔率を増大
させると誘電体薄膜の結晶性が劣化し、熱伝導率が低下
してしまう。これに対して、上記改良法の場合には、成
膜時の誘電体薄膜には気泡を含有させる必要がないた
め、誘電体薄膜自体の結晶性は良好であり、熱伝導性の
低下を生じることはない。
【0026】上記改良法では、第一および第二の誘電体
膜を形成する方法として、既述した薄膜法だけでなく、
印刷、溶射等を用いることができる。また、第一の誘電
体膜を加工して所定の微小孔を形成する方法としては、
次のような方法を用いることができる。第一の方法は、
レジストパターンを用いたフォトエッチングにより、誘
電体膜の所定領域を選択的にエッチングすることであ
る。この場合、湿式エッチングまたはドライエッチング
の何れを用いてもよいが、RIE(反応性イオンエッチ
ング)を用いるのが望ましい。第二の方法は、誘電体膜
を物理的または機械的に穿孔することである。物理的穿
孔は、例えば原子間力顕微鏡または走査型トンネル顕微
鏡の探針を用いて行なうことができる。第三の方法は、
メッキ等の方法により、微小孔を形成すべき領域に金属
パターンを形成し、続いてその上から誘電体膜を形成し
た後、前記金属パターンをエッチオフすることである。
【0027】第一の誘電体膜の微小孔を形成するために
何れの方法を用いる場合にも、微小孔の孔径は、約30
μm以下とすることが必要である。これを越えると、第
一の誘電体膜上に第二の誘電体膜を形成したときに、微
小孔の開口部が完全には閉鎖されなくなり、開気孔にな
ってしまう。このような開気孔の形態になると、既述し
たように耐湿性が劣化し、誘電体薄膜の抵抗率および絶
縁破壊電圧が低下する。或いは、微小孔が第二の誘電体
膜で完全に埋められてしまい、気孔が形成されなくなっ
てしまう。
【0028】微小孔の平面形状は、円形または多角形の
何れでもよい。しかし、微小孔の開口部が第二の誘電体
膜で完全に閉鎖されるためには、そのアスペクト比(深
さ/孔径)は0.1以上であるのが望ましい。アスペク
ト比が高くなるほど、即ち微小孔が深くなるほど、微小
孔は第二の誘電体膜で閉鎖され易くなる。従って、アス
ペクト比の上限は、誘電体膜の内部応力等の要因に起因
した成膜限界膜厚によって決定される。この限界膜厚
は、成膜すべき物質および成膜方法によって異なるが、
膜質が良好であれば数mmのレベルである。
【0029】上記改良法では、既述したように、多数の
微小孔を任意の仕方で平面的に配列することができる。
例えば、平面形状が円形の微小孔1を等間隔で配列する
場合には、図2aに示すように微小孔1…を行方向およ
びカラム方向に整列させてもよく、また図2bのように
隣接する列の間において微小孔1…のピッチを半位相分
だけずらしてもよい。しかし、次の理由から図2bの配
列とするのが好ましい。第一の理由は、最密パッキング
の概念に従って、図2aよりも図2bの配列の方がより
高い気孔率が得られることである。第二の理由は、同じ
気孔率で比較すると、図2bの配列では、図2aよりも
誘電体膜の機械的強度を高くできることである。何故な
ら、誘電体マトリックスの経路が図1aでは全て直線経
路になるのに対して、図2bではカラム方向の経路がジ
グザグ経路になるからである。第三の理由は、誘電体膜
の上に配線21 ,22 …を形成したときに、誘電体膜と
配線21 ,22 …との間の密着強度を平均化し易いこと
である。これは、図2aでは配線21 ,22 の下に存在
する気孔の面積が全く異なっているのに対して、図2b
では配線21 ,22 の下に存在する気孔の面積が全く等
しいことから明らかである。なお、このような効果は、
気孔1のピッチのずれがどの程度であっても得られが、
ピッチのずれが半位相分であるときに最も大きい効果が
得られる。
【0030】平面形状が矩形の場合にも、図3aおよび
図3bの何れの配列とすることも可能である。しかし、
図3bの配置、即ち、隣接する各列において気孔1…の
ピッチを半位相分だけずらした配置の方が望ましい。こ
の場合、図3aおよび3bの何れの配列も同等の最密パ
ッキングであるから、高い気孔率を得るという観点では
両者に差はない。しかし、誘電体膜の機械的強度、並び
に誘電体膜と配線21,22 …との間の密着強度の平均
化という観点では、上記と同様の理由で、図3bの配置
の方が優れている。
【0031】次に、本発明の回路基板の全体構成につい
て説明する。
【0032】本発明の回路基板は、一般的に、基板ベー
ス上に所定の誘電体薄膜パターンを形成し、続いて該誘
電体薄膜上に所定の配線金属膜パターン(回路パター
ン)を形成した積層構造として実現される。その際、基
板ベース上に、複数層の誘電体薄膜および複数層の配線
金属膜を交互に積層した多層配線構造とすることも可能
である。このような多層配線構造の場合は、最下層の配
線金属膜は誘電体薄膜の介在なしで、基板ベース上に直
接形成してもよい。
【0033】図1は、本発明を多層配線構造の回路基板
に適用した実施例を示している。なお、この実施例で
は、薄膜法におけるプロセスを制御することにより所定
の気孔率を達成した誘電体薄膜が用いられている。同図
において、11は基板ベースである。該基板ベース11
の上には、所定パターンの配線金属膜12,14,1
6,18が、誘電体薄膜13,15,17を介して順次
積層されている。また、誘電体薄膜13,15,17に
は、夫々コンタクトホール19,20,21が開孔され
ている。これらのコンタクトホールを介して、配線金属
膜12,14,16,18が相互に層間接続されてい
る。ここで誘電体薄膜13,15,17は、既に詳述し
たように、AlN、BN、ダイヤモンド、ダイヤモンド
ライクカーボン、BeOおよびSiCから選択される少
なくとも一種の材料からなり、その気孔率は体積分率で
5〜95%の範囲に設定されている。
【0034】なお、配線金属膜12,14,16,18
と誘電体薄膜13,15,17との間には、必要に応じ
て接合層、バリア層等を介在させてもよい。接合層とし
ては、例えばTi,Cr,Nb,Zr,Hf,Ta等の
薄膜を用いることができる。また、バリア層としては、
例えばNi,Mo,Pt,TiN,W等の薄膜を用いる
ことができる。更に、誘電体薄膜17または配線金属膜
18の表面には、必要に応じて、入出力リード及びシー
ルリング等の金属部品が搭載される。これらの部品は、
ろう接合または半田接合によってマウントされる。その
際のろう材料または半田材料としてはAg−Cu,Ag
−Cu−Ti,Au−Sn,Pb−Sn等の合金を用い
ることができる。
【0035】上記図1の回路基板は、誘電体薄膜13,
15,17が高熱伝導率で且つ低誘電率であるため、放
熱性に優れると共に、配線金属膜12,14,16,1
8による信号伝搬速度にも優れており、優れた回路性能
を有する。更に、図1の回路基板では、誘電体薄膜1
3,15,17の内部応力が低減されているので、該誘
電体薄膜の基板ベース11や配線金属膜12,14,1
6,18に対する密着強度が優れており、層間剥離を防
止することができる。
【0036】上記図1の実施例になる回路基板は、例え
ば次のようにして製造することができる。
【0037】まず、金属配線膜12を形成した基板ベー
ス11上に、薄膜法を用いることにより、気孔を分散さ
せた誘電体薄膜13を形成する。ここで薄膜法として
は、既述したように、真空蒸着法、スパッタ、クラスタ
イオンビーム、イオンプレーティング、イオンミキシン
グ、CVD等の一般的な方法を採用することができる。
その際、必要に応じて基板ベース11の温度、雰囲気、
真空度、製膜速度等の条件を調節することにより、誘電
体薄膜中の気孔率を制御する。また、誘電体薄膜13の
材料は、既述したAlN、BN、ダイヤモンド、ダイヤ
モンドライクカーボン、BeO及びSiOから、回路基
板の最終的な熱伝導率の設定に合わせて適宜選択する。
【0038】続いて、前記誘電体薄膜を所定のパターン
形状に加工する。その加工方法としては、例えばリソグ
ラフィ法、リフトオフ法、印刷法等を用いることができ
る。実際に使用する加工方法は、配線ピッチ、多層配線
におけるビア寸法、接合部の寸法等の加工精度、配線形
成の際のメタライズに要する条件等に応じて適宜選択す
る。なお、このときの加工には、コンタクトホール19
の形成も含まれる。
【0039】次いで、加工された誘電体薄膜13上にメ
タライズを施して、配線金属膜14を形成する。この配
線金属膜14には、既述したようにAu,Cu,Al等
を用いることができる。続いて、この配線金属膜14
を、前記誘電体薄膜と同様の方法で加工して所定の回路
パターンを形成する。
【0040】その後、上記と同様の方法によって、誘電
体薄膜15,17および配線金属膜16,18を交互に
形成し、図1に示した多層配線構造の回路基板を得るこ
とができる。その際、必要に応じ、配線層の14,16
上に接合層、バリア層等を順次積層してもよい。
【0041】なお、図1を参照して説明した上記実施例
では、誘電体薄膜13,15,17として、薄膜法のプ
ロセス制御により所定の気孔率を達成したものを用い
た。しかし、既述した改良法に従って、予め形成した誘
電体膜を加工することにより所定の気孔率を達成した誘
電体膜を用いてもよい。このような回路基板も、誘電体
膜の形成法を除けば、上記で説明したのと同じ方法で製
造することができる。
【0042】
【実施例】以下、本発明を実施例に沿って更に詳細に説
明する。なお、これら実施例は本発明の理解を容易にす
る目的で記載されるものであり、本発明の範囲を限定す
るものではない。
【0043】実施例1(試料No1〜18) 下記表1及び表2に示す成膜条件のスパッタ法またはC
VD法により、基板ベース上に、気孔が分散した誘電体
薄膜No.1〜19を形成した。誘電体薄膜No.1〜
18は実施例であり、誘電体薄膜No.19は比較例で
ある。基板ベースとしてはAlN基板を用い、誘電体材
料としてはAlN、BN、ダイヤモンド、ダイヤモンド
ライクカーボンまたはSiCを用いた。誘電体薄膜N
o.1〜19の膜厚は、夫々表1及び表2に示した通り
である。
【0044】より詳細に説明すると、まずAlN基板ベ
ース上に下部電極として用いるTi膜/Pt膜の積層膜
を形成した。成膜法としてはスパッタ法を用い、膜厚は
Ti膜が50nmであり、Pt膜が150nmである。
続いて、この下部電極の表面に、上記の如く誘電体薄膜
を形成した。次に、スパッタ法により、該誘電体薄膜上
にTi膜/Au膜の積層膜(膜厚100nm/300n
m)を成膜し、更にこの積層膜を500μm角のパター
ンに加工して上部電極を形成した。
【0045】こうして得られた試料の上部電極および下
部電極を測定電極として用いることにより、誘電体薄膜
No.1〜19の誘電特性(誘電率)および熱伝導率を
測定した。なお、熱伝導率については、光交流法によっ
て熱拡散率を測定し、その測定値から算出した。また、
誘電体薄膜No.1〜19の断面をTEM及びSEMを
用いて観察することにより、分散された気孔の面積を測
定し、その測定値から気孔率(体積分率)を求めた。更
に、基材の反りを膜厚計を用いて測定することによっ
て、誘電体薄膜の内部応力を算出した。
【0046】これらの結果を、下記表1及び表2に併記
する。
【0047】
【表1】
【表2】 上記結果に示されるように、誘電体薄膜No.1〜18
では、気孔率が本発明の範囲(体積分率で5〜70%)
内にある。その結果、高熱伝導率及び低誘電率が共に達
成されており、更に内部応力も小さい。従って、これら
誘電体薄膜を具備した回路基板(実施例)では、放熱性
及び信号伝搬速度が共に向上し、また層間剥離等の欠陥
が生じ難いことが判る。
【0048】これに対し、誘電体薄膜No.19では、
気孔率が本発明の範囲の下限未満であり、特に内部応力
が大きい。従って、この誘電体薄膜を具備した回路基板
(比較例)では、基板ベース、誘電体薄膜および配線金
属膜の相互間で剥離が発生し易いことが判る。
【0049】実施例2(試料No.20〜24) この実施例では、図4に示した断面構造の回路基板を製
造した。同図において、31はSi基板、32はSiO
2 膜、33はTi接合膜、34はCu導体膜、35はA
lN誘電体膜、36は気孔、37はTi接合膜、38は
Cu導体膜である。
【0050】まず、Si基板上31の表面にSiO2
32を形成した。次いで、 0.5PaのArガス雰囲気下
において、Tiをターゲットに用いたスパッタリングを
行なうことにより、SiO2 膜32上にTi接合層33
を形成した。このときのスパッタパワーは2kW、基板
温度は200℃であった。続いて、 0.5PaのArガス
雰囲気下において、Cuをターゲットに用いたスパッタ
リングにより、Ti接合層33上にCu導体膜34を形
成した。このときのスパッタパワーは3kW、基板温度
200℃であった。
【0051】次いで、窒素を含むガス雰囲気下におい
て、Alをターゲットに用いたスパッタリングを行なう
ことにより、Cu導体膜34の上に、膜厚DのAlN誘
電体膜35を形成した(この膜厚Dは後記の表3に示さ
れている)。このときのスパッタパワーは3kW、基板
温度は200℃であった。また、雰囲気ガスとしては、
Arガス/窒素ガスを流量比5/1で用い、スパッタ圧
を 0.3Paに維持した。続いて、通常のフォトリソグラ
フィーにより、AlN誘電体膜35に平面が正方形の気
孔36を形成した。その際のエッチングとしては、A
r,Cl,CF4 ,BrをエッチングガスとするRIE
を用い、エッチングパワーは 250Wとした。気孔36の
寸法はAμm×Aμm×Bμmとし、気孔の間隔はCμ
mとした(A,B,Cの値は、夫々後記の表3に示され
ている)。また、気孔36…の配置は、図2bに示した
配置とした。続いて、上記と同じ条件のスパッタリング
によりAlN誘電体膜を堆積し、気孔36…の開口部を
閉鎖した。このとき、気孔36…の内部には、上記スパ
ッタ圧力で平衡に達した分圧のArガスが充填された。
【0052】更に、Ti接合層37およびCu導体膜3
8を、順次スパッタリングにより形成した。このときの
スパッタ条件は、夫々Ti接合層33およびCu導体膜
34を形成したときの条件と同じである。続いて、Ti
接合層37およびCu導体膜38の積層膜を100μm
×100μmの寸法にパターンニングし、上部電極を形
成した。
【0053】上記のようにして得られた試料No.20
〜24について、誘電率、気孔率、抵抗率、誘電体膜の
結晶性、耐湿性および熱伝導率を評価した。これら特性
についての評価結果は、後記の表3に示した通りであ
る。なお、誘電率は10MHzの条件で測定し、抵抗率
は10Vの電圧印加条件で測定した。また、気孔率につ
いては、得られた試料の断面をSEMで観察して算出し
た。結晶性については、上部電極を形成する前の試料を
X線回折を行ない、この測定で得られた主ピークの半値
幅(w1 )と、バルクソリッドAlNについて得られた
同じ方位での半値幅(w2 )とを比較することによって
評価した。後記の表3には、w1 /w2 の値が記載され
ている。耐湿性については、100℃の水蒸気中に50
0時間放置した後に大気中にて抵抗率を測定し、1×1
09 Ω・cm以上の抵抗率を示した試料を合格として評
価した。熱伝導率については、光交流法により試料の熱
拡散率を測定し、この測定値から算出した。
【0054】後記の表3に示した結果から明らかなよう
に、本発明に従う試料No.20〜24は、高い気孔
率、高い熱伝導率、良好な結晶性および良好な耐湿性を
有すると共に、低い誘電率を有していた。
【0055】実施例3(試料No.25〜29) この実施例では、図5に示した断面構造の回路基板を製
造した。同図において、41はAlN基板、42はW配
線、43はTi接合膜、44はAl導体膜、45はAl
N誘電体膜、46は気孔、38はAl導体膜である。
【0056】これらの実施例においては、予め内部にW
配線42が形成されているAlN基板41を用いた。ま
ず、スパッタ圧力1PaのArガス雰囲気下において、
Tiをターゲットに用いたスパッタリングを行なうこと
により、AlN基板41上にTi接合層43を形成し
た。このときのスパッタパワーは2kWであり、基板温
度は200℃であった。続いて、スパッタ圧力1Paの
Arガス雰囲気下において、Alをターゲットに用いた
スパッタリングにより、Ti接合層33上にAl導体膜
44を形成した。このときのスパッタパワーは3kW、
基板温度200℃であった。
【0057】次いで、窒素を含むガス雰囲気下におい
て、Alをターゲットに用いたスパッタリングを行なう
ことにより、Al導体膜44の上に、膜厚DのAlN誘
電体膜45を形成した(この膜厚Dは後記の表3に示さ
れている)。このときのスパッタパワーは3kW、基板
温度は200℃であった。また、雰囲気ガスとしては、
Neガス/窒素ガスを流量比5/1で用い、スパッタ圧
を 0.3Paに維持した。続いて、実施例2(試料No.
20〜24)で説明したのと同じ方法により、AlN誘
電体膜45に平面が正方形の気孔46を形成した。気孔
46の寸法はAμm×Aμm×Bμmとし、気孔の間隔
はCμmとした(A,B,Cの値は、夫々後記の表3に
示されている)。また、気孔46…の配置は、図2bに
示した配置とした。続いて、上記と同じ条件のスパッタ
リングによりAlN誘電体膜を堆積し、気孔36…の開
口部を閉鎖した。このとき、気孔36…の内部には、上
記スパッタ圧力で平衡に達した分圧のNeガスが充填さ
れた。
【0058】次に、Al導体膜43を形成したときと同
じ条件のスパッタリングによって、Al導体膜47を形
成した。このAl導体膜47を100μm×100μm
の寸法にパターンニングし、上部電極を形成した。
【0059】上記のようにして得た試料No.25〜2
9について、実施例2(試料No.20〜24)で説明
したのと同じ方法により、誘電率、気孔率、抵抗率、誘
電体膜の結晶性、耐湿性および熱伝導率を評価した。こ
れら特性についての評価結果は、後記の表3に示した通
りである。
【0060】後記の表3に示した結果から明らかなよう
に、本発明に従う試料No.25〜29は、高い気孔
率、高い熱伝導率、良好な結晶性および良好な耐湿性を
有すると共に、低い誘電率を有していた。
【0061】実施例4(試料No.30〜34) この実施例では、図6に示した断面構造の回路基板を製
造した。同図において、51はSi基板、52はSiO
2 膜、53はAl導体膜、54はダイアモンドライクカ
ーボン誘電体膜、56は気孔、57はAl導体膜であ
る。
【0062】まず、予めSiO2 膜52を表面に形成し
たSi基板51を用いた。1PaのArガス雰囲気下に
おいて、Alをターゲットに用いたスパッタリングを行
なうことにより、SiO2 膜52上にAl導体膜53を
形成した。このときのスパッタパワーは2kW、基板温
度200℃であった。
【0063】次に、パワー2kWのマイクロ波を用いた
プラズマCVDにより、Al導体膜53の上に、膜厚D
のダイアモンドライクカーボン誘電体膜54を形成した
(この膜厚Dは後記の表3に示されている)。このとき
のCVD条件は、基板温度400℃、圧力300Pa、
Arガス/CH4 ガスの流量比=25/1であった。続
いて、通常のフォトリソグラフィーにより、ダイアモン
ドライクカーボン誘電体膜54に、平面が正方形の気孔
55を形成した。その際のエッチングとしては、Arお
よびO(流量比10)をエッチングガスとするRIEを
用い、エッチングパワーは 250Wとした。気孔55の寸
法はAμm×Aμm×Bμmとし、気孔55…の間隔は
Cμmとした(A,B,Cの値は、夫々後記の表3に示
されている)。また、気孔55…の平面的配置は、図2
bに示した配置とした。続いて、上記と同じ条件のCV
Dによりダイアモンドライクカーボン誘電体膜を堆積
し、上記と同じエッチング条件により、上記と同じ寸法
の気孔55を形成した。この製膜およびエッチングの操
作は、誘電体膜厚が20μmになるまで繰り返された。
誘電体膜が20μmに達した後、上記と同じ条件のCV
Dによりダイアモンドライク誘電体膜を堆積して気孔5
5…の開口部を閉鎖した。このとき、気孔55…の内部
には、上記スパッタ圧力で平衡に達した分圧のArガス
が充填された。
【0064】次に、Al導体膜53を形成したときと同
じ条件のスパッタリングによって、Al導体膜56を形
成した。このAl導体膜56を100μm×100μm
の寸法にパターンニングし、上部電極を形成した。
【0065】上記のようにして得られた試料No.30
〜34について、実施例2(試料No.20〜24)で
説明したのと同じ方法により、誘電率、気孔率、抵抗
率、耐湿性および熱伝導率を評価した。但し、ダイアモ
ンドライクカーボンは非晶質であるため、誘電体膜の結
晶性については評価しなかった。これら特性についての
評価結果は、後記の表3に示した通りである。
【0066】後記の表3に示した結果から明らかなよう
に、本発明に従う試料No.30〜34は、高い気孔
率、高い熱伝導率、良好な結晶性および良好な耐湿性を
有すると共に、低い誘電率を有していた。
【0067】実施例5(試料No.35〜39) この実施例では、図7に示した断面構造の回路基板を製
造した。同図において、61はAlN基板、62はW内
部配線、63はW導体膜、64はAlN誘電体膜、65
は気孔、66はW導体膜である。
【0068】これらの実施例においては、予め内部にW
配線62が形成され、更に表面にW導体膜63が形成さ
れたAlN基板61を用いた。
【0069】まず、W導体膜63上にAlN厚膜ペース
トを印刷し、窒素雰囲気下において焼成することによ
り、膜厚50μmのAlN誘電体膜64を形成した。こ
こで用いたAlN厚膜ペーストは、タピネオール溶剤中
にAlN、酸化イットリウム及びアクリルバインダを添
加したものである。また、焼成条件は、1850℃で1時間
とした。
【0070】次に、AlN誘電体膜の表面を、表面粗さ
30nmにまで鏡面研磨した。続いて、水酸化テトラメ
チルアンモニウムの1重量%水溶液をエッチャントとす
る選択的ウエットエッチングにより、AlN誘電体膜6
4に、平面が正方形の気孔65を形成した。気孔65の
寸法はAμm×Aμm×Bμmとし、気孔の間隔はCμ
mとした(A,B,Cの値は、夫々後記の表3に示され
ている)。また、気孔65…の配置は、図2bに示した
配置とした。続いて、Heガス雰囲気下で、上記と同じ
AlN厚膜ペーストを印刷して気孔65の開口部を閉鎖
し、更にW厚膜ペーストを印刷してW導体膜66を形成
した。その際、気孔65の内部にはHeガスが充填され
た。ここで、W厚膜ペーストとしては、タピネオール溶
剤中にWおよびアクリルバインダを含有させたものを用
いた。次いで、窒素ガス雰囲気下において、1850℃で1
時間の焼成を行なった。
【0071】上記のようにして得られた試料No.35
〜39について、実施例2(試料No.20〜24)で
説明したのと同じ方法により、誘電率、気孔率、抵抗
率、誘電体膜の結晶性、耐湿性および熱伝導率を評価し
た。これら特性についての評価結果は、後記の表3に示
した通りである。
【0072】後記の表3に示した結果から明らかなよう
に、本発明に従う試料No.35〜39は、高い気孔
率、高い熱伝導率、良好な結晶性および良好な耐湿性を
有すると共に、低い誘電率を有していた。
【0073】実施例6(試料No.40) この実施例では、図8に示した断面構造の回路基板を製
造した。同図において、71はSi基板、72はSiO
2 膜、73はAl導体膜、74はAlN誘電体膜、75
は気孔、76はAl導体膜である。
【0074】表面に予めSiO2 膜72が形成されたS
i基板71を用いた。1PaのArガス雰囲気下におい
て、Alをターゲットに用いたスパッタリングを行なう
ことにより、SiO2 膜72上にAl導体膜73を形成
した。このときのスパッタパワーは2kW、基板温度は
200℃であった。
【0075】次いで、窒素を含むガス雰囲気下におい
て、Alをターゲットに用いたスパッタリングを行なう
ことにより、Al導体膜73の上に、膜厚2μmのAl
N誘電体膜74を形成した。このときのスパッタパワー
は6kW、基板温度は20℃であった。また、雰囲気ガ
スとしては、Arガス/窒素ガスを流量比5/1で用
い、スパッタ圧を15Paに維持した。このとき、Al
N誘電体膜74には雰囲気ガスであるArガスが取り込
まれ、気孔75が形成された。
【0076】次に、Al導体膜73のときと同じ条件の
スパッタリングによって、AlN誘電体膜74の上にA
l導体膜76を形成し、フォトリソグラフィーにより該
導体膜76を100μm×100μmの寸法の上部電極
に加工した。
【0077】上記のようにして得られた試料No.40
は、スパッタリングのプロセス制御によって気孔75を
形成したものであり、実施例1で得た試料No.1〜1
8と技術的には等価である。この試料No.40につい
て、実施例2(試料No.20〜24)で説明したのと
同じ方法により、誘電率、気孔率、抵抗率、耐湿性およ
び熱伝導率を評価した。これら特性についての評価結果
は、後記の表3に示した通りである。
【0078】後記の表3に示した結果から明らかなよう
に、試料No.40は耐湿性は良好であったが、実施例
2〜5(試料No.20〜39)に比較すると、気孔率
が比較的低かった。また、実施例2〜5に比較すると、
熱伝導率および結晶性が低く、誘電率も高かった。
【0079】比較例 この比較例では、図9に示した断面構造の回路基板を製
造した。同図において、81はSi基板、82はSiO
2 膜、83はAl導体膜、84はSiO2 誘電体膜、8
5は気孔、86はAl導体膜である。
【0080】表面に予めSiO2 膜82が形成されたS
i基板81を用いた。1PaのArガス雰囲気下におい
て、Alをターゲットに用いたスパッタリングを行なう
ことにより、SiO2 膜82上にAl導体膜83を形成
した。このときのスパッタパワーは3kW、基板温度は
100℃であった。
【0081】次いで、酸素を含むガス雰囲気下におい
て、Siをターゲットに用いたスパッタリングを行なう
ことにより、Al導体膜83の上に、膜厚5μmのSi
2 誘電体膜84を形成した。このときのスパッタパワ
ーは6kW、基板温度は20℃であった。また、雰囲気
ガスとしては、Arガス/酸素ガスを流量比5/1で用
い、スパッタ圧を15Paに維持した。このとき、Si
2 誘電体膜84には雰囲気ガスであるArガスが取り
込まれ、気孔が形成された。続いて、HF水溶液をエッ
チャントとする選択的ウエットエッチングにより、Si
2 誘電体膜84にランダムな気孔75…を形成した。
こうして形成された気孔75…の幾つかは、SiO2
電体膜74の側壁で開口していた。
【0082】次に、Al導体膜83のときと同じ条件の
スパッタリングによって、SiO2誘電体膜84の上に
Al導体膜86を形成し、フォトリソグラフィーにより
該導体膜86を100μm×100μmの寸法の上部電
極に加工した。
【0083】上記のようにして得られた試料No.41
について、実施例2(試料No.20〜24)で説明し
たのと同じ方法により、誘電率、気孔率、抵抗率、耐湿
性および熱伝導率を評価した。これら特性についての評
価結果は、後記の表3に示した通りである。
【0084】後記の表3に示した結果から明らかなよう
に、試料No.41のSiO2 誘電体膜84は、本発明
で限定している誘電体材料とは異なる材料からなってい
るため、熱伝導率が低い。また、気孔85…が完全には
閉鎖されていないため、抵抗率が低く、耐湿性が悪かっ
た。
【0085】
【表3】
【0086】
【発明の効果】以上詳述したように、本発明によれば、
放熱性の向上及び高い信号伝搬速度の両方が達成され、
且つ層間剥離等の欠陥の発生が少ない回路基板を提供す
ることができる。従って、本発明の回路基板は半導体素
子の高速化および高集積化に充分対応し得るものであ
り、その工業的価値は極めて大きい。
【図面の簡単な説明】
【図1】本発明の回路基板の一例を示す縦断面図。
【図2】本発明の回路基板に用いる誘電体膜において、
平面形状が円形である気孔を配置するための二つの仕方
を示す図である。
【図3】本発明の回路基板に用いる誘電体膜において、
平面形状が矩形である気孔を配置するための二つの仕方
を示す図である。
【図4】本発明の他の実施例になる回路基板の構造を示
す断面図である。
【図5】本発明の他の実施例になる回路基板の構造を示
す断面図である。
【図6】本発明の他の実施例になる回路基板の構造を示
す断面図である。
【図7】本発明の他の実施例になる回路基板の構造を示
す断面図である。
【図8】本発明の他の実施例になる回路基板の構造を示
す断面図である。
【図9】本発明に対する比較例としての回路基板の構造
を示す断面図である。
【符号の説明】
11…基板ベース、12,14,16,18…配線金属
膜、13,15,17…誘電体薄膜、19、20、21
…コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小岩 馨 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 岩瀬 暢男 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板ベースと、該基板ベース上に形成さ
    れた少なくとも1層の誘電体膜であって、AlN、B
    N、ダイヤモンド、ダイヤモンドライクカーボン、Be
    OおよびSiCからなる群から選ばれる少なくとも一種
    からなり、且つ5〜95体積%の気孔率を有する誘電体
    膜と、該誘電体膜上に積層された少なくとも1層の配線
    金属膜とを具備する回路基板。
  2. 【請求項2】 請求項1に記載の回路基板であって、前
    記誘電体膜は薄膜法によって成膜され、前記気孔は該薄
    膜法のプロセス条件を制御することによって形成された
    ことを特徴とする回路基板。
  3. 【請求項3】 請求項1に記載の回路基板であって、前
    記誘電体膜中の気孔は、基板ベース上に成膜された誘電
    体薄膜をエッチング若しくは穿孔することにより形成さ
    れたことを特徴とする回路基板。
  4. 【請求項4】 請求項3に記載の回路基板であって、前
    記誘電体膜において、前記気孔は一定ピッチのマトリッ
    クス状平面配置で形成され、且つその行方向または列方
    向の何れかのピッチが、交互に半位相分だけズレずれて
    いることを特徴とする回路基板。
  5. 【請求項5】 請求項3または4に記載の回路基板であ
    って、前記気孔は前記配線金属膜の下にのみ形成されて
    いる回路基板。
  6. 【請求項6】 基板ベース上に、AlN、BN、ダイヤ
    モンド、ダイヤモンドライクカーボン、BeOおよびS
    iCからなる群から選ばれる少なくとも一種からなる誘
    電体膜を形成する工程と、 該誘電体膜を選択的にエッチングし若しくは穿孔するこ
    とにより、前記誘電体膜の表面に開口部を有する微小孔
    を形成する工程と、 該微小孔を形成した誘電体膜の上に、前記と同じ材料か
    らなる誘電体膜を形成することにより、前記微小孔の開
    口部を閉鎖して、5〜95体積%の気孔率を有する誘電
    体膜を形成する工程と、 こうして形成された5〜95体積%の気孔率を有する誘
    電体膜の上に、配線金属膜を形成する工程とを具備した
    ことを特徴とする回路基板の製造方法。
  7. 【請求項7】 請求項6に記載の回路基板の製造方法で
    あって、前記微小孔の直径が10μm以下である方法。
JP6025490A 1993-03-15 1994-02-23 回路基板 Pending JPH06326431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6025490A JPH06326431A (ja) 1993-03-15 1994-02-23 回路基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5435093 1993-03-15
JP5-54350 1993-03-15
JP6025490A JPH06326431A (ja) 1993-03-15 1994-02-23 回路基板

Publications (1)

Publication Number Publication Date
JPH06326431A true JPH06326431A (ja) 1994-11-25

Family

ID=26363112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6025490A Pending JPH06326431A (ja) 1993-03-15 1994-02-23 回路基板

Country Status (1)

Country Link
JP (1) JPH06326431A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203429A (ja) * 2000-01-19 2001-07-27 Japan Fine Ceramics Center ダイヤモンド配線基板およびその製造方法
US6271116B1 (en) * 2000-01-13 2001-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating interconnects

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271116B1 (en) * 2000-01-13 2001-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating interconnects
JP2001203429A (ja) * 2000-01-19 2001-07-27 Japan Fine Ceramics Center ダイヤモンド配線基板およびその製造方法

Similar Documents

Publication Publication Date Title
KR0153039B1 (ko) 회로기판 및 그 제조방법
JP4897961B2 (ja) 電子部品検査用配線基板およびその製造方法
JP2003197463A (ja) 薄膜キャパシタ及びその製造方法
JP2009246401A (ja) 高信頼性多層回路基板およびその形成方法
JPH06326431A (ja) 回路基板
JP2749489B2 (ja) 回路基板
JP4288069B2 (ja) グリーンシートの加工方法
CN110349925B (zh) 一种叠层封装基板及其制备方法
JP6622940B1 (ja) 両面実装基板、両面実装基板の製造方法、および半導体レーザ
WO2020045436A1 (ja) 配線基板および電子装置
CN101413918A (zh) 大长径比电极阵列及其制造方法
JP2002171029A (ja) セラミック配線基板およびその製造方法
JPS60119731A (ja) 絶縁性薄膜
JPH0669653A (ja) 多層回路基板及びその製造方法
JPS62254446A (ja) 半導体装置
JPH07226589A (ja) 薄膜多層配線基板の製造方法
JPH07297551A (ja) 薄膜多層配線基板
JP2003188496A (ja) 配線基板の製造方法
JPH10135077A (ja) 薄膜キャパシタ
JPH01120802A (ja) 抵抗内蔵電子部品の製造方法
JP2565351B2 (ja) 電子回路部品
JP2643004B2 (ja) ハイブリッドic基板
JPH04139896A (ja) セラミック多層基板
JPS62219694A (ja) 多層セラミツク回路基板
JP2002025855A (ja) 薄膜コンデンサ及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050405