JPH04139896A - セラミック多層基板 - Google Patents
セラミック多層基板Info
- Publication number
- JPH04139896A JPH04139896A JP2264043A JP26404390A JPH04139896A JP H04139896 A JPH04139896 A JP H04139896A JP 2264043 A JP2264043 A JP 2264043A JP 26404390 A JP26404390 A JP 26404390A JP H04139896 A JPH04139896 A JP H04139896A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- wall
- green sheet
- resistor
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 title abstract description 15
- 229920005992 thermoplastic resin Polymers 0.000 claims abstract description 4
- 238000005245 sintering Methods 0.000 claims abstract 2
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 abstract description 3
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 abstract description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- 238000004080 punching Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子機器等の回路に広く用いるセラミック多
層基板に関する。
層基板に関する。
従来の技術
近年、セラミック多層基板は、熱伝導性や耐熱性や化学
的耐久性で有機材料基板より秀れた特性を有するため、
有機材料基板の代替品として、又電子機器の小型化や多
様化に伴い高密度配線・高密度実装用の基板として多く
使用されている。
的耐久性で有機材料基板より秀れた特性を有するため、
有機材料基板の代替品として、又電子機器の小型化や多
様化に伴い高密度配線・高密度実装用の基板として多く
使用されている。
以下に従来のセラミック多層基板について説明する。
第４図に示すように、セラミック層９は、熱可塑性樹脂
と無機物等からなるグリーンシートに開孔されたウイア
ホール内に導体ペーストを印刷等で充填した、導体層１
１と、抵抗材料からなる抵抗ペーストを厚さ１０〜２０
μｒｎで塗布して形成した印刷抵抗１２で構成される。
と無機物等からなるグリーンシートに開孔されたウイア
ホール内に導体ペーストを印刷等で充填した、導体層１
１と、抵抗材料からなる抵抗ペーストを厚さ１０〜２０
μｒｎで塗布して形成した印刷抵抗１２で構成される。
第３図に示すように、セラミック層９を所定の枚数を所
定位置に導体層１３や内部印刷抵抗１４を形成さぜつつ
順次積層し、室温から６００ ’Ｃの熱処理をして、有
機物を蒸発２分解、燃焼除去し、９００℃で焼結させて
セラミック多層基板を形成する。
定位置に導体層１３や内部印刷抵抗１４を形成さぜつつ
順次積層し、室温から６００ ’Ｃの熱処理をして、有
機物を蒸発２分解、燃焼除去し、９００℃で焼結させて
セラミック多層基板を形成する。
発明が解決しようとする課題
しかしながら、上記の従来の構成では、内蔵しようとす
る抵抗が多い場合、内部の配線に使用可能な面積が少な
くなり、層数を増やすなどしなければならないという問
題点や、印刷抵抗の厚さが１０〜２０μｍと薄いために
大容量の電流を流すためには、印刷抵抗の形状を幅を１
１１１１１１以上で長さを数ｍｍとらねばならず、印刷
面積で数平方ｍｍにもなり、同一層内での配線面積が小
さくなるという問題点を有していた。
る抵抗が多い場合、内部の配線に使用可能な面積が少な
くなり、層数を増やすなどしなければならないという問
題点や、印刷抵抗の厚さが１０〜２０μｍと薄いために
大容量の電流を流すためには、印刷抵抗の形状を幅を１
１１１１１１以上で長さを数ｍｍとらねばならず、印刷
面積で数平方ｍｍにもなり、同一層内での配線面積が小
さくなるという問題点を有していた。
本発明は、上記従来の問題点を解決するもので、配線面
積を削減することなく大電流を流すことができる抵抗を
内蔵したセラミック多層基板を提供することを目的とす
る。
積を削減することなく大電流を流すことができる抵抗を
内蔵したセラミック多層基板を提供することを目的とす
る。
課題を解決するための手段
この課題を解決するために、本発明のセラミック多層基
板は、抵抗材料からなる抵抗体ペーストをグリーンシー
トに開孔されたヴイアホールに充填するか、あるいは、
その内壁に塗布したセラミック層を順次積層し、焼結し
て形成した構成を有している。
板は、抵抗材料からなる抵抗体ペーストをグリーンシー
トに開孔されたヴイアホールに充填するか、あるいは、
その内壁に塗布したセラミック層を順次積層し、焼結し
て形成した構成を有している。
作用
この構成によって、抵抗素子数が増えても、配線可能な
面積を削減することがなく、抵抗の断面積を大きくする
こととなる。
面積を削減することがなく、抵抗の断面積を大きくする
こととなる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第２図に示すように、アルミリ−とガラスとの主材と熱
可塑性樹脂等からなるグリーンシートのパンチ等て開孔
した穴に酸化ルテニウムを主成分とする抵抗ペーストを
印刷等で充填した埋込み抵抗２、またはパンチで開孔し
た穴の内壁に塗布した内壁抵抗３と埋込み抵抗２または
内壁抵抗３のＡｇからなる端子電極４でセラミック層１
を構成する。
可塑性樹脂等からなるグリーンシートのパンチ等て開孔
した穴に酸化ルテニウムを主成分とする抵抗ペーストを
印刷等で充填した埋込み抵抗２、またはパンチで開孔し
た穴の内壁に塗布した内壁抵抗３と埋込み抵抗２または
内壁抵抗３のＡｇからなる端子電極４でセラミック層１
を構成する。
第１図に示すように、セラミック層１を所定の枚数積層
して９００℃で焼結し、内部に埋込み抵抗６や内壁抵抗
７や導体層８を形成したセラミック多層基板上する。セ
ラミック多層基板に内蔵された抵抗体は、次式で決まる
抵抗値を有する。
して９００℃で焼結し、内部に埋込み抵抗６や内壁抵抗
７や導体層８を形成したセラミック多層基板上する。セ
ラミック多層基板に内蔵された抵抗体は、次式で決まる
抵抗値を有する。
ｌ・の抵抗定数、ｔ・・・・・・セラミック層の厚さ、
ρ・・・・・・抵抗体の断面積。
ρ・・・・・・抵抗体の断面積。
以上のように、本実施例によれば、グリーンシートに開
孔されたヴイアホールを抵抗材料からなる抵抗体ペース
トを充填するか、内壁に塗布した抵抗を設けることによ
り、グリーンシートを開孔するパンチや金型の径を任意
に選択することによって、ヴイアホールの径を変え、埋
込み抵抗や内壁抵抗の断面積を調整することができる。
孔されたヴイアホールを抵抗材料からなる抵抗体ペース
トを充填するか、内壁に塗布した抵抗を設けることによ
り、グリーンシートを開孔するパンチや金型の径を任意
に選択することによって、ヴイアホールの径を変え、埋
込み抵抗や内壁抵抗の断面積を調整することができる。
したがって、大きな抵抗断面積を得ることができて、大
電流も流すことが可能となる。さらに、抵抗体は導体層
間を形成する絶縁体のセラミック層内に形成されるため
、導体層の配線可能な面積を減らすことがない。
電流も流すことが可能となる。さらに、抵抗体は導体層
間を形成する絶縁体のセラミック層内に形成されるため
、導体層の配線可能な面積を減らすことがない。
なお、本実施例では基材をアルミナとガラスを主成分と
したが他の成分で構成したセラミックでも良く、抵抗体
を酸化ルテニウムとガラスを主成分としたが他の成分の
構成でも良い。
したが他の成分で構成したセラミックでも良く、抵抗体
を酸化ルテニウムとガラスを主成分としたが他の成分の
構成でも良い。
発明の効果
以上の実施例の説明からも明らかなように、本発明は、
グリーンシートに開孔されたヴイアホールの少なくとも
１ケ所以上、またはヴイアホールを重ねてなるヴイアホ
ールまたは、スルーホールの１ケ所以上に抵抗材料を充
填するかあるいはそれらの内壁に塗布した構成により、
内層の配線に必要となるグリーンシート表面の配線可能
面積を減らずことなく、抵抗を形成することができる。
グリーンシートに開孔されたヴイアホールの少なくとも
１ケ所以上、またはヴイアホールを重ねてなるヴイアホ
ールまたは、スルーホールの１ケ所以上に抵抗材料を充
填するかあるいはそれらの内壁に塗布した構成により、
内層の配線に必要となるグリーンシート表面の配線可能
面積を減らずことなく、抵抗を形成することができる。
さらに抵抗の断面積を任意に選択でき断面積を太き（し
て大電流を流す回路にも使用できる優れたセラミック多
層基板を実現できるものである。
て大電流を流す回路にも使用できる優れたセラミック多
層基板を実現できるものである。
第１図および第２図は本発明の一実施例のセラミック多
層基板の構成を示す断面図、第３図および第４図は従来
のセラミック多層基板の構成を示す断面図である。 ■・・・・・・セラミック層、５・・・・・・ヴイアホ
ール、６・・・・・・埋込み抵抗、７・・・・・・内壁
抵抗、８・・・・・・導体層。 代理人の氏名 弁理士小鍜治明 ばか２名１ −−−
で ラ ミ ツ フ 八ｉ５− ヴイアボー
ル ６一 理乃み弛張 第 図 第 図 第 図
層基板の構成を示す断面図、第３図および第４図は従来
のセラミック多層基板の構成を示す断面図である。 ■・・・・・・セラミック層、５・・・・・・ヴイアホ
ール、６・・・・・・埋込み抵抗、７・・・・・・内壁
抵抗、８・・・・・・導体層。 代理人の氏名 弁理士小鍜治明 ばか２名１ −−−
で ラ ミ ツ フ 八ｉ５− ヴイアボー
ル ６一 理乃み弛張 第 図 第 図 第 図
Claims (1)
- 抵抗体ペーストを無機物と熱可塑性樹脂を主成分とする
グリーンシートに開孔したヴイアホールに充填あるいは
その内壁に塗布したセラミック層を順次積層した後焼結
して形成したセラミック多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264043A JPH04139896A (ja) | 1990-10-01 | 1990-10-01 | セラミック多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264043A JPH04139896A (ja) | 1990-10-01 | 1990-10-01 | セラミック多層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04139896A true JPH04139896A (ja) | 1992-05-13 |
Family
ID=17397759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2264043A Pending JPH04139896A (ja) | 1990-10-01 | 1990-10-01 | セラミック多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04139896A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0574206A2 (en) * | 1992-06-08 | 1993-12-15 | Nippon CMK Corp. | Multilayer printed circuit board and method for manufacturing the same |
| JP2001257471A (ja) * | 2000-03-10 | 2001-09-21 | Ngk Insulators Ltd | 多層配線基板及びその製造方法 |
| US6778037B1 (en) | 1999-06-11 | 2004-08-17 | Nokia Corporation | Means for handling high-frequency energy |
-
1990
- 1990-10-01 JP JP2264043A patent/JPH04139896A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0574206A2 (en) * | 1992-06-08 | 1993-12-15 | Nippon CMK Corp. | Multilayer printed circuit board and method for manufacturing the same |
| EP0574206A3 (en) * | 1992-06-08 | 1994-01-12 | Nippon CMK Corp. | Multilayer printed circuit board and method for manufacturing the same |
| US6778037B1 (en) | 1999-06-11 | 2004-08-17 | Nokia Corporation | Means for handling high-frequency energy |
| JP2001257471A (ja) * | 2000-03-10 | 2001-09-21 | Ngk Insulators Ltd | 多層配線基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205032B1 (en) | Low temperature co-fired ceramic with improved registration | |
| KR910005735A (ko) | 전자회로기판 및 그 제조방법 | |
| TW200410608A (en) | Co-fired ceramic capacitor and method for forming ceramic capacitors for use in printed wiring boards | |
| KR870011690A (ko) | 혼성 집적회로장치 | |
| JP3944791B2 (ja) | セラミック多層プリント回路基板 | |
| US4914260A (en) | Ceramic multi-layer printed circuit boards | |
| JPH04139896A (ja) | セラミック多層基板 | |
| JP2000340955A (ja) | 受動部品内蔵複合多層配線基板およびその製造方法 | |
| US5700338A (en) | Method of manufacturing resistor integrated in sintered body and method of manufacturing multilayer ceramic electronic component | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JPH0521635A (ja) | 多層基板 | |
| JPH06140737A (ja) | 回路基板 | |
| JP4009080B2 (ja) | 配線板およびその製造方法 | |
| JP2766146B2 (ja) | コンデンサ内蔵多層回路基板 | |
| JP2794879B2 (ja) | 多層基板 | |
| JPH0195591A (ja) | 多層セラミック基板の製造方法 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JPH0751813Y2 (ja) | セラミック多層基板 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JPS6085598A (ja) | 多層配線基板 | |
| JP2001267743A (ja) | セラミック積層基板の製造方法 | |
| JPH07193369A (ja) | 厚膜多層配線基板の製造方法 | |
| JPH05152133A (ja) | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 | |
| JPS61270896A (ja) | セラミツク基板の製造方法 | |
| JPS59119795A (ja) | 多層配線基板 |