JPH0751813Y2 - セラミック多層基板 - Google Patents
セラミック多層基板Info
- Publication number
- JPH0751813Y2 JPH0751813Y2 JP1534493U JP1534493U JPH0751813Y2 JP H0751813 Y2 JPH0751813 Y2 JP H0751813Y2 JP 1534493 U JP1534493 U JP 1534493U JP 1534493 U JP1534493 U JP 1534493U JP H0751813 Y2 JPH0751813 Y2 JP H0751813Y2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric constant
- ceramic
- high dielectric
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本考案は、セラミック体の内部
に、高誘電率体を電極によりはさんで形成されたコンデ
ンサーを内蔵する構造のセラミック多層基板に関するも
のである。
に、高誘電率体を電極によりはさんで形成されたコンデ
ンサーを内蔵する構造のセラミック多層基板に関するも
のである。
【０００２】
【従来の技術】従来から、アルミナ等の材質からなるセ
ラミック体の内部に、多層の配線層を設けるとともに、
上下の配線層を電極とし、これらの電極間に高誘電率体
をはさんでコンデンサーを形成した構造のセラミック多
層基板は、種々のものが知られている。
ラミック体の内部に、多層の配線層を設けるとともに、
上下の配線層を電極とし、これらの電極間に高誘電率体
をはさんでコンデンサーを形成した構造のセラミック多
層基板は、種々のものが知られている。
【０００３】図３は従来のコンデンサー内蔵型のセラミ
ック多層基板の一例におけるコンデンサーの部分の構成
を示す図である。図３に示す例において、２１は上層の
セラミック体、２２は中層のセラミック体、２３は下層
のセラミック体、２４は上層セラミック体内に設けられ
た上部電極、２５は下層セラミック体内に設けられた下
部電極、２６は中層セラミック体２２内において上部電
極２４と下部電極２５との間にはさまれて設けられた高
誘電率体である。
ック多層基板の一例におけるコンデンサーの部分の構成
を示す図である。図３に示す例において、２１は上層の
セラミック体、２２は中層のセラミック体、２３は下層
のセラミック体、２４は上層セラミック体内に設けられ
た上部電極、２５は下層セラミック体内に設けられた下
部電極、２６は中層セラミック体２２内において上部電
極２４と下部電極２５との間にはさまれて設けられた高
誘電率体である。
【０００４】
【考案が解決しようとする課題】上述した構成のコンデ
ンサー内蔵型のセラミック多層基板を得るには、通常、
高誘電率テープをグリーンテープ内に埋め込んだ中層の
グリーンテープを準備し、表面に下部電極をスクリーン
印刷した下層のグリーンテープ上に載せ、中層のグリー
ンテープ上にスクリーン印刷により上部電極を形成し、
最後に上層のグリーンテープを載せ、さらに必要な層数
の配線層およびグリーンシートを載せ、最後にこの状態
で焼成して製造している。
ンサー内蔵型のセラミック多層基板を得るには、通常、
高誘電率テープをグリーンテープ内に埋め込んだ中層の
グリーンテープを準備し、表面に下部電極をスクリーン
印刷した下層のグリーンテープ上に載せ、中層のグリー
ンテープ上にスクリーン印刷により上部電極を形成し、
最後に上層のグリーンテープを載せ、さらに必要な層数
の配線層およびグリーンシートを載せ、最後にこの状態
で焼成して製造している。
【０００５】しかしながら、上述したようにしてコンデ
ンサー内蔵型のセラミック基板を得ると、高誘電率テー
プはグリーンテープに埋め込んだ構造であるため、高誘
電率テープとグリーンテープとの界面に隙間が存在し、
焼成時に電極を構成するＡｇ等の金属が拡散して、上部
電極と下部電極との間がショートしてしまい、コンデン
サーとして機能しなくなる問題があった。
ンサー内蔵型のセラミック基板を得ると、高誘電率テー
プはグリーンテープに埋め込んだ構造であるため、高誘
電率テープとグリーンテープとの界面に隙間が存在し、
焼成時に電極を構成するＡｇ等の金属が拡散して、上部
電極と下部電極との間がショートしてしまい、コンデン
サーとして機能しなくなる問題があった。
【０００６】本考案の目的は上述した課題を解消して、
製造時にコンデンサーのショートが発生しない構造のセ
ラミック多層基板を提供しようとするものである。
製造時にコンデンサーのショートが発生しない構造のセ
ラミック多層基板を提供しようとするものである。
【０００７】
【課題を解決するための手段】本考案のセラミック多層
基板は、セラミック体の内部に、高誘電率体を電極によ
りはさんで形成されたコンデンサーを内蔵する構造のセ
ラミック多層基板において、少なくとも前記セラミック
体と前記高誘電率体との界面と前記電極とが接する部分
に、絶縁層を設けたことを特徴とするものである。
基板は、セラミック体の内部に、高誘電率体を電極によ
りはさんで形成されたコンデンサーを内蔵する構造のセ
ラミック多層基板において、少なくとも前記セラミック
体と前記高誘電率体との界面と前記電極とが接する部分
に、絶縁層を設けたことを特徴とするものである。
【０００８】
【作用】上述した構成において、少なくともセラミック
体と高誘電率体との界面と電極との間に設けた絶縁層
が、焼成時におけるセラミック体と高誘電率体との界面
を通しての電極材料の拡散を防止し、電極間のショート
を防ぐことができる。
体と高誘電率体との界面と電極との間に設けた絶縁層
が、焼成時におけるセラミック体と高誘電率体との界面
を通しての電極材料の拡散を防止し、電極間のショート
を防ぐことができる。
【０００９】
【実施例】図１は本発明のセラミック多層基板の一例に
おけるコンデンサーの部分の構成を示す図である。図１
に示す例において、１は上層のセラミック体、２は中層
のセラミック体、３は下層のセラミック体、４は上層セ
ラミック体１内に設けられた上部電極、５は下層セラミ
ック体内に設けられた下部電極、６は中層セラミック体
２内において上部電極４と下部電極５との間にはさまれ
て設けられたチタン酸バリウム等からなる高誘電率体で
あり、これらの構成は従来の例と同様である。なお、本
例においては、説明の都合上セラミック体を上層、中
層、下層とわけて記載したが、実際のセラミック多層基
板においてはこれら各層は一体となり区別できない。
おけるコンデンサーの部分の構成を示す図である。図１
に示す例において、１は上層のセラミック体、２は中層
のセラミック体、３は下層のセラミック体、４は上層セ
ラミック体１内に設けられた上部電極、５は下層セラミ
ック体内に設けられた下部電極、６は中層セラミック体
２内において上部電極４と下部電極５との間にはさまれ
て設けられたチタン酸バリウム等からなる高誘電率体で
あり、これらの構成は従来の例と同様である。なお、本
例においては、説明の都合上セラミック体を上層、中
層、下層とわけて記載したが、実際のセラミック多層基
板においてはこれら各層は一体となり区別できない。
【００１０】本実施例のセラミック多層基板において重
要なのは、上部電極４と高誘電率体６との間および下部
電極５と高誘電率体６との間に、ガラス等の材料からな
る上部絶縁層１１−１と下部絶縁層１１−２を設けて、
少なくとも中層セラミック体２と高誘電率体６との界面
１２と上部電極４および下部電極５との間を絶縁した点
である。そのため、セラミック多層基板の製造時の焼成
においても、上部絶縁層１１−１および下部絶縁層１１
−２が、上部電極４および下部電極５のＡｇ等の金属の
界面１２方向の拡散を防止することができる。
要なのは、上部電極４と高誘電率体６との間および下部
電極５と高誘電率体６との間に、ガラス等の材料からな
る上部絶縁層１１−１と下部絶縁層１１−２を設けて、
少なくとも中層セラミック体２と高誘電率体６との界面
１２と上部電極４および下部電極５との間を絶縁した点
である。そのため、セラミック多層基板の製造時の焼成
においても、上部絶縁層１１−１および下部絶縁層１１
−２が、上部電極４および下部電極５のＡｇ等の金属の
界面１２方向の拡散を防止することができる。
【００１１】なお、本実施例のように、上部絶縁層１１
−１と下部絶縁層１１−２を設けて高誘電率体６と上部
電極４または下部電極５との間を絶縁しても、高誘電率
体６からなるコンデンサーに絶縁層１１−１および１１
ー２から構成されるコンデンサーが直列に接続された構
造となるだけであり、コンデンサーの全体としての容量
は若干減るもののコンデンサーとして機能することはい
うまでもない。
−１と下部絶縁層１１−２を設けて高誘電率体６と上部
電極４または下部電極５との間を絶縁しても、高誘電率
体６からなるコンデンサーに絶縁層１１−１および１１
ー２から構成されるコンデンサーが直列に接続された構
造となるだけであり、コンデンサーの全体としての容量
は若干減るもののコンデンサーとして機能することはい
うまでもない。
【００１２】上述した構成のセラミック多層基板を得る
には、高誘電率テープをグリーンテープ内に埋め込んだ
中層のグリーンテープを準備し、表面に下部電極をスク
リーン印刷しさらに下層絶縁層をスクリーン印刷した下
層のグリーンテープ上に載せ、中層のグリーンテープ上
にスクリーン印刷により上部絶縁層およびその上に上部
電極を形成し、最後に上層のグリーンテープを載せ、さ
らに必要な層数の配線層およびグリーンシートを載せ、
最後にこの状態で焼成して製造することができる。な
お、高誘電率テープをグリーンテープに埋め込むには、
グリーンテープにパンチにより孔を明け、その孔に高誘
電率テープをパンチで埋め込む方法等の従来から公知の
方法を使用することができる。
には、高誘電率テープをグリーンテープ内に埋め込んだ
中層のグリーンテープを準備し、表面に下部電極をスク
リーン印刷しさらに下層絶縁層をスクリーン印刷した下
層のグリーンテープ上に載せ、中層のグリーンテープ上
にスクリーン印刷により上部絶縁層およびその上に上部
電極を形成し、最後に上層のグリーンテープを載せ、さ
らに必要な層数の配線層およびグリーンシートを載せ、
最後にこの状態で焼成して製造することができる。な
お、高誘電率テープをグリーンテープに埋め込むには、
グリーンテープにパンチにより孔を明け、その孔に高誘
電率テープをパンチで埋め込む方法等の従来から公知の
方法を使用することができる。
【００１３】図２は本考案のセラミック多層基板の他の
例におけるコンデンサーの部分を示す図である。図２に
示す例では、図１に示す例のように上部絶縁層１１−１
および下部絶縁層１１−２を上部電極４および下部電極
５と高誘電率体６との間の全面に配置するのとは異な
り、中層セラミック体２と高誘電率体６との界面１２に
対応する位置にのみ上部絶縁層１１−１、１１−２を設
けている。図２に示す構造のセラミック多層基板におい
ても、図１に示すものと同様に、セラミック多層基板を
製造するための焼成時における、上部電極４および下部
電極５のＡｇ等の金属の界面１２を通じての拡散を防止
することができる。
例におけるコンデンサーの部分を示す図である。図２に
示す例では、図１に示す例のように上部絶縁層１１−１
および下部絶縁層１１−２を上部電極４および下部電極
５と高誘電率体６との間の全面に配置するのとは異な
り、中層セラミック体２と高誘電率体６との界面１２に
対応する位置にのみ上部絶縁層１１−１、１１−２を設
けている。図２に示す構造のセラミック多層基板におい
ても、図１に示すものと同様に、セラミック多層基板を
製造するための焼成時における、上部電極４および下部
電極５のＡｇ等の金属の界面１２を通じての拡散を防止
することができる。
【００１４】
【考案の効果】以上の説明から明らかなように、本考案
によれば、少なくともセラミック体と高誘電率体との界
面と電極との間に絶縁層を設けているため、セラミック
多層基板を製造する際の焼成時において、セラミック体
と高誘電率体との界面を通しての電極材料の拡散を防止
しでき、電極間のショートを防ぐことができる。
によれば、少なくともセラミック体と高誘電率体との界
面と電極との間に絶縁層を設けているため、セラミック
多層基板を製造する際の焼成時において、セラミック体
と高誘電率体との界面を通しての電極材料の拡散を防止
しでき、電極間のショートを防ぐことができる。
【図１】本考案のセラミック多層基板の一例におけるコ
ンデンサーの部分の構成を示す図である。
ンデンサーの部分の構成を示す図である。
【図２】本考案のセラミック多層基板の他の例における
コンデンサーの部分の構成を示す図である。
コンデンサーの部分の構成を示す図である。
【図３】従来のセラミック多層基板の一例におけるコン
デンサーの部分の構成を示す図である。
デンサーの部分の構成を示す図である。
１ 上層セラミック体 ２ 中層セラミック体 ３ 下層セラミック体 ４ 上部電極 ５ 下部電極 ６ 高誘電率体 １１−１ 上部絶縁層 １１−２ 下部絶縁層 １２ 界面
Claims (1)
- 【請求項１】 セラミック体の内部に、高誘電率体を電
極によりはさんで形成されたコンデンサーを内蔵する構
造のセラミック多層基板において、少なくとも前記セラ
ミック体と前記高誘電率体との界面と前記電極とが接す
る部分に、絶縁層を設けたことを特徴とするセラミック
多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1534493U JPH0751813Y2 (ja) | 1993-03-30 | 1993-03-30 | セラミック多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1534493U JPH0751813Y2 (ja) | 1993-03-30 | 1993-03-30 | セラミック多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677280U JPH0677280U (ja) | 1994-10-28 |
| JPH0751813Y2 true JPH0751813Y2 (ja) | 1995-11-22 |
Family
ID=11886182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1534493U Expired - Fee Related JPH0751813Y2 (ja) | 1993-03-30 | 1993-03-30 | セラミック多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0751813Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4610185B2 (ja) * | 2003-12-24 | 2011-01-12 | 京セラ株式会社 | 配線基板並びにその製造方法 |
-
1993
- 1993-03-30 JP JP1534493U patent/JPH0751813Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677280U (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6252761B1 (en) | Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate | |
| US6778058B1 (en) | Embedded 3D coil inductors in a low temperature, co-fired ceramic substrate | |
| WO2002011207A3 (en) | Electronic assembly comprising substrate with embedded capacitors and methods of manufacture | |
| WO2002011206A3 (en) | Electronic assembly comprising interposer with embedded capacitors and methods of manufacture | |
| JP2000058376A (ja) | セラミックコンデンサ | |
| JPH0751813Y2 (ja) | セラミック多層基板 | |
| JPS60249386A (ja) | 機能性基板及びこれを用いた電子回路基板 | |
| JPH0115164Y2 (ja) | ||
| JP2001313230A (ja) | コンデンサアレイ | |
| JP2001156454A (ja) | 多層セラミック基板およびその製造方法 | |
| JP3401338B2 (ja) | 積層セラミックコンデンサアレイ | |
| JP2000012375A (ja) | 積層セラミック電子部品 | |
| JPH0566951U (ja) | 積層セラミックコンデンサ | |
| JPH0669663A (ja) | コンデンサ内蔵多層基板 | |
| JPH0572177U (ja) | 多層基板による回路モジュール | |
| JPH04139896A (ja) | セラミック多層基板 | |
| JP2001230552A (ja) | 回路基板及びその製造方法 | |
| JPH01262695A (ja) | コンデンサ素子内蔵セラミック多層基板 | |
| JPS62210612A (ja) | 積層コンデンサ | |
| JPH01128587A (ja) | セラミック配線基板の製造方法 | |
| JPH0757958A (ja) | セラミック電子部品 | |
| JPH04354315A (ja) | 厚膜コンデンサ | |
| JPS63287095A (ja) | 低温焼成多層基板 | |
| JPS62119964A (ja) | 複合回路装置 | |
| JPH0963889A (ja) | Ｃ−ｒ複合電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |