JPH06502277A - 半導体エレメントの、例えばダイオードの製造法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体エレメントの、例えばダイオードの製造法従来技術 本発明は、少なくとも２つの半導体が互いに結合されている形式の、半導体エレ メントの例えばダイオードの製造法に関する。

例えば異なる構造および特性のダイオードを製造する、半導体エレメントの製造 は公知である。例えば＋Ｈｉｇｈ　Ｄｉｏｄｅｓ　Ｈａｖｉｎｇ　ＬｏｗＦｏｒ ｗａｒｄ　Ｖｏｌｔａｇｅ　Ｄｒｏｐｓ″Ｍ。

Ｎａ１ｔｏ、Ｈ，Ｍａｔｓｕｚａｋｉ、Ｔ、Ｏｇａｗａ、ＩＥＥＥ　Ｔｒａｎｓ ａｃｔｉｏｎｓ　Ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ、Ｖｏｌ、ＥＤ−２ ３、Ｎｏ、８．１９７６．９４５頁以下に、およびヨーロッパ特許第０１２２５ ９８Ａ２号に、ウェーハの両面に低い表面濃度を有する非対称のダイオードが記 載されている。

これらの刊行物に示されている非対称のダイオードのドーピング濃度プロフィー ルが、第１図に示されている。横軸に非対称のダイオードの横断面のそれぞれの 層位１がμｍで示されている。他方、縦軸に、それぞれの断面に所属する不純物 材料濃度が対数尺でｃｍ−１で示されている。非対称ダイオードの全長は２５０ μｍである。

第１図に横断面で示されたダイオードの製造のために、軍さ２３５μｍのｎ９サ ブストレート上へ、薄いｎ一層がエピタキシャル的に厚さ１５μｍで析出される 。被着されたエピタキシャル層の中へ表面からほう素が低い表面濃度で取り入れ られ、その結果、約５μｍ厚いＰ＋層が形成される。この方法の場合、エピタキ シャル層の形成のために必要とされる高いコストと、必要なプロセスの複雑さが 欠点となる。このことは例えば次のことに起因する１ｍち高濃度でドーピングさ れるｏ３サブストレートを、オートドーピングを回避する目的で、酸素または他 の層による析出中に封着（封止）しなければならないことに起因する。

ヨーロッパ特許第０３５０８１６Ａ２号公報に、非対称のダイオードを形成する ための変形製造法が開示されている。この方法の場合に得られるドーピング濃度 特性が第２図に示されている。第１図の場合と同様に第２図の場合も横軸に非対 称ダイオードの横断面の経過がμｍで示されている。他方、縦軸にはそれぞれの 位置に存在するドーピング濃度が対数目盛でｃｍ−’で記入されている。ヨーロ ッパ特許第０３５０８１６Ａ２号公報に示されている方法の場合、りんで低濃度 でドーピングされたｎ−サブストレートの中へりんが深（拡散される。このこと は通常は次の様に行なわれる、即ち厚いサブストレートの両面の中へりんを入れ 特表千Ｈ−５０２２７７（３） る。その目的は、こうしない時には必要とされる、１週間以上の著しく長い拡散 時間の場合は密でなくなるおそれのある前面被覆を回避するためである。続いて サブストレートの表面が機械的に除去され、その結果、一方の拡散層が例えば前 面拡散層が除去され、他方、もう一方の拡散層は維持される。機械的な除去は、 後続の拡散に必要とされる層の厚さを加算した、ｎ一層の所望の平均ゾーン幅が 得られる位の値で、行なわれる。後続の拡散の場合、ｎ一層の中へほう素が低い 表面濃度で浅く拡散される。その結果、最終的に第２図に示されているドーピン グ特性が得られる。この方法の場合は、著しく長いりん拡散時間が欠点となる。

別の製造法がドイツ連邦共和国特許第３８２３３４８Ａ１号公報に示されている 。この方法により例えば第３図に示されている様な非対称のダイオードが製造さ れる。

第３図に示されている非対称のダイオードは上下に重ねられたウェーハ２と３か ら成り、これらはろう層または合金層４を介して互いに結合されている。非対称 のダイオード１の上面と下面上にそれぞれ金属層５が被着されている。第３図に 示されている非対称のダイオードは詳細には、薄いｎ−サブストレートの中へま ず最初に一方の面からりんが拡散されて、１２層が形成される。次の拡散ステッ プにおいて他方の面からほう素が低い表面濃度で浅く拡散され、その結果、第３ 図に示された、ウェーハ２のドーピング特性が形成される。第３図中の左側の縮 尺目盛に示されている様に、ウェーハの層さは約１５０μｍにすぎず、そのため このウェーハは著しく破損されやすい。この理由によりウェーハ２のｎ＋層の面 にウェーハ３が設けられている。ウェーハ３はウェーハ２の支持のために用いら れ、厚さ２００μｍを有しｎ＋にドーピングされている６両方のウェーハ２，３ の結合はろう層または合金層４を介して行なわれる。この方法の欠点は、製造コ ストが著しく高いこと、ろう１または合金層４はシリコンの熱膨張に最適には適 合化されてなく、そのため機能の低下および不所望の特性変化を伴なう熱応力を 生ぜさせる。さらにウェーハ結合体の個々のチップへの切断がむずかしい。

さらに高電圧ダイオードを形成するために複数個のウェーハを上下に成層化する ことが知られている。第４図に成層化された高電圧ダイオード６の通常の実施例 が示されている。この場合は複数個の同一のウェーハ７が、ろう層または合金層 ８のそれぞれの中間層の下に、上下に成層化されている。ウェーハ結合体の上面 と下面に、金属層９が電気接触接続の目的で被着されている。

第４図に示された高電圧ダイオード６の製造は次のように行なわれる。即ち最初 に一ウェーハの形成の目的でｍ個濃度でりんでドーピングされたサブストレート の中へ、一方の面からりんを、他方の面からほう素を拡散する。拡散ガラス層の 除去の後にウェーハの両面上に金屡層を析出する０次に個々のウェーハ７を上下 に成層化してろうまたは合金により互いに結合する。

公知のこの高電圧ダイオード６の電圧電流特性が第５図に示されており、これは 通常のダイオード特性を有する。

この方法の欠点は、高い費用が必要とされること、ろう付および合金化ステップ の制御がむずかしいこと、および切断とエツチングの際に金属層が障害となるこ とである。

さらにシリコン溶融結合法（ＳＦＢ＝Ｓ　ｉ　ｌ　ｉ　ｃ　。

ｎ　Ｆｕｓｉｏｎ　Ｂｏｎｄｉｎｇ）によりシリコンウェーハを互いに分離でき ないように結合することが知られている。この結合法の場合、次の工程ステップ が実施される：まず最初に個々のウェーハがいわゆるＲＣＡ法によりクリーニン グされ、次に結合されるべきウェーハの研摩された面が上下に重ねられる。ウェ ーハはまず最初に接着剤により互いに付着される６次に、互いに結合されたウェ ーハは、１０００℃以上で少なくとも１時間は熱処理される０例えばウェーハ結 合体は２時間にわたり１０８０℃のちつ素＃囲気の下に保持される。この処理の 場合、特別に有利な電気特性によるすぐれた特徴点を有する、分離不能の結合が 形成される。

発明の利点 主請求範囲に示された特徴部分の構成を有する本発明の方法は、半導体エレメン トがわずかなコストと短い製造時間で製造され、さらに少なくとも１つのＰｎ接 合部を有する利点を有する。そのため本発明により製造される半導体エレメント はダイオードとして最適である。

付加的なＰｎ接合部を組み込むことにより例えばトランジスタのような別の半導 体エレメントおよび別のユニットを構成することもできる。さらに通常は特別な カバ一手段が全く必要とされない０本発明の手段により、接続面において同じ導 電形の高い濃度でドーピングされた層と低い濃度でドーピング層とが互いに接す るストラフチャも構成できる。その結果、（低濃度でまたは高濃度でドーピング された）サブストレート上へエピタキシャル層の被着を必要とすることなく、ｎ “／ｎｎストラフチャたはＰ”／Ｐストラクチャが形成される。

適切に処理されるウェーハを用いる場合、本発明より著しく簡単にビンダイオ− トストラクチャを即ちＰ”ｎ　ｎ”ダイオードを構成できる。この場合、Ｐｎ接 合部はＳＦＢ法により形成される。さらに本発明により、低い導通電圧の下で著 しく迅速なソフトな切り換え特性を有するパワーダイオードが製造できる。例え ば一方の半導体基体が均一にかつ高濃度で（例えばほう素で）ドーピングされて いる時は、高電流の場合も導通電圧が著しく低い。さらに著しく低い比抵抗（抵 抗率）１ｍオームａｍを有する半導体エレメントが得られる。他方、通常の半導 体エレメントの場合は比抵抗（抵抗率）の平均値は５０ｍオームａｍである。

さらに本発明により、成層化された実施形式で高電圧ダイオードが形成できる。

この場合、互いに成層化された側々のウェーハの間に、ろう層または合金層の形 式の何らかの中間層が必要とされない。

互いに結合されるべきウェーハ間の金属層省略は、ウェーハ間の接続面における 異なる熱膨張係数に起因する熱膨張の間層が存在しない利点を有する。ざらにウ ニ−ハストラクチャの、個々のチップへの切断が藺単になる。何故ならば障害と なる金属層が介在していないからである。

さらに本発明によりいわゆる“垂下特性の注入プロフィール”が簡単に形成され 、これによりダイオードの迅速かつソフトな切り換えが達成される。この“垂下 特性の注入プロフィール”は、導通方向−高電流による負荷の下での−から遮断 状態へのダイオードの切り換えの際の、電荷キャリヤで充満されていたｎ−中間 ゾーンの空乏層化を最適化する。ドイツ連邦共和国特許第３１１７２０２Ｇ２号 公報および論文著者Ｈ１Ｓｃｈ　ｌ　ａｎｇｅｎｏｔｔｏ、Ｍ、Ｆｕ　ｌ　１ｍ ａｎｎ。

Ｗ、−Ｄ、Ｎｏｗａｋ、ＡＥＧ−Ｆｏｒｓｃｈｕｎｇｓｉｎｓｔｉｔｕｔ、Ｆｒ ａｎｋｆｕｒ＝／Ｍａｉｎ。

に詳述されている様に、従来は“垂下特性の注入プロフィール”は、プロトンに より定められた侵入の深さによるコストのかかる照射によってのみ達成された。

さらに本発明によりＰｎ接合部における電荷キャリヤ寿命が、両方の半導体基体 の結晶学的配向の所期の格子欠かん配向により、または異なる格子定数の半導体 基体の使用により、制御できる。さらにＰｎ接合部における寿命が例えば、互い に結合されたウェーハの間の接触ゾーンへの外部電子の注入により、さらに著し く低減化できる。半導体基体の結合の際の低い温度と短かい処理時間にもとづき 、Ｐｎ接合部の近傍における再結合中心領域が拡大され、このことが“垂下特性 の注入プロフィール”の範囲の改善に寄与する。

本発明の手段は、例えば高い遮断性のユニットの製造の場合に著しく有利に作用 する。このユニットは本発明により、高い遮断機能にもかかわらず低い導通電圧 を有し、さらに迅速かつソフトな切り換え特性を有する。

さらに同じ導電形の半導体材料から成るウェーハの結合の際の、高濃度でまたは 低濃度でドーピングされた層の機械的なまたは化学的な除去により、半導体エレ メントの作動パラメータが、所期のように設定調整できる。Ｐｎ接合部の形成の ために必要とされる、逆の導電形の１は結合ステップにより行なえるが、しかし この結合ステップと同時に実施される。何故ならば表面における拡散と、 ウェーハの裏面におけるＳＦＢ結合ステップとの同時の実施にもとづいて、完成 される半導体ストラフチャが著しく短かい時間で形成できる。互いに結合される べきウェーハの露出された主平面の一方への拡散ではなく、ウェーハの間の接触 ゾーンの中への外部の原子の注入も行なえる。このことは次の利点を有する。

即ち拡散層を一方では半導体エレメント内部に形成し、他方では周囲雰囲気をド ーピング材料から遮断できる。

その結果、別の半導体エレメント領域の不所望のドーピングが生じなくなる。同 時にカバ一手段も省略できる。

ざらにウェーハを個々のチップへ切断する前に半導体表面を金属でコーティング することは、側面における障害の除去のための以後のエツチングステップの際に 、チップ表面の特別の被覆処理を必要としない利点を有する。

図面 本発明を次に図面を用いて説明する。

第１図は公知の非対称のダイオードのドーピング濃度特性図、 第２図は別のＶ！造法により製造された非対称のダイオードのドーピング濃度の 特性図、 第３図は互いに結合された２つのウェーハを有する、公知の製造法で製造された ダイオードの横断面図、第４図は成層化された高電圧ダイオードの公知の実施例 の横断面図、 第５図はＷＥ４図の高電圧ダイオードの特性曲線図、第６図は本発明の方法によ り製造されたパワーダイオードの第１実施例の横断面図。

第７図は第６図のパワーダイオードのドーピング濃度の特性図、 第８図は、公知の方法により製造されたダイオードと、本発明の方法により製造 されたダイオードとに対するドーピングプロフィール図、 第９図は、従来のおよび本発明の構成における注入プロフィル図、 第１０図は本発明の方法により製造された半導体エレメントの横断面図、 Ｍｌ１図は、互いに結合された半導体基体の間の異なる結晶学的配向角度に依存 する電荷キャリヤ寿命の実験値のグラフ図、 第１２図、本発明の方法により製造された半導体エレメントと公知の半導体エレ メントの特性曲線図、第１３図は、本発明の方法で製造された、非対称ダイオー ドの形式の半導体エレメントのドーピング濃度の特性図、 第１４図は、本発明の方法の範囲内で製造された非対称の変形されたダイオード のドーピング濃度特性図、第１５図は本発明の方法の変形により製造された、成 層化された高電圧ダイオードの横断面図、第１６図は第１５図の高電圧ダイオー ドの特性曲線図を、それぞれ示す。

実施例の説明 第６図に本発明による方法で製造された、パワーダイオード１０の形式の半導体 エレメントの層ストラフチャの横断面が示されている。このパワーダイオードは 両面に高い表面濃度を有し、かつ低い導通電圧の下での迅速なソフトなスイッチ ング特性を有する。パワーダイオード１０は２つの半導体基体ｔｏ’、１０’か ら構成されている。これらはシリコン溶融結合法（ＳＦＢ法）により互いに結合 されている０例えばＳＦＢ法はこの場合は別の実施形式の場合と同様に、１００ ０℃を越える温度で１時間よりも長く、例えば１０８０℃で２時間の間、ちっ素 ＃囲気の下で実施される。

半導体１０’　は均一の高いＰ０ドーピング（例えばほう素）を有し、厚さは２ ００μｍである。第２の半導体基体ｌＯ′も２００μｍの厚さを有し、ｎ導電形 の２つの層から構成されている。ただしこれらは異なるドーピング濃度を有する 。第７図に両方の半導体基体１０′、１０’のドーピング濃度の特性が示されて Ｍ１図の半導体エレメントの製造のために、まず最初に半導体基体１０′が公知 の様に裏面からりんでドーピングされる。拡散後にもとの半導体基体１０’から 、約１００μｍの厚さのゾーンが拡散されずに残る。

そのため半導体基体はこの領域において、濃度１０−４ｃｍ−’のｎ−ドーピン グを有する。拡散された領域において半導体基体１０’は１０”ｃ＋ｎ−’の最 大ｎ＋トド−ングを有する。このドーピングは拡散プロフィルの示すように内側 へ低下する。

半導体基体１０’の研摩される、拡散されない表面が、続イテ均一のドーピング 濃度Ｐ”、ｌ　Ｏ”ｃｍ−”を有する半導体本質１０′と、シリコン溶融結合法 により結合される。続いて、この場合に生ずる半導体エレメントの両方の露出さ れている表面上へ、薄い金属層１１が被着される。この場合、金属層の種類が、 使用される取り付は技術へ合わされる。ろう付は過程のためには側えば層順序Ａ 　Ｉ　／　Ｎ　ｉまたはＣｒ　／　Ｎ　ｉ　／Ａｇが適している。

続いて半導体エレメント１０がカッターまたは他の切断法により個々のシリコン チップへ切断される。

切断後に個々のチップは、例えば銅から成るそれぞれ２つの端子の間へろう付け される。このろう付は過程の後に両方のチップ端面は、このろうと端子により完 全におおわれる。

切断ステップの際に側面で露出されたかつ損傷されたＰＮ接合部が続いて例えば 湿式化学的に高温のカリ瀘液中でまたはプラズマ中で、損傷層を除去する目的で エツチングされる。側面の約３０〜４０μｍのシリコン層の除去により、全部の 損傷が除去され、そのためダイオードが高い遮断電圧（例えば１００ＯＶ）の場 合も、わずかな遮断電流しか生じない。これは代表的には室温で１００ｎＡであ る。

ろうおよび端子によるチップａｉｌｉｆｉの被覆にもとづいて、パワーダイオー ドが、エツチング過程中に除去から保護される。続いて、でき上ったパワーダイ オードが例えばプラスチックで充てんされる。その結果、パワーダイオードが不 動悪化され、周囲の影響から保護される。

本発明により製造されるパワーダイオードは、高い電流の下での低い導通電圧に より特徴づけられる。さらに均一の、はう素による高ドーピングの半導体基体１ ０’　が著しく寄与する。

二のことを説明するために第８図に２つの曲線１２と１３が互いに対比して示さ れている。この場合、曲線１２は従来のように製造されたパワーダイオードの場 合のドーピング濃度特性を示す、他方、曲ｌ１１１３は本発明の方法により達成 可能なドーピング濃度特性を示す。図示されている様にＰ９領域とこれに接する わ一領域との間の濃度移行は著しく急峻である。この場合、特性抵抗がｉｎオー ムＣｍの半導体エレメントが設けられている。他方、従来のパワーダイオードの 場合の低下性の濃度プロフィール−これはＰ９領域の拡散により形成されたーは 高い電気的層抵抗を生ぜさせる。

この場合、特性抵抗そのものの平均値は、高い表面濃度では少なくとも５０ｍオ ームｃｍの値を有する。そのため公知の実施例の場合の導通電圧は相応に一層高 くなる。公知の実施例のこの欠点は、拡散された２３層の幅が低減される時でさ えも、現われる。

本発明の方法により製造されるダイオードは、さらに迅速かつソフトに切り換え られる。このことを達成するために、ダイオードを導通方向の高電流で負荷を与 えた後に再び遮断状態へ切り換えるべき時に、電荷キャリヤにより充満されたｎ −中間ゾーンを迅速にかつ著しく大きい電流跳躍的変化を生ぜさせることなく空 乏層化する必要がある。この迅速なかつソフトな切り換えは“垂下特性の注入プ ロフィール”の構成にぶり著しく促進される。第９図に曲線１４と１５でｎ一層 の領域における注入プロフィールが示されている。

曲線１４は従来の実施例の場合の注入プロフィールを示し１曲線１５は本発明に より製造されるパワーダイオードの場合の注入プロフィールを示す。第９図に示 されている様に注入プロフィールは、本発明の実施例の場合は従来のそれの場合 よりも一層深くかつ急峻に低下する。そのためＰｎ接合部における低減された電 荷キャリヤ濃度にもとづいて、遮断状態への移行の際の空間電荷ゾーンの迅速な 形成が達成される。ｎ−領域の中へ拡大する空間電荷ゾーンを通って残りの蓄積 電荷が接点へ流出する。この場合、空乏層電流は著しく緩慢に平坦になる。その ため迅速な空乏層化が、空乏層電流の急激な変化を伴なわずに、保証される。

さらに本発明の方法の場合、Ｐｎ接合部における電荷キャリヤ寿命が付加的に所 期のように制御できる。

このことは次のようにして達成される。即ち、個々の半導体基体を、これらがそ の結晶学的配向化において互いに異なる様に、相互に結合することにより達成さ れる。その結果、接触ゾーンにおいて誤整合（Ｍｉｓｆｉｔ−）ずれが生ずる。

これに対比される作用は、例えば結合された半導体基体の異なるドーピングによ り定められている、異なる格子定数の半導体の結合の際に生ずる。

結晶学的な誤配向の影響を保証するために、第１０図に図示された基本構成を有 する複数個の半導体エレメントが準備された。各々の半導体エレメント１６は２ つの半導体１７．１８から構成された。それらのうち半導体基体１７は均一に、 濃度８ｘｌＯ”ｃｍ−’でほう素により高い値でドーピングされた。低濃度のｎ −ドーピングされた半導体基体１８の裏側の中へ、はう素が深さ１７５μｍまで 拡散されていた。そして次に両方の半導体基体１７と１８がＳＦＢ法により、半 導体基体１８のｎ一層が半導体基体１７と同じ側に設けられるように、互いに結 合された。接続ステップ前の各々の半導体基体の全体の厚さは２５０μ田の値を 有し、そのため合成された半導体エレメントの厚さは５００μｍの値を有した。

両方の半導体１７．１８は（１１１）配向の表面を有した。この場合、各々の半 導体基体の（０１１）面はマーキング（Ｆｌａｔ）により特徴づけられた０個々 の半導体エレメントの場合、マーキング間の角度αは変化された。

第１１図に種々の異なる角度αに対する、即ち両方の半導体基体の種々異なる結 晶学的配向角度に対して示されている。横軸に角度値αが記入されており、縦軸 に回復時間ｔｒｒがマイクロ秒で示されている。

第１１図に示されている様に、その都度に測定された回復時間ｔｒｒは角度αが ００と１２０°で最小値を有し、この回復時間は約４〜５マイクロ秒の間にある 。ずれの角度が６０’の場合は、回復時間に対してやっと１１マイクロ秒の最大 値が生ずる０回復時間ｔｒｒは電荷キャリヤ寿命に比例する。そのためこのこと は、互いに結合されるべき両方の半導体基体の結晶学的配向の間の角度を、所望 のダイオード特性を得るため調整することにより、制御できる。同じ作用も、前 述の様に、種々異なる格子定数の半導体基体の合成結合により形成される。

ダイオード特性のないし電荷キャリヤ寿命の制御のためのこの本発明による調整 手段は、この介入が、その他のダイオードパラメータに実質的に影響を与えるこ とな〈実施できるため重要である。別のダイオードパラメータは、例えば遮断特 性または導通電圧は、全くまたは著しくわずかじか影響されない。このことを次 に示されたテーブルが証明する。ここには種々異なるずれの角度αに対して、遮 断電流１０μＡの場合の遮断電圧Ｕｒ　（Ｖ）に対して、ならびに電流負荷１０ ０Ａの場合の導通電圧Ｕｆ　（Ｖ）に対して、それぞれ得られた値が示されてい る。

α　１．５’　１３°　４２’　５８°　８８°　１１５゜０ｒ（ｖ）、］０μ Ａ　７５０　８００　７２０　７４０　７４０　８２０±２４０　±１４０　± １４０　±１３０　±１４０　±１２００ｆｍ、１００Ａ　＋、３０　１．２６ 　１．２６　１．２５　１．３６　１．３７±０．０５　±０．Ｏ１±０．０２ 　±０．０１　±０．０７　±０．０９このテーブルに示された値はチップ面積 １４ｍｍ”を対象とする。ＳＦＢ法による両方の半導体基体１７゜１８の結合は 、１０８０℃のちっ素雰囲気の下で２時間にわたり行なわれた。Ｐｎ接合部にお ける電荷キャリヤ寿命の制御のための別の手段は、例えば電荷キャリヤ寿命の一 層の低減化は、互いに結合されるべき半導体基体の間の接触ゾーンの中へ、外部 からの原子を挿入することにより、達成される。

最も間単に実現されるべき変形実施例においては、この外部からの原子は例えば 酸素である。この酸素は、互いに結合されるべき半導体基体面に存在する薄い自 然の酸素層である。選択的にこの外部金属を金または白金のような重金属から形 成できる。この重金属は半導体基体の結合前に、その結合されるべき表面に被着 される。

再結合中心を、本発明によりＰｎ接合部と結合されたずれのゾーンにより、およ び結合の際に低い温度と短かい処理時間により、Ｐｎ接合の近傍に拡大して、“ 垂下特性の注入プロフィル”を形成することは重要である。

本発明による方法ステップは例えば高い遮断性の構成エレメントの場合に著しく 良好な結果をもたらす。

何故ならばこの方法ステップは、高い遮断性の構成エレメントに必要な幅広い中 間領域（空間電荷ゾーンの収容のために）にもかかわらず、低い導通電圧を有し かつ迅速でソフトな切り換え性を有する。前述の全部の特性の同時の充足がめら れる時に、例えば金または白金の様な重金属を有する半導体エレメント全体の均 一なドーピングが提供される。何故ならばこのことが電荷キャリヤ寿命を中間ゾ ーン全体にわたり低減化しその結果、導通電圧の著しい増加を生ぜさせてしまう であろう。このことを示すために、第１２図にドーピング濃度特性が示されてい る。この場合、曲線２０は、本発明により製造された半導体エレメントの場合に 設定された、中間領域における特性を示す。他方、曲線１９は、金による均一の ドーピングによる従来の実施の場合の特性を即ち所期の特性を表わす。

第１３図に本発明の方法により製造された非対称形式のダイオードのドーピング 濃度特性が示されている。

このダイオードは両方の半導体エレメント側面の一方の上では低い表面濃度を有 する。第１３図に横軸に、本発明により製造された半導体エレメントの長手方向 断面に沿ってのその都度の位置が記入されている。他方、縦軸にはそれぞれ所属 のドーピング濃度が示されている。第１３図に示されている様に、出来上った半 導体エレメントにおける合成結合された両方の半導体は異なる濃度である。この 場合、一方の半導体基体は高いｎ＋濃度の均一のドーピングを有しがっ厚さ約１ ８０μｍを有する。これに対して他方の半導体基体は厚さ７０μｍを有しており 、一方の半導体基体へ接していて、一方の半導体基体と同じ導電形の低いドーピ ングの層を、ならびに約１０”ｃｍ−’の濃度を有する別の導電形の約２０μｍ の厚さの拡散された層を含む。

第１３図に示されたドーピングプロフィールの半導体エレメントの製造は、次の ように行なわれる。即ちまず最初にりんで高濃度にドーピングされたｎ３サブス トレートが、りんで低濃度でドーピングされたｎ−サブストレートへＳＦＢ法に より結合される０次に結合体のｎ一層が機械的または化学的手段により、所望の 残りの厚さに達するまで除去される。次に除去されたｎ−サブストレートの露出 された表面へ、Ｐゾーンを形成する目的でほう素が低い表面濃度で浅（拡散され る。この拡散により半導体エレメントの正の電気的特性が設定される　ｎ’ｐ層 の高濃度のドーピングにもとづいて、導通電圧が、例えばこのドーピングが付加 的に均一である時は、拡散された層まりも著しく低減されている。このドーピン グはもちろん必ずしもすべての場合に均一である必要がない。

ｎ７層の拡散は両方の半導体の結合後にはじめて、００半導体基体とｎ−半導体 基体との間のずれのゾーンが作用できなくなる利点を有する。何故ならばこのず れのゾーンはほう素層の拡散中にｍ；の場合に拡大するｎ＋領領域もとづいて− ｎ２領域の中へ形成されるからである。さらにずれがほう素拡散中のゲッター作 用により補正される、ないし損傷性がなくなる。

第１４図に、本発明の方法の変形により製造される別の実施例に対するドーピン グ濃度特性が示されている。９１１１１４図にドーピングプロフィールに関して 示された半導体エレメントは、２つの半導体基体から成り、これらはシリコン溶 融結合法により互いに結合された。

一方の半導体基体は高濃度の例えば均一のドーピングｎ３約１０”ｃｍ”−’を 有する。これに対して他方の本導体基体は異なるドーピング濃度の３つの層を含 む。

第１の半導体に隣り合う層はｎ３ドーピングを有する。

そのため両方の半導体基体の間の結合個所にわヂかなドーピング濃度の跳躍的変 化しか生じない、２つの主導体基体の中間層はＤ−ドーピング化される。他方。

第２の半導体基体ｎ１の外側の層は、表面濃度１０１０ｃｍ”でドーピングされ ている。個々の層の立体的寸法は第１４図から読み取れる。

第１４図に示された実施例は次の様にして製造される。即ちまずＲ初に半導体基 体（ウェーハ１）を相次いでりんとほう素で拡散し、その結果、第１４図に二の ことに関して示されたドーピング特性が形成される。

続いて例えば厚さ２００μｍの厚いｎ＋サブストレートが、機械的な安定性を向 上させる目的で第１のウェーハのｎ　４層層へ結合される。両方の半導体基体の 接触領域におけるずれのゾーンは完全に損傷性を有しなくなる。何故ならばこの ずれのゾーンは高濃度でドーピングされた領域中に存在し、そのため注入を阻止 し得ないからである。

両方の半導体基体のほう素拡散と結合を同時に実施することは有利である。何故 ならば付加的にコスト節約がもたらされ、時間的にも一層迅速に実施されるから である。

この実施例も、冒頭に述べた公知の実施例に比較して、前述の列挙した利点を有 する。

Ｉｒ１５図に半導体エレメントの実施例の横断面積が、成層化された高電圧ダイ オード２１の形式で示されている。二のダイオードは同じく本発明の方法により 製造される。

高電圧ダイオ−４２１は、交番的に互いに上下に成層化されている複数個の半導 体基体（ウェーハ）２２゜２３を含む。半導体基体２２は、異なるドーピング濃 度の即ち０１層とｎ一層の２つの層を含む。他方、半導体基体２３は、例えば均 一のドーピングによる唯１つの高濃度でドーピングされた２３層から成る６半導 体基体２２と２３は交番的に上下に成層化されている。

その結果、上下に成層化されたｎゝｎＰ＋ストラクチャが形成される。半導体基 体２２．２３の結合は、例えば全部の半導体基体に対して、シリコン溶融法（Ｓ ＦＢ）により１つのステップで行なわれる。この場合、個々の半導体間に形成さ れる接触ゾーンは２４で示されている。

成層化された高電圧ダイオード２１の製造のための本発明による方法の場合、詳 細には、まず最初に、りんでドーピングされる複数個のｎ′″サブストレートが 片面でりんが拡散され、その後で酸素がエツチング除去されさらにＲＣＡクリー ニングが実施される。続いて拡散された半導体基体と、はう素で高濃度でドーピ ングされた均一のＰ＋半導体基体とが交番的に上下に成層化されてＳＦＢ法にま り２時間にわたり１０８０℃で温度処理により結合される。結合されるべき面は 研摩されている。

選択的に、ｎ−半導体基体とＰ００半導とを互いに接触することもできる。この 場合この接触ゾーンにりん被覆（結合されるべき面の片面にまたは両面に）が設 けられる。りん被覆は注入によりまたは他の方法で行なわれる。この変形実施例 の場合、拡散はＳＦＢ法による結合と同時に行なわれる。そのためコストと時間 消費が一層低減される。

続いてウェーハ結合部の露出された表面へ、電気的な接触接続のための金属層２ ５が被着される。

高電圧ダイオードを製造するための前述の方法は、わずかな費用しか必要とせで 、かつ個々の半導体基体の間のろう層および合金層を必要とせず、そのため半導 体基体の以後の切断および必要に応じてのエツチングの際に障害となる金属層が 存在しない利点が得られる。著しい困難を伴なう内部のろう付および合金化過程 も完全に省略できる。

第１６図に本発明により製造された高電圧ダイオードの電流電圧特性曲線が示さ れている１図示されている様にこの高電圧ダイオードはｌ０ＫＶまでの高い遮断 電圧性能を有する。半導体基体２２と２３との間のＰ”ｎ“接合部のブレークダ ウンは、高い表面濃度により著しく低い値へ設定できる。この場合、トンネル効 果が利月される。そのため本発明により製造されるダイオードの電気特性が、例 えば高電流の場合に不利に影響しなくなる。

０　２０　７０　２５０　μｍ　ｘ 田腔１審ｌ！ＩＩ＃ｒ フロントページの続き （７２）発明者　ヴイルマン、　マルチインドイツ連邦共和国　Ｄ　−７４１０ ロイトリンゲン　アーヘナー　シュトラーセ　１４６（７２）発明者　ブナ−， フォルクマールドイツ連邦共和国　Ｄ　−７４１７プフリンゲン　イム　キュー ネンバッハ　７２ （７２）発明者　ビアラス、　ヴエスナドイツ連邦共和国　Ｄ−７４１０ロイト リンゲン　ラインシュトラーセ　６４ （７２）発明者　バルト、　シュテファンーマヌエルドイツ連邦共和国　Ｄ−７ ４１７プフリンゲン　イム　カッツエンポール　５／１

Claims (14)

【特許請求の範囲】
1. １．少なくとも２つの半導体基体が互いに結合されている形式の、半導体エレメ ントの例えばダイオードの製造法において、一方の半導体基体が一方の導電形の 高い導電度を有し、他方の半導体基体の中に異なるドーピング濃度の少なくとも ２つの層を形成し、これらの層のうちの少なくとも１つの層が、前記一方の半導 体の導電形とは逆の導電形を有し、前記の両方の半導体基体をシリコン溶融結合 法（ＳＦＢ）により互いに結合することを特徴とする、半導体エレメントの製造 法。
2. ２．前記の他方の半導体基体は２つの半導体層を含み、該２つの半導体層は、両 方共、前記一方の半導体基体の導電形とは逆の同じ導電形を有しかつ異なる濃度 でドービングされており、さらに前記一方の半導体基体を、他方の半導体基体の 低い方の濃度でドービングされた層と結合する、請求の範囲第１項記載の方法。
3. ３．高電圧ダイオードを形成するために、複数個の半導体基体を成層構成として 互いに上下に被着し、さらに同時に互いに結合する、請求の範囲第２記載の方法 。
4. ４．半導体基体を、それらの結晶学的配向において互いに異なる様に、互いに結 合する、請求の範囲各項記載のうちいずれか１に記載の方法。
5. ５．半導体基体の結合のために設けられている表面において異なる格子定数を有 する半導体基体を使用する、請求の範囲各項記載のうちいずれか１に記載の方法 。
6. ６．互いに結合された半導体基体の間の接触ソーンの中へ、外部からの原子を組 み込んだ、請求の範囲各項記載のうちいずれか１に記載の方法。
7. ７．外部からの原子として、酸素原子または酸素分子を酸素層として、互いに結 合された半導体基体の表面において用いる、請求の範囲第６項記載の方法。
8. ８．半導体基体の表面の結合前に重金属を、例えば金または白金を表面へ被着す る、請求の範囲第６項または７項記載の方法。
9. ９．一方の半導体基体を均一に高い濃度でドービングした、請求の範囲各項記載 のうちいずれか１に記載の方法。
10. １０．他方の半導体基体を、一方の半導体基体と同じ導電形を有する、低い方の ドービング濃度の半導体材料から形成し、さらに逆の導電形の少なくとも一つの 層を、両方の半導体基体の結合後にまたは例えば結合中にのみ、シリコン溶融結 合法により形成した、請求の範囲各項記載のうちいずれか１に記載の方法。
11. １１．両方の半導体基体の一方の表面を、それらの相互の結合後に機械的にまた は化学的に除去する、請求の範囲各項記載のうちいずれか１に記載の方法。
12. １２．前記の他方の半導体基体がＰ＋ｎ−ｎ＋構造を有している、請求の範囲各 項記載のうちいずれか１に記載の方法。
13. １３．互いに結合された半導体基体の露出された主面を金属でコーティングし、 その後で該半導体基体を、個々のチッブへ切断し、該チッブにろう層を設け、続 いてチッブめ側縁をエッチング除去した、請求の範囲各項記載のうちいずれか１ に記載の方法。
14. １４．半導体基体の結合ステップを、１０００℃を上回わる温度で１時間より多 くの間、たとえば１０８０℃で２時間の間、ちっ素雰囲気の下で実施する請求の 範囲各項記載のうちいずれか１に記載の方法。