JPH01257371A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01257371A JPH01257371A JP8583888A JP8583888A JPH01257371A JP H01257371 A JPH01257371 A JP H01257371A JP 8583888 A JP8583888 A JP 8583888A JP 8583888 A JP8583888 A JP 8583888A JP H01257371 A JPH01257371 A JP H01257371A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 21
- 229920005591 polysilicon Polymers 0.000 abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000001459 lithography Methods 0.000 description 14
- 238000000605 extraction Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
バイポーラ・トランジスタのベース引き出し電極の形成
方法の改良に関し、 簡単且つ容易にベース引き出し抵抗が低く、加えて半導
体基板との浅い接合が得られる半導体装置の提供を目的
とし、 一導電型半導体基板上に絶縁膜と導体層とを順次堆積す
る工程、該導体層と該絶縁膜とを選択的に除去して開口
部を形成する工程、該開口部及び該絶縁膜上に反対導電
型半導体層を堆積して該開口部内にベース層を形成する
と共に、該ベース層を該導体層に導出する半導体層を形
成する工程、該ベース層内に選択的に一導電型のエミッ
タ領域を形成する工程とを含むよう構成する。
方法の改良に関し、 簡単且つ容易にベース引き出し抵抗が低く、加えて半導
体基板との浅い接合が得られる半導体装置の提供を目的
とし、 一導電型半導体基板上に絶縁膜と導体層とを順次堆積す
る工程、該導体層と該絶縁膜とを選択的に除去して開口
部を形成する工程、該開口部及び該絶縁膜上に反対導電
型半導体層を堆積して該開口部内にベース層を形成する
と共に、該ベース層を該導体層に導出する半導体層を形
成する工程、該ベース層内に選択的に一導電型のエミッ
タ領域を形成する工程とを含むよう構成する。
本発明は、半導体装置の製造方法に係り、特にバイポー
ラ・トランジスタのベース引き出し電極の形成方法の改
良に関するものである。
ラ・トランジスタのベース引き出し電極の形成方法の改
良に関するものである。
バイポーラ・トランジ゛スタにおいて高いカットオフ周
波数（ｆ、）を得るために、エピタキシアル成長等の手
段により、半導体基板との浅い接合の結晶層を形成して
いるが、この場合にはベース引、 き出し電極の膜厚が
薄くなるので、ベース引き出し電極の電気抵抗が大きく
なる。
波数（ｆ、）を得るために、エピタキシアル成長等の手
段により、半導体基板との浅い接合の結晶層を形成して
いるが、この場合にはベース引、 き出し電極の膜厚が
薄くなるので、ベース引き出し電極の電気抵抗が大きく
なる。
以上のような状況からベース引き出し抵抗が低く、加え
て半導体基板との浅い接合が得られる半導体装置の製造
方法が要望されている。
て半導体基板との浅い接合が得られる半導体装置の製造
方法が要望されている。
（従来の技術）
従来の半導体装置の製造方法を、半導体基板がＰ型の場
合について第４図により説明する。
合について第４図により説明する。
先ず第４図（ａ）に示すように、Ｐ型の半導体基板１０
１の表面に公知の技術によりＮ型埋没層１０２を形成し
、更にＮ型エピタキシャル層１０３を形成する。その後
マスクを用いてイオン注入によりＮ型補償拡散層１０４
をコレクタ形成領域に形成する。
１の表面に公知の技術によりＮ型埋没層１０２を形成し
、更にＮ型エピタキシャル層１０３を形成する。その後
マスクを用いてイオン注入によりＮ型補償拡散層１０４
をコレクタ形成領域に形成する。
次に第４図（ｂ）に示すように、Ｎ型エピタキシャル層
１０３の表面にシリコン酸化膜３２を形成し、エミッタ
・ベース形成領域を画定する開口部をリソグラフィー技
術によりシリコン酸化膜３２に形成する。
１０３の表面にシリコン酸化膜３２を形成し、エミッタ
・ベース形成領域を画定する開口部をリソグラフィー技
術によりシリコン酸化膜３２に形成する。
次いで第４図（１１，１に示すように、エピタキシアル
成長或いはアモルファスシリコン層の再結晶或いはスパ
ッタシリコン層の再結晶によりＰ゛層３５を全面に形成
し、リソグラフィー技術によりＰ′層３５の所望の部分
のみを残す。
成長或いはアモルファスシリコン層の再結晶或いはスパ
ッタシリコン層の再結晶によりＰ゛層３５を全面に形成
し、リソグラフィー技術によりＰ′層３５の所望の部分
のみを残す。
そして第４図（ｄ）に示すように、ＣＶＤ法によりシリ
コン酸化膜３６を全面に形成し、リソグラフィー技術に
よりコレクタ領域及びエミッタ領域の窓開きを行い、ポ
リシリコン膜３５ｃを形成した後、ベースコンタクト窓
開きを行う。
コン酸化膜３６を全面に形成し、リソグラフィー技術に
よりコレクタ領域及びエミッタ領域の窓開きを行い、ポ
リシリコン膜３５ｃを形成した後、ベースコンタクト窓
開きを行う。
その後第４図（ｅ）に示すように、砒素（＾ｓ＋）イオ
ン注入により、エミッタ領域の２９層３５にＮ“型のエ
ミッタ領域３５ｂを形成する。
ン注入により、エミッタ領域の２９層３５にＮ“型のエ
ミッタ領域３５ｂを形成する。
最後に第４図（ｆ）に示すように、アルミニウム層をス
パッタにて形成し、リソグラフィー技術を用いてコレク
タ、エミッタ、ベースの各電極を形成して半導体装置の
製造を完了する。
パッタにて形成し、リソグラフィー技術を用いてコレク
タ、エミッタ、ベースの各電極を形成して半導体装置の
製造を完了する。
以上説明の従来の半導体装置の製造方法においては、エ
ミッタ領域のＮ型エピタキシャル層１０３との浅い接合
のＰ゛層５ベース引き出し電極として用いるＰ″層とを
同時に形成するので、その厚さが等しくなっているとい
う問題点があった。
ミッタ領域のＮ型エピタキシャル層１０３との浅い接合
のＰ゛層５ベース引き出し電極として用いるＰ″層とを
同時に形成するので、その厚さが等しくなっているとい
う問題点があった。
即ち、高いカットオフ周波数（ｆ７）を得るために半導
体基板との浅い接合のＰ゛層５形成すると、同時に形成
するベース引き出し電極用のＰ゛層の厚さが薄くなり、
そのためにベース引き出し電極の電気抵抗が大きくなる
のである。
体基板との浅い接合のＰ゛層５形成すると、同時に形成
するベース引き出し電極用のＰ゛層の厚さが薄くなり、
そのためにベース引き出し電極の電気抵抗が大きくなる
のである。
本発明は以上のような状況から簡単且つ容易にベース引
き出し抵抗が低く、加えて半導体基板との浅い接合が得
られる半導体装置の提供を目的としたものである。
き出し抵抗が低く、加えて半導体基板との浅い接合が得
られる半導体装置の提供を目的としたものである。
上記問題点は、−導電型半導体基板上に絶縁膜と導体層
とを順次堆積する工程、該導体層と該絶縁膜とを選択的
に除去して開口部を形成する工程、該開口部及び該絶縁
膜上に反対導電型半導体層を堆積して該開口部内にベー
ス層を形成すると共に、該ベース層を該導体層に導出す
る半導体層を形成する工程、該ベース層内に選択的に一
導電型のエミッタ領域を形成する工程、とを含む本発明
による半導体装置の製造方法によって解決される。
とを順次堆積する工程、該導体層と該絶縁膜とを選択的
に除去して開口部を形成する工程、該開口部及び該絶縁
膜上に反対導電型半導体層を堆積して該開口部内にベー
ス層を形成すると共に、該ベース層を該導体層に導出す
る半導体層を形成する工程、該ベース層内に選択的に一
導電型のエミッタ領域を形成する工程、とを含む本発明
による半導体装置の製造方法によって解決される。
即ち本発明においては、エミッタ・ベース形成領域を画
定する絶縁膜上に、予めベース引き出し電極を形成し、
その後この半導体基板との浅い接合を形成する結晶成長
層を形成するので、高いカットオフ周波数（ｆ、）を有
し、且つベース引き出し抵抗が小さい半導体装置を製造
することが可能となる。
定する絶縁膜上に、予めベース引き出し電極を形成し、
その後この半導体基板との浅い接合を形成する結晶成長
層を形成するので、高いカットオフ周波数（ｆ、）を有
し、且つベース引き出し抵抗が小さい半導体装置を製造
することが可能となる。
以下第１図〜第３図により基板がＰ型の本発明の３種類
の実施例の場合につき説明する。
の実施例の場合につき説明する。
第１図に第１の実施例を工程順に示す。
先ず第１図（ａ）に示すよ・うに、Ｎ型エピタキシャル
層１０３の表面に膜厚３．０００人のシリコン酸化膜２
と、膜厚３．０００人のポリシリコン膜３とを積層して
形成し、エミッタ・ベースを形成する領域を画定する開
口部をリソグラフィー技術により形成する。
層１０３の表面に膜厚３．０００人のシリコン酸化膜２
と、膜厚３．０００人のポリシリコン膜３とを積層して
形成し、エミッタ・ベースを形成する領域を画定する開
口部をリソグラフィー技術により形成する。
次いで第１図ｆｂｌに示すように、全面に２３層５をエ
ピタキシャル成長により形成する。
ピタキシャル成長により形成する。
そして第１図（Ｃ１に示すように、全面にＣＶＤ法によ
りシリコン酸化膜６を形成し、リソグラフィー技術によ
りコレクタ、エミッタの窓開きを行う。
りシリコン酸化膜６を形成し、リソグラフィー技術によ
りコレクタ、エミッタの窓開きを行う。
その表面に膜厚１ 、０００人のポリシリコン膜５ｃを
成長し、ポリシリコン膜５ｃに下記条件によりイオンを
注入してエミッタ領域５ｂを形成する。
成長し、ポリシリコン膜５ｃに下記条件によりイオンを
注入してエミッタ領域５ｂを形成する。
イオン種−−−−−・−−−−−−−−−−一−−−−
−・・・−・・−・・・・・−・・・・・・・砒素（Ａ
ｓ”）注入エネルギー・・・・−・・・−・−・−・・
−・・−・−・−一−−−−・・・−・・・５０ Ｋｅ
Ｖドーズ量−−−−−−−−ｍ−−・−ｍ−−−・・・
−・−・−・−−−−・−・−・−５×１０１５ＣＩ１
１−３最後にアルミニウム層をスパッタにて形成し、リ
ソグラフィー技術を用いてコレクタ、エミッタ。
−・・・−・・−・・・・・−・・・・・・・砒素（Ａ
ｓ”）注入エネルギー・・・・−・・・−・−・−・・
−・・−・−・−一−−−−・・・−・・・５０ Ｋｅ
Ｖドーズ量−−−−−−−−ｍ−−・−ｍ−−−・・・
−・−・−・−−−−・−・−・−５×１０１５ＣＩ１
１−３最後にアルミニウム層をスパッタにて形成し、リ
ソグラフィー技術を用いてコレクタ、エミッタ。
ベースの各電極を形成して半導体装置の製造を完了する
。
。
第２図に第２の実施例を工程順に示す。
先ず第２図（ａ）に示すように、Ｎ型エピタキシャル層
１０３の表面に膜厚３．０００人のシリコン酸化膜１２
を形成し、リソグラフィー技術によりエミッタ・ベース
領域を画定する窓開けを行い、全面にポリシリコン膜を
形成してリソグラフィー技術により開口部を形成し、ポ
リシリコン膜１３を形成する。
１０３の表面に膜厚３．０００人のシリコン酸化膜１２
を形成し、リソグラフィー技術によりエミッタ・ベース
領域を画定する窓開けを行い、全面にポリシリコン膜を
形成してリソグラフィー技術により開口部を形成し、ポ
リシリコン膜１３を形成する。
このポリシリコン膜１３を、Ｎ型エピタキシャル層１０
３からの外部ベース引き出し用に用いることにより、第
一の実施例よりも更にベース抵抗を低減させることが可
能となる。
３からの外部ベース引き出し用に用いることにより、第
一の実施例よりも更にベース抵抗を低減させることが可
能となる。
次にて第２図（ｂ）に示すように、全面にＰ“層１５を
エピタキシャル成長により形成する。
エピタキシャル成長により形成する。
そして第２図（Ｃ）に示すように、全面にＣＶＤ法によ
りシリコン酸化膜１６を形成し、リソグラフィー技術に
よりコレクタ、エミッタの窓開きを行う。
りシリコン酸化膜１６を形成し、リソグラフィー技術に
よりコレクタ、エミッタの窓開きを行う。
ここでその表面に膜厚１ 、０００人のポリシリコン膜
１５ｃを成長し、ポリシリコン膜１５ｃに第１の実施例
と同じ条件によりイオンを注入してエミッタ領域１５ｂ
を形成する。
１５ｃを成長し、ポリシリコン膜１５ｃに第１の実施例
と同じ条件によりイオンを注入してエミッタ領域１５ｂ
を形成する。
最後にアルミニウム層をスパッタにて形成し、リソグラ
フィー技術を用いてコレクタ、“エミッタ。
フィー技術を用いてコレクタ、“エミッタ。
ベースの各電極を形成して半導体装置の製造を完了する
。
。
第３の実施例は、第３図に示すようにポリシリコン膜２
３の上にシリコン窒化膜２４を積層して設け、Ｐ゛層２
５形成時にポリシリコン膜２３がらのアウトデイフュー
ジョンにより開口部がドーピングされるのを防止するこ
とが可能となる方法であり、第３図により工程順に説明
する。
３の上にシリコン窒化膜２４を積層して設け、Ｐ゛層２
５形成時にポリシリコン膜２３がらのアウトデイフュー
ジョンにより開口部がドーピングされるのを防止するこ
とが可能となる方法であり、第３図により工程順に説明
する。
先ず第３図（ａ）に示すように、Ｎ型エピタキシャル層
１０３の表面に膜厚ａ、ｏｏｏ人のシリコン酸化膜２２
と、膜厚３，０００人のポリシリコン膜２３及び膜厚７
００人のシリコン窒化膜２４とを積層して形成し、エミ
ッタ・ベースを形成する領域を画定する開口部をリソグ
ラフィー技術により形成する。
１０３の表面に膜厚ａ、ｏｏｏ人のシリコン酸化膜２２
と、膜厚３，０００人のポリシリコン膜２３及び膜厚７
００人のシリコン窒化膜２４とを積層して形成し、エミ
ッタ・ベースを形成する領域を画定する開口部をリソグ
ラフィー技術により形成する。
次に第３図（ｂｌに示すように、全面にＰ″層２５をエ
ピタキシャル成長により形成する。
ピタキシャル成長により形成する。
そして第３図（Ｃ）に示すように、全面にＣＶＤ法によ
りシリコン酸化膜２６を形成し、リソグラフィー技術に
よりコレクタ、エミッタの窓開きを行う。
りシリコン酸化膜２６を形成し、リソグラフィー技術に
よりコレクタ、エミッタの窓開きを行う。
ここでその表面に膜厚１ 、０００人のポリシリコン膜
２５ｃを成長し、ポリシリコン膜２５ｃに第１の実施例
と同じ条件によりイオンを注入してエミッタ領域２５ｂ
を形成する。
２５ｃを成長し、ポリシリコン膜２５ｃに第１の実施例
と同じ条件によりイオンを注入してエミッタ領域２５ｂ
を形成する。
最後にアルミニウム層をスパッタにて形成し、リソグラ
フィー技術を用いてコレクタ、エミッタ。
フィー技術を用いてコレクタ、エミッタ。
ベースの各電極を形成して半導体装置の製造を完了する
。
。
このようにエミッタ・ベース形成領域を画定するシリコ
ン酸化膜等の絶縁膜の上に予めポリシリコン膜等のベー
ス引き出し電極を形成し、その後Ｎ型エピタキシャル層
１０３との浅い接合を形成するので、ベース引き出し電
極の抵抗が小さ（、Ｎ型エピタキシャル層１０３との浅
い接合を有する半導体装置の製造が可能となる。
ン酸化膜等の絶縁膜の上に予めポリシリコン膜等のベー
ス引き出し電極を形成し、その後Ｎ型エピタキシャル層
１０３との浅い接合を形成するので、ベース引き出し電
極の抵抗が小さ（、Ｎ型エピタキシャル層１０３との浅
い接合を有する半導体装置の製造が可能となる。
なお、上記の実施例ではＮ型エピタキシャル層１０３と
の浅い接合をエピタキシャル成長により形成しているが
、アモルファスシリコン層の再結晶或いはスパッタシリ
コン沼の再結晶等により形成することも可能である。
の浅い接合をエピタキシャル成長により形成しているが
、アモルファスシリコン層の再結晶或いはスパッタシリ
コン沼の再結晶等により形成することも可能である。
また、上記の実施例ではＮ型エピタキシャル層１０３上
のシリコン酸化膜の上にポリシリコン膜を設けてベース
引き出し電極として用いているが、高融点金属を用いる
ことも可能である。
のシリコン酸化膜の上にポリシリコン膜を設けてベース
引き出し電極として用いているが、高融点金属を用いる
ことも可能である。
以上の説明から明らかなように本発明によれば極めてＭ
単な工程により、高いカットオフ周波数（ｆ、）を有し
、且つベース引き出し抵抗が低い半導体装置を製造する
ことが可能となる利点があり、著しい品質向上の効果が
期待でき工業的には極めて有用なものである。
単な工程により、高いカットオフ周波数（ｆ、）を有し
、且つベース引き出し抵抗が低い半導体装置を製造する
ことが可能となる利点があり、著しい品質向上の効果が
期待でき工業的には極めて有用なものである。
第１図は本発明による第１の実施例を工程順に示す側断
面図、 第２図は本発明による第２の実施例を工程順に示す側断
面図、 第３図は本発明による第３の実施例を工程順に示す側断
面図、 第４図は従来の半導体装置の製造方法を工程順に示す側
断面図、である。 図において、 １０１はＰ型基板、 １０２はＮ型埋没層、 １０３はＮ型エピタキシャル層、 １０４はＮ型補償拡散層、 ｌＯ５はアルミニウム配線層、 ２、１２．２２はシリコン酸化膜、 ３．１３．２３はポリシリコン膜、 ２４はシリコン窒化膜、 ５．１５．２５はＰ゛層、 ５ｂ、１５ｂ、２５ｂはエミッタ領域、５ｃ、 １５ｃ
、 ２５ｃはポリシリコン膜、６．１６．２６はシリコ
ン酸化膜、 である。 （ｂｌＰ”層（５）の形成 本発明による第１の実施例を工程順に示す側断面７第１
図 ＩｃＩ シリコン酸化！１１（１６）の形成、エミツ
タ窓（１６ａ）開き、エミッタ領域（１５ｂ）の形成及
び電極（１０５）の形成本発明による第２の実施例を工
程順に示す側断面図第２図 ｔｅｌ シリコン酸化膜（２６）の形成、エミッタ窓
（２６ａ）開き、エミッタ＠域（２５ｂ）の形成及び電
極（１０５）の形成本発明による第３の実施例を工程順
に示す側断面図ｔｅｌ Ｐ”層（５）の形成 従来の半導体装置の製造方法を工程順に示す側断面図１
ｆＬ４ 図 ｔｅｌ エミッタ領域（３５ｂ）の形成従来の半導体
装置の製造方法を工程順に示す側断面１第４図 （ｆｌ 電極の形成 従来の半導体装置の製造方法を工程順に示す側断面図第
４図
面図、 第２図は本発明による第２の実施例を工程順に示す側断
面図、 第３図は本発明による第３の実施例を工程順に示す側断
面図、 第４図は従来の半導体装置の製造方法を工程順に示す側
断面図、である。 図において、 １０１はＰ型基板、 １０２はＮ型埋没層、 １０３はＮ型エピタキシャル層、 １０４はＮ型補償拡散層、 ｌＯ５はアルミニウム配線層、 ２、１２．２２はシリコン酸化膜、 ３．１３．２３はポリシリコン膜、 ２４はシリコン窒化膜、 ５．１５．２５はＰ゛層、 ５ｂ、１５ｂ、２５ｂはエミッタ領域、５ｃ、 １５ｃ
、 ２５ｃはポリシリコン膜、６．１６．２６はシリコ
ン酸化膜、 である。 （ｂｌＰ”層（５）の形成 本発明による第１の実施例を工程順に示す側断面７第１
図 ＩｃＩ シリコン酸化！１１（１６）の形成、エミツ
タ窓（１６ａ）開き、エミッタ領域（１５ｂ）の形成及
び電極（１０５）の形成本発明による第２の実施例を工
程順に示す側断面図第２図 ｔｅｌ シリコン酸化膜（２６）の形成、エミッタ窓
（２６ａ）開き、エミッタ＠域（２５ｂ）の形成及び電
極（１０５）の形成本発明による第３の実施例を工程順
に示す側断面図ｔｅｌ Ｐ”層（５）の形成 従来の半導体装置の製造方法を工程順に示す側断面図１
ｆＬ４ 図 ｔｅｌ エミッタ領域（３５ｂ）の形成従来の半導体
装置の製造方法を工程順に示す側断面１第４図 （ｆｌ 電極の形成 従来の半導体装置の製造方法を工程順に示す側断面図第
４図
Claims (1)
- 【特許請求の範囲】 一導電型半導体基板上に絶縁膜と導体層とを順次堆積
する工程、 該導体層と該絶縁膜とを選択的に除去して開口部を形成
する工程、 該開口部及び該絶縁膜上に反対導電型半導体層を堆積し
て該開口部内にベース層を形成すると共に、該ベース層
を該導体層に導出する半導体層を形成する工程、 該ベース層内に選択的に一導電型のエミッタ領域を形成
する工程、 とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8583888A JPH01257371A (ja) | 1988-04-06 | 1988-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8583888A JPH01257371A (ja) | 1988-04-06 | 1988-04-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01257371A true JPH01257371A (ja) | 1989-10-13 |
Family
ID=13870000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8583888A Pending JPH01257371A (ja) | 1988-04-06 | 1988-04-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01257371A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9583668B2 (en) | 2000-11-29 | 2017-02-28 | The Australian National University | Semiconductor device |
-
1988
- 1988-04-06 JP JP8583888A patent/JPH01257371A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9583668B2 (en) | 2000-11-29 | 2017-02-28 | The Australian National University | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0465548B2 (ja) | ||
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH051623B2 (ja) | ||
| JP3489602B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61231761A (ja) | 半導体装置 | |
| JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
| JPH01257371A (ja) | 半導体装置の製造方法 | |
| JPH0758785B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| EP0194199A2 (en) | Double gate static induction thyristor and method for manufacturing the same | |
| JPH0543291B2 (ja) | ||
| JPH03163832A (ja) | 半導体装置 | |
| JP3467288B2 (ja) | バイポーラ動作モードが最適化された垂直接合形電界効果トランジスタ及びその製造方法 | |
| JPH02207534A (ja) | 半導体装置 | |
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPS62160761A (ja) | 半導体装置 | |
| JP2002222938A (ja) | 半導体装置 | |
| JP2002231932A (ja) | バイポーラ型半導体装置及びその製造方法 | |
| JPH03191573A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH0220025A (ja) | バイポーラ・トランジスタ構造 | |
| JPH02211622A (ja) | 半導体装置及びその製造方法 | |
| JP2001094123A (ja) | 可変容量ダイオード | |
| JPH02256242A (ja) | 半導体装置およびその製造方法 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JPS6252965A (ja) | 半導体装置の製造方法 |