JPH03191573A - バイポーラ型半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラ型半導体装置およびその製造方法に
関し、特にベースおよびエミッタの電極構造およびその
製造方法に関する。

〔従来の技術〕

図面を参照して従来の縦型ＮＰＮバイポーラトランジス
タに関する説明を行なう。

第４図（ａ）〜（ｅ）は従来技術の工程順縦断面図であ
る。

まず、Ｐ型シリコン基板１にひ素を選択的に拡散しＮ型
埋め込みコレクタ２を形成した後、１μｒｎのシリコン
のエピタキシャル成長を行なう、このときＮ型埋め込み
コレクタ２の上部はＮ型エピタキシャル層３となる。さ
らに選択酸化法によりアイソレイション用の膜厚１．５
μｍのシリコン酸化膜４形成し、その後、０．２μｍの
多結晶シリコン膜５を堆積し、第４図（ａ）に示した構
造を得る。

次に、第４図（ｂ）に示すように、多結晶シリコン膜５
を選択酸化して厚さ約０．４μｍのシリコン酸化膜６を
形成し、シリコン窒化膜をマスクに９５０℃、１５分間
のりん拡散を行ない層抵抗的１１Ω、／′口のＮ型多結
晶シリコン・コレクタ電極７を形成し、マスクとして用
いたシリコン窒化膜を除去してから、１０００℃、２０
分、窒素雰囲気での熱外を行ないＮ型のコレクタ引き出
し領域８を形成する。Ｎ型のコレクタ引き出し領域８の
形成により、Ｎ型埋め込みコレクタ２．Ｎ型エピタキシ
ャル層３から構成されるＮ型コレクタ領域はＮ型多結晶
シリコン・コレクタ電極７と電気的に接続される。

次に、第４図（ｃ）に示すように、ホトレジストをマス
クにして多結晶シリコン［５に６０ｋｅｙ。

４ＥＩ５ｃｍ−２のほう素をイオン注入してＰ型多結晶
シリコン膜に変換し、厚さ０．５μＩｎのＣＶＤシリコ
ンＪＩ＊ＩＯを堆積し、長さＸ幅が１０μｍＸ１μｍの
エミッタ形成予定領域上のＣＶＤシリコン酸化膜１０お
よびＰ型多結晶シリコン膜をエツチング除去してエミッ
タ形成予定領域の開口を行なう、このとき残存するＰ型
多結晶シリコン膜はベース引き出し用のＰ型多結晶シリ
コン・ベース電極９となる。次に、エミッタ形成予定領
域の開口部に２０ｋｅｙ、　２　Ｅ　１３ｃ　ｍ−”の
ほう素をイオン注入して浅いＰ型ベース領域１１を形成
し、低圧ＣＶＤ法により厚さ０．２５μｍのシリコン窒
化膜１２を堆積する。

次に、第４図（ｄ）に示すように、まず、９００℃、３
５分の熱処理により、浅いＰ型ベース領域ｌｌ中のほう
素を活性化して押し込み、約１５００人の深いＰ型ベー
ス領域１１を形成するとともに、Ｐ型多結晶シリコン・
ベース電極９からのほう素の拡散により補償ベース領域
１３を形成する。補償ベース領域１３はＰ型ベース領域
１１の外周に位置し、その底部はＰ型ベース領域１１よ
り深いが、Ｎ型埋め込みコレクタ２と直接には接しずに
Ｎ型エピタキシャル層３を介している。

続いて、異方性プラズマ・工・ンチングにより、エミッ
タ形成予定領域およびＣＶＤシリコン酸化ｒ！Ａ１０の
上部に存在するシリコン窒化膜１２を工・７チング除去
し、エミッタ形成予定領域の外周に沿ったＰ型多結晶シ
リコン・・ベース電極９の側壁部にのみシリコン窒化１
１５！！２を残し、これによりエミッタ開孔部を形成す
る。このとき側壁の高さは０．７μｍであり、厚さは０
．２μｍである。

さらに、厚さ０．２５μｍの多結晶シリコン膜を表面に
堆積し、７０ｋｅｖ、　１．５Ｅ　１６ｃ　ｍ−２のひ
素のイオン注入を行ない多結晶シリコン膜をＮ型化し、
Ｎ型多結晶シリコン膜のパターンニングを行ない、エミ
ッタ引き出し用のＮ型多結晶シリコン・エミッタ電極１
４を形成し、９００℃、２０分間の熱処理により　５０
０〜８００人の深さのＮ型エミ・・ツタ領域１５を形成
した。

次に、第４図（ｅ）に示すように、表面に厚さ０．３μ
ｍのＣＶＤシリコン酸化膜１７を堆積し、コンタクト開
口を行ない、スパッタ法によりアルミを約１μｍ堆積し
てパターンニングを行ないアルミ配線１８を形成した。

エミッタ形成予定領域の開口段階でのエミツタ幅（以後
、エミツタ幅の設計値と称す）は１μｍであったが、エ
ミッタ開孔部を形成するシリコン窒化膜１２による側壁
の厚さが０．２μｍあるため。

最終的なエミツタ幅（以後、エミッタ幅の実測値と称す
）は０．６μｍとなった。第４図（ｅ）に示した縦型Ｎ
ＰＮバイポーラトランジスタの概略レイアウト図を第５
図に示す、このバイポーラトランジスタのエミッタ抵抗
の測定値は７００〜２２００Ω、ベース抵抗の測定値は
１５０〜２００Ω、電流増幅率βは２０〜８０であった
。

〔発明が解決しようとする課題〕

まず第１に、抵抗増加に関する問題点について述べる。

エミッタ抵抗、ベース抵抗の増大は、動作スピードの低
下に直接影響する。

上述した縦型ＮＰＮバイポーラトランジスタにおいて、
エミツタ幅が狭くなるにしたがって発生する問題点を、
第６図（ａ）〜（Ｃ）を参照して説明する。

縦型ＮＰＮバイポーラトランジスタのエミツタ幅が狭く
なるにしたがい、まず、第６図（ａ）から第６図（ｂ）
へと変るように、エミッタ開孔部底部におけるＮ型多結
晶シリコン・エミッタ電極１４の平坦部が狭くなる。す
なわち、この部分におけるＮ型多結晶シリコン・エミッ
タ電極１４の窪みが挟くなる。このような形状では、Ｎ
型多結晶シリコン・エミッタ電極１４表面でのアルミ配
線１８の被着（いわゆるカバレッジ）が不充分になり、
この部分でのコンタクＩ・抵抗が増加し、その結果、エ
ミッタ抵抗が増加する。

さらにエミツタ幅が狭くなると、第６図（ｃ’）に示す
ように、エミッタ開孔部はＮ型多結晶シリコン・エミッ
タ電極１４によりほぼ埋まり、前述のアルミのカバレッ
ジの問題は発生しないが、Ｎ型多結晶シリコン・エミッ
タ電極１４の実質的な膜厚の増加による抵抗増加が起り
、やはり、エミッタ抵抗値は増加する。

上述の縦型ＮＰＮバイポーラトランジスタの場合も含め
、エミッタの長さが１０μｍの場合のエミツタ幅の実測
値に対するエミッタ抵抗の値を、第７図に示す。（なお
、同図には、比較のため、本発明に基づく縦型ＮＰＮバ
イポーラトランジスタのエミッタ抵抗値の変化も掲載し
ておく、）ベース抵抗に関しては、Ｐ型多結晶シリコン
・ベース電極９の層抵抗値を低減すれば良い。それのみ
に着目するならば、Ｐ型多結晶シリコン・ベース電ｆ！
９の膜厚を厚くするか、不純物添加量を増加させれば解
決する。しかるに、前者の方法をとると平坦性が悪化し
、後者の方法では補償ベース領域１３に導入される不純
物量が増加しベース。

エミッタ間の耐圧が低下するという新たな問題点が生じ
る。

第２の問題点は、Ｎ型エミッタ領域１５における深さ方
向のひ素プロファイルの均一性の劣化することであり、
これにより電流増幅率βなどの１−ランジスタ特性の制
御が困難になる。

ひ素プロファイルの均一性の劣化の原因は、第７図に示
したエミツタ幅の縮小に伴なうエミッタ抵抗値のばらつ
きの増大の原因と同一でにある。

つまり、第６図に示したように、エミツタ幅の縮小に伴
ない、Ｎ型多結晶シリコン・エミッタ電極１４の膜厚が
増加するとともに膜厚のばらつきが増大し、そのためＮ
型多結晶シリコン・エミッタ電！＋４に含まれるひ素の
濃度のばらつきが増大し、その結果、Ｎ型多結晶シリコ
ン・エミッタ電極Ｉ４中のひ素を拡散源とするＮ型エミ
ッタ領域１５のひ素プロファイルのばらつきの増大、す
なわち均一性の劣化をもたらす。

〔課題を解決するための手段〕

本発明はＰ型シリコン半導体基板の上表面に形成された
縦型ＮＰＮバイポーラトランジスタにおいて、Ｐ型ベー
ス領域の外縁に接しＮ型エミッタ領域の外周を近接包囲
するように形成されたＰ型補償ベース領域を有し、前記
補償ベース領域表面に接続するベース引き出し用のＰ型
の第１の多結晶シリコン膜を有し、前記第１の多結晶シ
リコン１摸の前記エミッタ領域に面した側壁に絶縁膜を
有し、前記絶縁膜は前記エミッタ領域の開孔部を形成し
、前記開孔部内に前記エミッタ領域の表面に接続して埋
置された平坦なエミッタ引き出し用のＮ型の第２の例え
ば選択ＣＶＤ成長による多結晶シリコン膜を有し、前記
第１および第２の多結晶シリコン膜上に自己整合的に高
融点金属膜例えば選択ＣＶＤ成長によるタングステン膜
を有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａ）〜（ｆ＞は本発明の第１の実施例の工程順
縦断面図であり、第１図（ｆ）は第１の実施例のバイポ
ーラ型半導体装置の縦断面図である。

まず、第１図（ｆ）に従って説明する。Ｐ型シリコン′
基板１に選択的のＮ型埋め込みコレクタ２が形成され、
Ｐ型シリコン基板１上の１μｍのエピタキシャル層はＮ
型エピタキシャル層３．アイゾレイション用の膜厚１．
５μｍのシリコン酸化膜４．Ｎ型コレクタ引き出し領域
８．深さ約１５００人のＰ型ベース領域１１．Ｐ型の補
償ベース領域１３゜５００〜８００人の深さのＮ型エミ
ッタ領域１５．に変換されている。

これらの上部には、多結晶シリコン膜の選択酸化による
厚さ約０．４μｍのシリコン酸化膜６．コレクタ引き出
し用の厚さ０．２１ｔ　ｍのＮ型多結晶シリコン・コレ
クタ電極７．ベース引き出し用の厚さ０．２μｍで層抵
抗約１１０７口のＰ型多結晶シリコン・ベース電極９．
Ｐ型多結晶シリコン・ベース電極９のエミッタ側の側壁
を構成し長さＸ幅が１０７１ｒｎ　Ｘ　１μｍ（設計値
）のエミッタ開孔部を形成する高さ０．７μｍ厚さ０．
２μｍのシリコン窒化１摸１２．エミッタ引き出し用の
厚さ０．２５　ノＺ　ｍのＮ型多結晶シリコン・エミッ
タ電極１４が形成され、Ｎ型多結晶シリコン・コレクタ
電極７．Ｐ型多結晶シリコン・ベース電極９．Ｎ型多結
晶シリコン・エミッタ電極１４の上面には自己整合的に
高融点金属膜である膜厚０．３μｍのタングステン膜１
６が形成され、これは眉間絶縁膜である厚さ０．３μｍ
のＣＶＤシリコン酸化膜１７を介して膜厚的１μｍのア
ルミ配線１８に接続している。

Ｐ型ベース領域１１およびＮ型エミッタ領域１５はシリ
コン窒化膜Ｉ２により形成されたエミッタ開孔部に対し
自己整合的に形成されており、補償ベース領域１３はＰ
型ベース領域１１の外縁に接しＮ型エミッタ領域１５を
近接包囲するように形成され、Ｎ型多結晶シリコン・コ
レクタ電ｆｆ１７．Ｐ型多結晶シリコン・ベース電極９
．Ｎ型多結晶シリコン・エミッタ電極１４はコレクタ引
き出し領域８．補償ベース領域１１．Ｎ型エミッタ領域
１５に接続されている。

次に、第１図（ｆ）に示した縦型ＮＰＮバイポーラトラ
ンジスタの製造方法について述べる。

まず、Ｐ型シリコン基板１にひ素を選択的に拡散しＮ型
埋め込みコレクタ２を形成した後、１μｍのシリコンの
エピタキシャル成長を行なう。このときＮ型埋め込みコ
レクタ２の上部はＮ型エピタキシャル層３となる。さら
に選択酸化法によりアイソレイション用の膜厚１．５μ
ｍのシリコン酸化膜４形成し、その後、０．２μｍの多
結晶シリコン膜５を堆積し、第１図（ａ）に示した構造
を得る。

次に、第１図（ｂ）に示すように、多結晶シリコンｌＮ
１３を選択酸化して厚さ約０．４μｍのシリコン酸化Ｍ
６を形成し、シリコン窒化膜をマスクに９５（＋”ｃ、
　１５分間のりん拡散を行ない層抵抗約１１Ω／口のＮ
型多結晶シリコン・コレクタ電極７を形成し、マスクと
して用いたシリコン窒化膜を除去してから、１０００℃
、２０分、窒素雰囲気での熱外を行ないＮ型のコレクタ
引き出し領域８を形成する、Ｎ型のコレクタ引き出し領
域８の形成により、Ｎ型埋め込みコレクタ２．Ｎ型エピ
タキシャル層３から構成されるＮ型コレクタ領域はＮ型
多結晶シリコン・コレクタ電極７と電気的に接続される
。

次に、第１図（Ｃ）に示すように、ホトレジス１−をマ
スクにして多結晶シリコン膜５に６０ｋｅｙ。

４ＥＩ５ｃｍ−２のほう素をイオン注入してＰ型多結晶
シリコン膜に変換し、厚さ０．５μｍのＣＶＤシリコン
ＪＩＩ（１０を堆積し、長さＸ幅が１０μｍＸ１μｍの
エミッタ形成予定領域上のＣＶＤシリコン酸化１１０お
よびＰ型多結晶シリコン膜をエツチング除去してエミッ
タ形成予定領域の開口を行なう。このとき残存するＰ型
多結晶シリコン膜はベース引き出し用のＰ型多結晶シリ
コン・ベース電極９となる。次に、開口部に２０ｋｅｙ
、　２　Ｅ　１３ｃ　ｍ−２のほう素をイオン注入して
浅いＰ型ベース領域ｉｔを形成し、低圧Ｃ，Ｖ　Ｄ法に
より厚さ０．２５μｍのシリコン窒化膜１２を堆積する
。

次に、第１図（ｄ）に示すように、まず、９００℃、３
５分の熱処理により、浅いＰ型ベース領域１１中のほう
素を活性化して押し込み、約１５００人の深いＰ型ベー
ス領域１１を形成するとともに、Ｐ型多結晶シリコン・
ベース電極９からのほう素の拡散により補償ベース領域
１３を形成する。補償ベース領域Ｉ３はＰ型ベース領域
１１の外周に位置し、その底部はＰ型ベース領域１１よ
り深いが、Ｎ型埋め込みコレクタ２と直接には接しずに
Ｎ型エビタキシャル層３を介している。

続いて、異方性プラズマ・エツチングにより、エミッタ
形成予定領域およびＣＶＤシリコン酸化膜１０の上部に
存在するシリコン窒化膜１２をエツチング除去し、エミ
ッタ形成予定領域の外周に沿ったＰ型多結晶シリコン・
ベース電極９の側壁部にのみシリコン窒化膜１２を残し
、これによりエミッタ開孔部を形成する。このとき側壁
の高さは０．７μｍであり、厚さは０．２μｍである。

次に、ソース・ガス；ＳｉＨ４，キャリア・ガス；Ａｒ
、成長温度；７５０℃、真空度；５Ｔｏｒｒという条件
下でエミッタ開孔部に厚さ０．２５μｍの多結晶シリコ
ン膜の選択成長を行ない、これに７０ｋｅｙ、　１．５
　Ｅ　１６ｃｍ−２のひ素のイオン注入を行なってＮ型
多結晶シリコン・エミッタ電極１４を形成し、９００℃
、２０分間の熱処理により　５００〜８００人の深さの
Ｎ型エミッタ領域１５を形成した。

次に、第１図（ｅ）に示すように、ＣＶＤシＪコン酸化
［１０をエツチング除去し、ソース・ガス；　Ｓ　ｉ　
Ｈ４／ＷＦ６　＝０．３〜１．キャリア・ガス；）（ｅ
、成長温度；４００℃、真空度；０．３Ｔｏｒｒという
条件で、Ｎ型多結晶シリコン・コレクタ電極７．Ｐ型多
結晶シリコン・ベース電極９．Ｎ型多結晶シリコン・エ
ミッタ電極１４の表面に、高融点金属膜である膜厚０．
３μｍのタングステン膜１６の選択成長を行なった。

なお、タングステン膜１６を形成する前に、Ｎ型多結晶
シリコン・コレクタ電極７．Ｐ型多結晶シリコン・ベー
ス電極９．Ｎ型多結晶シリコン・エミッタ電極１４の表
面に白金などとのシリサイドを形成しておくと、タング
ステン膜１６とこれらの電極の間の接触抵抗を低減出来
る。

次に、第１図（ｆ＞に示すように、表面に厚さ０．３μ
ｍのＣＶＤシリコン酸化１１ｇ＋７を堆積し、コンタク
ト開口を行ない、スパッタ法によりアルミを約１μｍ堆
積してパターンニングを行ないアルミ配線１８を形成し
た。

第１図（ｆ）に示したように、本実施例は、アルミ配線
１８に対するいわゆるアスペリティが改善され、アルミ
配線１８のカバレッジが良好になり、コンタクト部にお
けるアルミ断線の回避、エレクトリック・マイグレイジ
ョン耐性の向上などが得られる。

第２の実施例を、第２図の縦断面図を用いて、説明する
。

第２の実施例の製造方法は、第１図（ｅ）に示したとこ
ろまで第１の実施例の製造方法と同じであり１次に、表
面に厚さ０．３μｍのＣＶＤシリコン酸化ＷＡ１７を堆
積し、コンタクト開口を行ない、続いて、タングステン
の選択成長によりコンタク１〜開口部に０．２μｍの第
２のタングステン膜１６ａを形成し、スパッタ法により
アルミを約１μｍ堆積してパターンニングを行ないアル
ミ配線１８を形成し、第２図に示す縦型ＮＰＮバイポー
ラ１−ランジスタを得る。

アルミ配線の前段階において、第２の実施例は第１の実
施例よりさらに平坦な表面が実現され、アルミの多層配
線等には、さらに有利になる。

上述の実施例は高融点金属として選択成長によるタング
ステンを取り上げたが、金の選択メツキによっても実現
できる。

〔発明の効果〕

以上説明したように本発明は、エミ・フタ開化部に自己
整合的に形成されたＮ型の多結晶シリコン膜および高融
点金属膜からなる二層膜によるエミッタ引き出し用の電
極、ならびにＰ型の多結晶シリコン膜および高融点金属
膜からなる平坦な二層膜によるベース引き出し用の電極
により、エミッタ抵抗およびベース抵抗の低減、ならび
にＮ型エミッタ領域における深さ方向のひ素プロファイ
ルの均一性が実現できる。

第１図（ｆ）に示した第１の実施例の縦型ＮＰＮバイポ
ーラトランジスタの概略レイアウト図を第３図に示す。

従来のバイポーラ１〜ランジスタのエミッタ抵抗の測定
値が８００〜２２００Ω、ベース抵抗の測定値が１５０
〜２００Ω、電流増幅率βが２０〜・８０であったのに
対し、第１の実施例のバイポーラトランジスタのエミッ
タ抵抗の測定値は１７０へ２２０Ω、ベース抵抗の測定
値は１１０〜１３５Ω、電流増幅率βはＩＩＯ〜１００
となった。

従来、エミッタ、ベース電極が単層のＮ型、Ｐ型多結晶
シリコン膜で構成されていたが、本発明ではそれらの上
に高融点金属膜を形成した二層膜により構成するため、
エミッタ、ベース抵抗の低減が可能となる。

特に、エミッタ抵抗のついて述べる。第１の実施例のＮ
型多結晶シリコン・エミッタ電極１４は、第６図の従来
例のようなエミツタ幅の変化に伴なう形状変化は起らず
、エミッタ開孔部内に同一の膜厚で平坦に形成されてお
り、従来例のようなＮ型多結晶シリコンの膜厚増による
抵抗増加やＮ型多結晶シリコン・エミッタ電極に対する
アルミ配線のカバレッジ不良によるコンタクＩ・抵抗増
加などは避けられる。

さらに、第１の実施例のＮ型多結晶シリコン・エミッタ
電極１４がエミッタ幅の変化に伴なう形状変化の起らぬ
ことがらも明らかなように、第７図に示すように、エミ
ツタ幅の縮小に伴なうエミッタ抵抗値のばらつきは、実
施例ではほとんどみちれず、それ故に、エミッタ幅が縮
小しても、Ｎ型エミッタ領域１５の深さ方向のひ素プロ
ファイルの均一性も保たれる。

以上述べたことからも明らかなように、本発明はエミツ
タ幅の縮小に対し特に有効であり、サブミクロンのバイ
ポーラトランジスタに対する効果は大である。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）、第２図は本発明の詳細な説明す
るための縦断面図、第３図は本発明の実施例の縦型ＮＰ
Ｎバイポーラ１〜ランジスタのレイアウト図、第４図は
従来の技術を説明するための縦断面図、第５図は従来の
縦型ＮＰＮバイポーラトランジスタのレイアウト図、第
６図（ａ）〜（Ｃ）はエミツタ幅の変化に対する従来の
縦型バイポーラトランジスタのＮ型多結晶シリコン・エ
ミッタ電極の形状変化を示す概略図、第７図は実施例お
よび従来の縦型ＮＰＮバイポーラトランジスタのエミツ
タ幅とエミッタ抵抗値の関係を示す図である。 ■・・・Ｐ型シリコン基板、２・・・Ｎ型埋め込みコレ
クタ、３・・・Ｎ型エピタキシャル層、４，６・・・シ
リコン酸化膜、５・・・多結晶シリコン膜、７・・・Ｎ
型多結晶シリコン・コレクタ電極、８・・・コレクタ引
き出し領域、９・・・Ｐ型多結晶シリコン・ベース電極
、Ｉｎ、　＋７・・・ＣＶＤシリコン酸化膜、１１・・
・Ｐ型ベース領域、１２・・・シリコン窒化膜、　１３
・・・補償ベース卯二、１４・・・Ｎ型多結晶シリコン
・エミッタ電極、１５・・・Ｎ型エミッタ領域、１６．
１６ａ・・・タングステン膜、１訃・・アルミ配線。

Claims (2)

【特許請求の範囲】
1. （１）Ｐ型シリコン半導体基板の上表面に形成された縦
   型ＮＰＮバイポーラトランジスタにおいて、Ｐ型ベース
   領域の外縁に接しＮ型エミッタ領域の外周を近接包囲す
   るように形成されたＰ型補償ベース領域を有し、前記補
   償ベース領域表面に接続するベース引き出し用のＰ型の
   第１の多結晶シリコン膜を有し、前記第１の多結晶シリ
   コン膜の前記エミッタ領域に面した側壁に絶縁膜を有し
   、前記絶縁膜は前記エミッタ領域の開孔部を形成し、前
   記開孔部内に前記エミッタ領域の表面に接続して埋置さ
   れた平坦なエミッタ引き出し用のＮ型の第２の多結晶シ
   リコン膜を有し、前記第１および第２の多結晶シリコン
   膜上に高融点金属膜を有することを特徴とするバイポー
   ラ型半導体装置。
2. （２）前記第２の多結晶シリコン膜を選択ＣＶＤ法によ
   り前記開孔部に埋め込む工程と、前記第１の多結晶シリ
   コン膜および前記第２の多結晶シリコン膜の上部に選択
   ＣＶＤ法により高融点金属膜を形成する工程を有するこ
   とを特徴とする請求項１記載のバイポーラ型半導体装置
   の製造方法。