CN103700712B - 一种快恢复二极管的结构及其制造方法 - Google Patents
一种快恢复二极管的结构及其制造方法 Download PDFInfo
- Publication number
- CN103700712B CN103700712B CN201210367302.3A CN201210367302A CN103700712B CN 103700712 B CN103700712 B CN 103700712B CN 201210367302 A CN201210367302 A CN 201210367302A CN 103700712 B CN103700712 B CN 103700712B
- Authority
- CN
- China
- Prior art keywords
- chip
- frd
- manufacture method
- anode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000011084 recovery Methods 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 43
- 239000013078 crystal Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 8
- 229910001385 heavy metal Inorganic materials 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 2
- 238000009826 distribution Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000000155 isotopic effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66121—Multilayer diodes, e.g. PNPN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种快恢复二极管的结构及其制造方法，该结构包括：阴极金属层；位于所述阴极金属层上的阴极区，所述阴极区具有第一导电类型；位于所述阴极区上的漂移区，所述漂移区具有第一导电类型；位于所述漂移区上的阳极区，所述阳极区具有第二导电类型，所述漂移区和所述阳极区的界面处形成PN结，所述PN结处和/或所述漂移区中和或所述阳极区中形成有键合界面；和位于所述阳极区上的阳极金属层。通过引入键合界面以在快恢复二极管体区形成低寿命区域，并且通过精确控制键合界面的位置，以精确地控制载流子在快恢复二极管体区的寿命分布，有效提高快恢复二极管的开关速度，同时保证开关软度。
Description
技术领域
本发明涉及半导体设计及制造领域，特别涉及一种快恢复二极管的结构及其方法。
背景技术
FRD（快恢复二极管）具有工作频率高、导通压低等优点，广泛应用于功率控制电路，起续流或整流的作用。随着电力电子技术的发展，要求FRD具有更高的工作频率以及更好的开关软度。
图1所示为传统的FRD的结构示意图。以PIN+型二极管的FRD为例，FRD从下至上依次包括：阴极金属层101、阴极层102（N+区）、漂移区103（N区）、阳极区104（P区）和阳极金属层105。FRD的工作频率与关断时漂移区103存储的过剩载流子的寿命有关。载流子的寿命越短，反向恢复时间越短，工作频率越高。目前主要是通过电子辐照、重金属掺杂、质子注入以及氦离子注入等工艺来控制缩短过剩载流子的寿命，从而降低关断时间，提高工作频率。
上述各种方法制得的器件都有明显的缺陷：采用电子辐照制得的器件，虽然能够提高FRD的开关频率，但是同时FRD的开关软度有所降低，并且通过电子辐照形成的寿命控制在高温下容易退化，而且该方法对封装工艺条件有限制；采用重金属掺杂制得的器件，重金属在器件中的分布不可控；采用质子和氦离子注入制得的器件，在提高工作频率的同时也提高开关软度，但是需要进行高能离子注入，成本高，工艺难度大，而且注入的深度有限。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是提供一种FRD的结构及其制造方法，在提高FRD的工作频率的同时保证开关软度，提高局域寿命控制效果。
为达到上述目的，本发明一方面提供一种快恢复二极管的结构，包括：阴极金属层；位于所述阴极金属层上的阴极区，所述阴极区具有第一导电类型；位于所述阴极区上的漂移区，所述漂移区具有第一导电类型；位于所述漂移区上的阳极区，所述阳极区具有第二导电类型，所述漂移区和所述阳极区的界面处形成PN结，所述PN结处和/或所述漂移区中和或所述阳极区中形成有键合界面；和位于所述阳极区上的阳极金属层。
在本发明的一个实施例中，当所述键合界面位于所述漂移区时，所述键合界面到所述PN结的距离为d1，所述键合界面到所述漂移区和所述阴极区的界面处的距离为d2，d1/d2的取值范围为（0,1/2]。通过控制键合界面在漂移区的深度，使位于键合界面的复合中心（即低寿命区域）对FRD的软度几乎不产生影响。
在本发明的一个实施例中，所述漂移区中和或所述阳极区中形成有多个键合界面。根据实际情况将键合界面形成在预定的深度范围，并且通过形成多个低寿命区域，更大程度上降低少数载流子的寿命，缩短反向恢复时间，从而进一步提高FRD的开关频率。
在本发明的一个实施例中，当所述漂移区中形成有多个键合界面时，距离所述PN结最远的键合界面到所述PN结的距离为d1，所述最远的键合界面到所述漂移区和所述阴极区的界面处的距离为d2，d1/d2的取值范围为（0,1/2]。通过控制键合界面在漂移区的深度，使位于键合界面的复合中心（即低寿命区域）对FRD的软度几乎不产生影响。
在本发明的一个实施例中，形成所述键合界面的两个晶片的晶向和掺杂浓度相同。当形成所述键合界面的两个晶片采用相同的晶向时，两晶片的晶面原子面密度相同，键合界面处绝大多数原子间形成共价键，晶格缺陷相对较少，从而载流子寿命相对较高。在本发明的另一个实施例中，形成所述键合界面的两个晶片的晶向和掺杂浓度不相同。当形成所述键合界面的两个晶片采用不同的晶向时，两晶片的晶面原子面密度不同，有较多的原子没有形成共价键，晶格缺陷相对较多，从而载流子寿命相对较低。故在实际应用中，可以根据对器件寿命控制水平的要求选取相同或者不同的晶向键合。
本发明另一方面提供一种FRD的制造方法，包括以下步骤：提供第一晶片，所述第一晶片包括阴极区和位于所述阴极区上的漂移区，所述阴极区和所述漂移区具有第一导电类型；在所述第一晶片的漂移区上依次键合一个或多个第二晶片，每个所述第二晶片具有第一导电类型，以及分别将每个所述第二晶片减薄至所需厚度；对所述第二晶片进行掺杂以形成具有第二导电类型的阳极区；和在所述第一晶片的阴极区下方形成阴极金属层，以及在所述阳极区上形成阳极金属层。
在本发明的一个实施例中，所述第一晶片包括衬底和形成在所述衬底上的外延层，所述衬底为所述阴极区，所述外延层为所述漂移区。
在本发明的实施例中，当对所述第二晶片进行掺杂以形成具有第二导电类型的阳极区后，具有第二导电类型的阳极区和与之相邻的第一导电类型的区域（可能是第二晶片或者第一晶片的区域）之间即形成PN结。根据掺杂深度的不同，键合界面和PN结之间的位置关系包括以下三种情况：
在本发明的一个实施例中，对所述第二晶片进行掺杂，控制掺杂深度小于减薄后的一个或多个所述第二晶片的厚度，即至少一个键合界面位于PN结之下。在这种情况下，假设所述阳极区的底部与所述第二晶片和所述第一晶片的键合界面之间的距离为d1，所述第一晶片的外延层的厚度为d2，则d1/d2的取值范围为（0,1/2]。根据本发明的FRD的制造方法，通过精确控制键合界面在FRD体区的位置，故可以将键合界面设置在对FRD的软度几乎不产生影响的位置。
在本发明的一个实施例中，对所述第二晶片进行掺杂，控制掺杂深度等于减薄后的一个或多个所述第二晶片的厚度，即其中一个键合界面位于PN结处。
在本发明的一个实施例中，对所述第二晶片进行掺杂，控制掺杂深度大于减薄后的一个或多个所述第二晶片的厚度，即至少一个键合界面位于PN结之上。
在本发明的一个实施例中，所述外延层和每个所述第二晶片的晶向和掺杂浓度相同。当相互键合的两个晶片采用相同的晶向时，两晶片的晶面原子面密度相同，键合界面处绝大多数原子间形成共价键，晶格缺陷相对较少，从而载流子寿命相对较高。在本发明的另一个实施例中，所述外延层和与之相邻的所述第二晶片的晶向和掺杂浓度不相同，相邻的两个所述第二晶片的晶向和掺杂浓度不相同。当相互键合的两个晶片采用不同的晶向时，两晶片的晶面原子面密度不同，有较多的原子没有形成共价键，晶格缺陷相对较多，从而载流子寿命相对较低。故在实际应用中，可以根据对器件寿命控制水平的要求选取相同或者不同的晶向键合。
在本发明的一个实施例中，在形成所述阳极区之后还包括：进行电子辐照和/或重金属掺杂。通过与键合技术相结合，以改善器件寿命控制水平，提高FRD的速度和软度。
本发明提供一种FRD的结构及其制造方法，本发明的有益效果体现如下：
（1）通过键合技术，在FRD的体区（即PN结处和/或PN结之上的阳极区和/或PN结之下的阴极区）形成键合界面，一方面由于在键合界面附近产生大量缺陷，另一方面由于键合过程中的其它工艺步骤也会在器件表面引入一定的杂质，这些缺陷和杂质形成稳定的复合中心，从而降低少数载流子的寿命，使键合界面成为低寿命区域，进而提高FRD的开关频率；
（2）根据本发明实施例的FRD的结构及其制造方法，可以精确控制键合界面在FRD的体区的位置，从而能够精确的控制载流子在FRD体区的寿命分布，有效提高FRD的开关速度，同时不明显恶化FRD的正向压降和开关软度；
（3）根据本发明实施例的FRD的制造方法不需要高能离子注入，工艺简单易实现，成本低；
（4）本发明实施例还可以配合其他已知的寿命控制技术灵活使用，例如，在采用键合技术的基础上，适当引入轻微的电子辐照或者重金属掺杂等技术，以达到实际所需要的器件寿命控制水平，提高FRD的速度和软度。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为传统的FRD的结构示意图；
图2为根据本发明第一实施例的FRD的结构示意图；
图3为根据本发明第二实施例的FRD的结构示意图；
图4为根据本发明第三实施例的FRD的结构示意图；
图5为根据本发明第四实施例的FRD的结构示意图；
图6-13为根据本发明实施例的FRD结构的制造方法的中间步骤的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中为区别和表述方便起见，在不同实施例中以不同的标号表示相同的或具有类似功能的部件或元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
需要说明的是，此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。进一步地，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
本发明通过采用简单的键合技术在FRD体区内形成键合界面，相互键合的两个晶片中的晶格发生键与键的断裂和重新组合，所以在键合界面附近必然产生大量缺陷，同时在键合过程中的其它工艺步骤也会在表面引入一定的杂质，这些缺陷和杂质形成稳定的复合中心，这些复合中心降低载流子的寿命，使键合界面成为低寿命区域，从而提高FRD的开关频率。由于低寿命区域产生于键合界面附近，故通过精确控制键合界面在FRD的体区的位置，即可以精确地控制载流子在FRD体区的寿命分布，有效提高FRD的开关速度，同时不明显恶化FRD的正向压降和开关软度。根据本发明实施例，键合界面可以设置在器件的PN结下方、PN结处以及PN结上方，并且可以设置多个键合界面。下面结合附图2-5具体说明基于上述发明思想的四个实施例。
需要说明的是，本发明以下各实施例均以PIN+型二极管的FRD为例进行说明，对于NIP+型二极管的FRD，可以参照本发明实施例，相应改变掺杂类型即可，在此不再赘述。
图2为根据本发明第一实施例的FRD的结构示意图。在本实施例中，键合界面设置在器件的PN结下方。如图2所示，该FRD结构从下至上依次包括：阴极金属层201；位于阴极金属层201上的N型阴极区202，在本实施例中，优选地，阴极区202为N+型；位于阴极区202上的N型漂移区；位于漂移区上的P型阳极区204，N型漂移区和P型阳极区204的界面处形成PN结，漂移区中形成有键合界面HH’（如图2中虚线所示），其中，键合界面HH’将漂移区沿层堆叠方向划分为两部分，包括第一漂移区203和第二漂移区206，第二漂移区206位于第一漂移区203的上；和位于阳极区204上的阳极金属层205。
在本实施例中，如图2所示，设键合界面HH’到PN结的距离为d1，键合界面HH’到第一漂移区203和阴极区202的界面处的距离为d2，则优选地，d1/d2的取值范围为（0,1/2]。通过控制键合界面在漂移区的深度，使位于键合界面的复合中心（即低寿命区域）对FRD的软度几乎不产生影响。
图3为根据本发明第二实施例的FRD的结构示意图。在本实施例中，键合界面设置在器件的PN结处。如图3所示，该FRD结构从下至上依次包括：阴极金属层301；位于阴极金属层301上的N型阴极区302，在本实施例中，优选地，阴极区302为N+型；位于阴极区302上的N型漂移区303；位于漂移区303上的P型阳极区304，N型漂移区303和P型阳极区304的界面处形成PN结，PN结处形成有键合界面HH’（如图3中虚线所示）；和位于阳极区304上的阳极金属层305。
图4为根据本发明第三实施例的FRD的结构示意图。在本实施例中，键合界面设置在器件的PN结上方。如图4所示，该FRD结构从下至上依次包括：阴极金属层401；位于阴极金属层401上的N型阴极区402，在本实施例中，优选地，阴极区402为N+型；位于阴极区402上的N型漂移区403；位于漂移区403上的P型阳极区，N型漂移区403和P型阳极区的界面处形成PN结，阳极区内形成有键合界面HH’（如图4中虚线所示），其中，键合界面HH’将阳极区沿层堆叠方向划分为两部分，包括第一阳极区404和第二阳极区406，第二阳极区406位于第一阳极区404上；和位于第二阳极区406上的阳极金属层405。
图5为根据本发明第四实施例的FRD的结构示意图。在本实施例中，键合界面设置在器件的PN结下方且设置有多个键合界面。如图5所示，该FRD结构从下至上依次包括：阴极金属层501；位于阴极金属层501上的N型阴极区502，在本实施例中，优选地，阴极区502为N+型；位于阴极区502上的N型漂移区；位于漂移区上的P型阳极区504，N型漂移区和P型阳极区504的界面处形成PN结，漂移区内形成有键合界面H1H1’和H2H2’（如图5中虚线所示），其中，键合界面H1H1’和H2H2’将漂移区沿层堆叠方向划分为三部分，自下至上分别记为漂移区503、漂移区506和漂移区507；和位于阳极区404上的阳极金属层405。
需指出的是，图5所示的在漂移区中形成两个键合界面的第四实施例仅仅用于说明本发明的一种实施例，并不用于限制本发明。本领域技术人员可以根据对低寿命区域的控制需要，在漂移区中和/或阳极区中分别设置多个键合界面，还可以包括在PN结处设置一个键合界面，并且根据实际情况将各个键合界面形成在预定的深度范围。并且通过形成多个低寿命区域，更大程度上降低少数载流子的寿命，缩短反向恢复时间，从而进一步提高FRD的开关频率。
在本实施例中，如图5所示，当漂移区中形成有多个键合界面时，设距离PN结最远的键合界面H1H1’到PN结的距离为d1，键合界面H1H1’到漂移区503和阴极区502的界面处的距离为d2，则优选地，d1/d2的取值范围为（0,1/2]。通过控制键合界面在漂移区的深度，使位于键合界面的复合中心（即低寿命区域）对FRD的软度几乎不产生影响。
在上述四个实施例中，形成键合界面的两个晶片的晶向和掺杂浓度可以相同。例如，当形成键合界面的两个晶片采用相同的晶向时，两晶片的晶面原子面密度相同，键合界面处绝大多数原子间形成共价键，晶格缺陷相对较少，从而载流子寿命相对较高。可选地，形成键合界面的两个晶片的晶向和掺杂浓度可以不相同。当形成键合界面的两个晶片采用不同的晶向时，两晶片的晶面原子面密度不同，有较多的原子没有形成共价键，晶格缺陷相对较多，从而载流子寿命相对较低。故在实际应用中，可以根据对器件寿命控制水平的要求选取相同或者不同的晶向键合。
下面结合附图6-13描述根据本发明实施例的FRD结构的制造方法。需指出的是，为描述方便起见，下述制造方法的中间步骤的结构示意图6-13中的标号与上述第四实施例的FRD结构中的标号相对应，对于第一、第二、第三实施例的FRD结构本领域技术人员可以相应地对应为图6-13中的标号，在此不再一一赘述。该方法包括以下步骤：
步骤S101：提供第一晶片，第一晶片包括阴极区502和位于阴极区502上的漂移区503，阴极区502和漂移区503具有第一导电类型，如图6所示。第一晶片以及下述的第二晶片的材料包括但不限于基本半导体，例如硅、锗、金刚石，或化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。第一晶片可以可选地包括外延层，可以被应力改变以增强其性能，以及可以包括掺杂配置。例如在本实施例中，提供的第一晶片包括N+型衬底和形成在衬底上的N型外延层。其中，N+型衬底即为阴极区502，N型外延层即为漂移区503。
步骤S102：在第一晶片的漂移区503上依次键合一个或多个第二晶片，每个第二晶片具有第一导电类型，以及分别将每个第二晶片减薄至所需厚度。在本实施例中，第二晶片为N型，且以在外延层503（即漂移区503）上键合两个第二晶片为例。对于在外延层503上键合更多个晶片的方案，本领域技术人员可以参照本实施例进行，在此不再赘述。具体地，首先在外延层503上键合第一个第二晶片506并减薄（例如通过研磨工艺）至所需厚度，第二晶片506与外延层503之间形成键合界面H1H1’，如图7所示。然后在第二晶片506上键合第二个第二晶片507并减薄至所需厚度，第二晶片507与第二晶片506之间形成键合界面H2H2’，如图8所示。在本实施例中，由于键合界面H1H1’和H2H2’的位置可以由第二晶片506和第二晶片507的厚度精确控制，而这些厚度控制从工艺（例如研磨工艺）角度是容易实现的，故根据本发明实施例的制造方法，可以实现精确地控制载流子在FRD体区内的寿命分布，有效提高FRD的开关速度，同时不明显恶化FRD的正向压降和开关软度。
步骤S103：对第二晶片进行掺杂以形成具有第二导电类型的阳极区。当对第二晶片进行掺杂以形成具有第二导电类型的阳极区后，具有第二导电类型的阳极区和与之相邻的第一导电类型的区域（可能是第二晶片或者第一晶片的区域）之间即形成PN结。根据掺杂深度的不同，键合界面和PN结之间的位置关系包括以下三种情况：
（1）至少一个键合界面位于PN结之下（例如第一或第四实施例的FRD结构）。具体地，可以通过在第二晶片507的表面进行离子注入以形成P型掺杂区作为阳极区504，并且控制掺杂深度小于减薄后的第二晶片507的厚度，即，使键合界面H2H2’和H1H1’均位于PN结之下，如图9所示。当然，在另外的实施例中，还可以通过对第二晶片507和第二晶片506进行离子注入以形成P型掺杂区作为阳极区504，并且控制掺杂深度大于减薄后的第二晶片507的厚度但小于减薄后的第二晶片507和第二晶片506的厚度和，即，仅使键合界面H1H1’位于PN结之下，如图10所示。需指出的是，在这种情况下，假设阳极区504的底部与第二晶片506和第一晶片的键合界面之间的距离为d1，第一晶片的外延层503的厚度为d2，则优选地，d1/d2的取值范围为（0,1/2]。根据本发明的FRD的制造方法，通过精确控制键合界面在FRD体区的位置，故可以将键合界面设置在对FRD的软度几乎不产生影响的位置。
（2）其中一个键合界面位于PN结处（例如第二实施例的FRD结构）。具体地，可以通过对第二晶片507进行离子注入以形成P型掺杂区作为阳极区504，并且控制掺杂深度等于减薄后的第二晶片507的厚度，即，使PN结位于键合界面H2H2’处，而另一个键合界面H1H1’位于PN结之下，如图11所示。当然，在另外的实施例中，还可以通过对第二晶片507和第二晶片506进行离子注入以形成P型掺杂区作为阳极区504，并且控制掺杂深度等于减薄后的第二晶片507和第二晶片506的厚度和，即，使PN结位于键合界面H1H1’处，而另一个键合界面H2H2’位于PN结之上，如图12所示。
（3）至少一个键合界面位于PN结之上（例如第三实施例的FRD结构）。具体地，可以通过对第二晶片507和第二晶片506进行离子注入以形成P型掺杂区作为阳极区504，并且控制掺杂深度大于减薄后的第二晶片507的厚度。在一个实施例中，如果掺杂深度大于减薄后的第二晶片507的厚度但小于第二晶片507和第二晶片506的厚度和，即，使键合界面H2H2’位于PN结之上，键合界面H1H1’位于PN结之下，这种情况与图10所示的情况相同。在另一个实施例中，如果掺杂深度大于减薄后的第二晶片507和第二晶片506的厚度和，即，键合界面H2H2’和H1H1’均位于PN结之上，如图13所示。
步骤S105：在第一晶片的阴极区502下方形成阴极金属层501，以及在阳极区504上形成阳极金属层505，如图5所示。阴极金属层501和阳极金属层505均可以通过蒸发、溅射或者化学气相沉积（CVD）、物理气相沉积（PVD）、原子层沉积（ALD）等淀积工艺形成。
需指出的是，在根据本发明实施例的制造方法中，形成键合界面的两个晶片的晶向和掺杂浓度可以相同。例如，当形成键合界面的两个晶片采用相同的晶向时，两晶片的晶面原子面密度相同，键合界面处绝大多数原子间形成共价键，晶格缺陷相对较少，从而载流子寿命相对较高。可选地，形成键合界面的两个晶片的晶向和掺杂浓度可以不相同。当形成键合界面的两个晶片采用不同的晶向时，两晶片的晶面原子面密度不同，有较多的原子没有形成共价键，晶格缺陷相对较多，从而载流子寿命相对较低。故在实际应用中，可以根据对器件寿命控制水平的要求选取相同或者不同的晶向键合。
另外需指出的是，根据本发明实施例的上述三种方法均可以配合其他已知的寿命控制技术灵活使用，例如，在采用键合技术的基础上，当形成阳极区之后，适当引入轻微的电子辐照或者重金属掺杂等技术，以达到实际所需要的器件寿命控制水平，提高FRD的速度和软度。
本发明提供一种FRD的结构及其制造方法。通过键合技术，在FRD的体区（即PN结处和/或PN结之上的阳极区和/或PN结之下的阴极区）形成键合界面，一方面由于在键合界面附近产生大量缺陷，另一方面由于键合过程中的其它工艺步骤也会在器件表面引入一定的杂质，这些缺陷和杂质形成稳定的复合中心，从而降低少数载流子的寿命，使键合界面成为低寿命区域，进而提高FRD的开关频率。另外，根据本发明实施例的FRD的结构及其制造方法，可以精确控制键合界面在FRD的体区的位置，从而能够精确的控制载流子在FRD体区的寿命分布，有效提高FRD的开关速度，同时不明显恶化FRD的正向压降和开关软度。同时，根据本发明实施例的FRD的制造方法不需要高能离子注入，工艺简单易实现，成本低。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
Claims (9)
1.一种快恢复二极管的制造方法，包括以下步骤：
提供第一晶片，所述第一晶片包括阴极区和位于所述阴极区上的漂移区，所述阴极区和所述漂移区具有第一导电类型；
在所述第一晶片的漂移区上依次键合多个第二晶片，每个所述第二晶片具有第一导电类型，以及分别将每个所述第二晶片减薄至所需厚度；
对所述第二晶片进行掺杂以形成具有第二导电类型的阳极区；和
在所述第一晶片的阴极区下方形成阴极金属层，以及在所述阳极区上形成阳极金属层。
2.如权利要求1所述的制造方法，其特征在于，所述第一晶片包括衬底和形成在所述衬底上的外延层，所述衬底为所述阴极区，所述外延层为所述漂移区。
3.如权利要求1所述的制造方法，其特征在于，对所述第二晶片进行掺杂，控制掺杂深度小于减薄后的多个所述第二晶片的厚度。
4.如权利要求2或3所述的制造方法，其特征在于，所述阳极区的底部与所述第二晶片和所述第一晶片的键合界面之间的距离为d1，所述第一晶片的外延层的厚度为d2，其中，0<d1/d2≤1/2。
5.如权利要求1所述的制造方法，其特征在于，对所述第二晶片进行掺杂，控制掺杂深度等于减薄后的多个所述第二晶片的厚度。
6.如权利要求1所述的制造方法，其特征在于，对所述第二晶片进行掺杂，控制掺杂深度大于减薄后的多个所述第二晶片的厚度。
7.如权利要求2所述的制造方法，其特征在于，所述外延层和每个所述第二晶片的晶向和掺杂浓度相同。
8.如权利要求2所述的制造方法，其特征在于，所述外延层和与之相邻的所述第二晶片的晶向和掺杂浓度不相同，相邻的两个所述第二晶片的晶向和掺杂浓度不相同。
9.如权利要求1所述的制造方法，其特征在于，在形成所述阳极区之后还包括：进行电子辐照和/或重金属掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210367302.3A CN103700712B (zh) | 2012-09-27 | 2012-09-27 | 一种快恢复二极管的结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210367302.3A CN103700712B (zh) | 2012-09-27 | 2012-09-27 | 一种快恢复二极管的结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103700712A CN103700712A (zh) | 2014-04-02 |
| CN103700712B true CN103700712B (zh) | 2017-05-03 |
Family
ID=50362184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210367302.3A Active CN103700712B (zh) | 2012-09-27 | 2012-09-27 | 一种快恢复二极管的结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103700712B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016013541A1 (de) * | 2016-11-14 | 2018-05-17 | 3 - 5 Power Electronics GmbH | lll-V-Halbleiterdiode |
| DE102016013540A1 (de) * | 2016-11-14 | 2018-05-17 | 3 - 5 Power Electronics GmbH | lll-V-Halbleiterdiode |
| DE102016015056A1 (de) * | 2016-12-17 | 2018-06-21 | 3-5 Power Electronics GmbH | Herstellungsverfahren eines Schichtstapels aus einem p+-Substrat, einer p--Schicht, einer n--Schicht und einer dritten Schicht |
| DE102017002935A1 (de) | 2017-03-24 | 2018-09-27 | 3-5 Power Electronics GmbH | III-V-Halbleiterdiode |
| DE102017002936A1 (de) * | 2017-03-24 | 2018-09-27 | 3-5 Power Electronics GmbH | III-V-Halbleiterdiode |
| DE102018002895A1 (de) | 2018-04-09 | 2019-10-10 | 3-5 Power Electronics GmbH | Stapelförmiges III-V-Halbleiterbauelement |
| CN109801978B (zh) * | 2019-03-13 | 2024-03-19 | 捷捷半导体有限公司 | 低压降二极管及其制备方法 |
| CN116799039B (zh) * | 2023-06-30 | 2024-03-08 | 海信家电集团股份有限公司 | 快恢复二极管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0557318A1 (en) * | 1990-11-14 | 1993-09-01 | Bosch Gmbh Robert | Method of manufacturing semiconductor elements, in particular diodes. |
| JPH0846221A (ja) * | 1994-07-29 | 1996-02-16 | Origin Electric Co Ltd | 半導体装置及びその製造方法 |
| US6054369A (en) * | 1997-06-30 | 2000-04-25 | Intersil Corporation | Lifetime control for semiconductor devices |
| CN203118957U (zh) * | 2012-09-27 | 2013-08-07 | 宁波比亚迪半导体有限公司 | 一种快恢复二极管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10048437A1 (de) * | 2000-09-29 | 2002-04-18 | Eupec Gmbh & Co Kg | Verfahren zum Herstellen eines Körpers aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge und mit dem Verfahren hergestellter Körper |
-
2012
- 2012-09-27 CN CN201210367302.3A patent/CN103700712B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0557318A1 (en) * | 1990-11-14 | 1993-09-01 | Bosch Gmbh Robert | Method of manufacturing semiconductor elements, in particular diodes. |
| JPH0846221A (ja) * | 1994-07-29 | 1996-02-16 | Origin Electric Co Ltd | 半導体装置及びその製造方法 |
| US6054369A (en) * | 1997-06-30 | 2000-04-25 | Intersil Corporation | Lifetime control for semiconductor devices |
| CN203118957U (zh) * | 2012-09-27 | 2013-08-07 | 宁波比亚迪半导体有限公司 | 一种快恢复二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103700712A (zh) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103700712B (zh) | 一种快恢复二极管的结构及其制造方法 | |
| CN102687277B (zh) | 半导体器件以及用于制造半导体器件的方法 | |
| CN102903633B (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| US7968919B2 (en) | Integrated circuit including a charge compensation component | |
| CN101452967B (zh) | 肖特基势垒二极管器件及其制作方法 | |
| CN105874607A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN203118957U (zh) | 一种快恢复二极管 | |
| CN109830532A (zh) | 超结igbt器件及其制造方法 | |
| TW201545343A (zh) | 半導體基板結構、半導體功率元件及改善半導體功率元件中之注入控制方法 | |
| JP2003533047A (ja) | パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法 | |
| US9123769B2 (en) | Power semiconductor device and fabrication method thereof | |
| US20120007222A1 (en) | Method of manufacturing diode, and diode | |
| CN101436541B (zh) | 硅材料内透明集电区绝缘栅双极晶体管的制造方法 | |
| CN110896098B (zh) | 一种基于碳化硅基的反向开关晶体管及其制备方法 | |
| CN106409898B (zh) | 一种具有埋氧化层的沟槽栅igbt及其制作方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN106783611A (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN105895679A (zh) | 一种绝缘栅双极晶体管的结构和制造方法 | |
| CN106098758B (zh) | 一种功率器件的结终端结构 | |
| CN100570832C (zh) | 变缓冲层浓度内透明集电区绝缘栅双极晶体管的制造方法 | |
| CN105931952A (zh) | 一种雪崩二极管结构的制造方法 | |
| CN103219236B (zh) | 集电区碳注入内透明集电极igbt制造技术 | |
| WO2021177422A1 (ja) | 半導体装置、半導体装置の製造方法および半導体装置を備えた電力変換装置 | |
| CN115332329A (zh) | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 | |
| CN108987460A (zh) | 一种二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191230 Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong Patentee after: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009 Patentee before: BYD Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: BYD Semiconductor Co.,Ltd. Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. |