JPH07112104B2 - 超電導配線ダイヤモンド回路基板の製造方法 - Google Patents
超電導配線ダイヤモンド回路基板の製造方法Info
- Publication number
- JPH07112104B2 JPH07112104B2 JP62149418A JP14941887A JPH07112104B2 JP H07112104 B2 JPH07112104 B2 JP H07112104B2 JP 62149418 A JP62149418 A JP 62149418A JP 14941887 A JP14941887 A JP 14941887A JP H07112104 B2 JPH07112104 B2 JP H07112104B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- film
- wiring
- nickel
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】 〔概要〕 直流アーク放電プラズマジェットCVD法を使用してダイ
ヤモンドの板状体を形成し、炭素を固溶する性質を有す
る鉄、ニッケル、または、コバルトを堆積して、鉄、ニ
ッケル、または、コバルトの膜よりなるマスクを形成し
た後、フォトリソグラフィー法を使用して、配線形成領
域以外からこれを除去して、配線形成領域に上記のマス
クを残留し、再び直流アーク放電プラズマジェットCVD
法を使用して、上記マスクに挟まれた領域にダイヤモン
ド膜を形成し、上記のマスクを除去して凹部を形成し、
凹部に、セラミックス系超電導材料のセラミックスペー
ストを充填した後、焼成して、前記凹部をセラミックス
系超電導材料の膜をもって埋め込んで第１層配線層を形
成し、その後、所望により、前記工程を複数回繰り返し
て、複数の上層配線層を形成する超電導配線ダイヤモン
ド回路基板の製造方法である。
ヤモンドの板状体を形成し、炭素を固溶する性質を有す
る鉄、ニッケル、または、コバルトを堆積して、鉄、ニ
ッケル、または、コバルトの膜よりなるマスクを形成し
た後、フォトリソグラフィー法を使用して、配線形成領
域以外からこれを除去して、配線形成領域に上記のマス
クを残留し、再び直流アーク放電プラズマジェットCVD
法を使用して、上記マスクに挟まれた領域にダイヤモン
ド膜を形成し、上記のマスクを除去して凹部を形成し、
凹部に、セラミックス系超電導材料のセラミックスペー
ストを充填した後、焼成して、前記凹部をセラミックス
系超電導材料の膜をもって埋め込んで第１層配線層を形
成し、その後、所望により、前記工程を複数回繰り返し
て、複数の上層配線層を形成する超電導配線ダイヤモン
ド回路基板の製造方法である。
本発明は、超電導配線ダイヤモンド回路基板の製造方法
に関する。
に関する。
科学技術計算用のスーパーコンピュータ等大容量・高性
能の電子装置にあっては、発熱量の大きな半導体装置等
の電子機器を、高密度に、実装する技術が重要である。
能の電子装置にあっては、発熱量の大きな半導体装置等
の電子機器を、高密度に、実装する技術が重要である。
発熱量の大きな半導体装置等の電子機器を、高密度に、
実装するために開発された電子機器取り付け支持手段と
して、高実装密度回路基板が知られており、そのうち、
従来技術において使用されているものは多層セラミック
回路基板である。
実装するために開発された電子機器取り付け支持手段と
して、高実装密度回路基板が知られており、そのうち、
従来技術において使用されているものは多層セラミック
回路基板である。
高実装密度回路基板に要求される性能は、熱伝導率が高
く、放熱効果が大きく、実装密度を高くしうることゝ、
電気抵抗が小さく、伝送損失が小さく、低抵抗・低電圧
化しやすく、配線を微細化しうることゝである。
く、放熱効果が大きく、実装密度を高くしうることゝ、
電気抵抗が小さく、伝送損失が小さく、低抵抗・低電圧
化しやすく、配線を微細化しうることゝである。
これらの性能を実現するには、基板材としてダイヤモン
ドを使用し、配線材として超電導材料を使用することが
有意義であることは知られていたが、従来人工的にダイ
ヤモンドの板状体を製造することは困難であり、また、
超電導材料も、その臨界温度が低く、例えばNb3Geの場
合でも23Kで室温とははるかにかけはなれており、ダイ
ヤモンドを基板材とし、超電導材料を配線材料とする高
実装密度回路基板を製造することは困難であった。
ドを使用し、配線材として超電導材料を使用することが
有意義であることは知られていたが、従来人工的にダイ
ヤモンドの板状体を製造することは困難であり、また、
超電導材料も、その臨界温度が低く、例えばNb3Geの場
合でも23Kで室温とははるかにかけはなれており、ダイ
ヤモンドを基板材とし、超電導材料を配線材料とする高
実装密度回路基板を製造することは困難であった。
本発明の目的は、この困難を克服することにあり、ダイ
ヤモンドを基板材とし、超電導材料を配線材料とし、少
なくとも液体窒素温度において使用しうる高実装密度回
路基板の製造方法を提供することにある。
ヤモンドを基板材とし、超電導材料を配線材料とし、少
なくとも液体窒素温度において使用しうる高実装密度回
路基板の製造方法を提供することにある。
上記の目的は、直流アーク放電プラズマジェットCVD法
を使用してダイヤモンドの板状体（１）を形成し、鉄、
ニッケル、または、コバルトを堆積して、鉄、ニッケ
ル、または、コバルトの膜よりなるマスク（２）を形成
し、フォトリソグラフィー法を使用して、配線形成領域
以外からこれを除去して、配線形成領域に鉄、ニッケ
ル、または、コバルトの膜よりなるマスク（２）を残留
し、直流アーク放電プラズマジェットCVD法を使用し
て、前記鉄、ニッケル、または、コバルトの膜よりなる
マスク（２）に挟まれた領域にダイヤモンド膜（３）を
形成し、前記鉄、ニッケル、または、コバルトの膜より
なるマスク（２）を除去して凹部（21）を形成し、該凹
部（21）に、セラミックス系超電導材料のセラミックス
ペーストを充填した後、焼成して、前記凹部（21）をセ
ラミックス系超電導材料の膜（４）をもって埋め込んで
第１層配線層（41）を形成し、所望により、前記工程を
複数回繰り返して、複数の上層配線層（51）を形成する
超電導配線ダイヤモンド回路基板の製造方法によって達
成される。
を使用してダイヤモンドの板状体（１）を形成し、鉄、
ニッケル、または、コバルトを堆積して、鉄、ニッケ
ル、または、コバルトの膜よりなるマスク（２）を形成
し、フォトリソグラフィー法を使用して、配線形成領域
以外からこれを除去して、配線形成領域に鉄、ニッケ
ル、または、コバルトの膜よりなるマスク（２）を残留
し、直流アーク放電プラズマジェットCVD法を使用し
て、前記鉄、ニッケル、または、コバルトの膜よりなる
マスク（２）に挟まれた領域にダイヤモンド膜（３）を
形成し、前記鉄、ニッケル、または、コバルトの膜より
なるマスク（２）を除去して凹部（21）を形成し、該凹
部（21）に、セラミックス系超電導材料のセラミックス
ペーストを充填した後、焼成して、前記凹部（21）をセ
ラミックス系超電導材料の膜（４）をもって埋め込んで
第１層配線層（41）を形成し、所望により、前記工程を
複数回繰り返して、複数の上層配線層（51）を形成する
超電導配線ダイヤモンド回路基板の製造方法によって達
成される。
本発明は、本特許出願の出願人が先になした特許出願に
開示したダイヤモンドの合成方法（プラズマ安定化媒体
として水を用いて、常温または減圧の大気または水素の
雰囲気中において、アーク放電により発生される水プラ
ズマジェットにダイヤモンド合成のための炭素源（特
に、分子中に少なくとも炭素原子を含む単体または化合
物の気体、液体、または、粉体）を導入し、上記プラズ
マジェットを基板に吹き付けて、基板上にダイヤモンド
を析出させることを特徴とするダイヤモンドの合成方
法。）と、Ba3Y3Cu6O14等臨界温度の低い超電導材料を
焼結法を使用して製造する方法とを組み合わせて完成し
たものである。
開示したダイヤモンドの合成方法（プラズマ安定化媒体
として水を用いて、常温または減圧の大気または水素の
雰囲気中において、アーク放電により発生される水プラ
ズマジェットにダイヤモンド合成のための炭素源（特
に、分子中に少なくとも炭素原子を含む単体または化合
物の気体、液体、または、粉体）を導入し、上記プラズ
マジェットを基板に吹き付けて、基板上にダイヤモンド
を析出させることを特徴とするダイヤモンドの合成方
法。）と、Ba3Y3Cu6O14等臨界温度の低い超電導材料を
焼結法を使用して製造する方法とを組み合わせて完成し
たものである。
以下、図面を参照しつゝ、本発明の一実施例に係る超電
導配線ダイヤモンド回路基板の製造方法について説明す
る。
導配線ダイヤモンド回路基板の製造方法について説明す
る。
第1a図参照 寸法が50×50×0.5mmのシリコン基板Ｓに厚さ1.2mmの多
結晶ダイヤモンドの膜（板状体）１を形成した後、シリ
コン基板Ｓを研磨・剥離して、寸法が50×50×0.5mmで
あり厚さが1.2mmのダイヤモンド板状体１を形成する。
この工程には、直流アーク放電プラズマジェットCVD法
を使用する。３％メタンを含有する水素を50l/分供給
し、反応容器内圧を0.5atmに保持し、合成反応をなせ
ば、60時間をもって成長する。
結晶ダイヤモンドの膜（板状体）１を形成した後、シリ
コン基板Ｓを研磨・剥離して、寸法が50×50×0.5mmで
あり厚さが1.2mmのダイヤモンド板状体１を形成する。
この工程には、直流アーク放電プラズマジェットCVD法
を使用する。３％メタンを含有する水素を50l/分供給
し、反応容器内圧を0.5atmに保持し、合成反応をなせ
ば、60時間をもって成長する。
無電解メッキ法を使用して、厚さ５μｍにニッケク膜を
形成し、フォトリソグラフィー法を使用して、厚さ５μ
ｍのニッケル膜を配線形成領域以外から除去し、厚さ５
μｍのニッケル膜を配線形成領域のみに残留して、厚さ
５μｍのニッケル膜よりなるマスク２を形成する。配線
形成領域の幅は５μｍ程度が適当である。
形成し、フォトリソグラフィー法を使用して、厚さ５μ
ｍのニッケル膜を配線形成領域以外から除去し、厚さ５
μｍのニッケル膜を配線形成領域のみに残留して、厚さ
５μｍのニッケル膜よりなるマスク２を形成する。配線
形成領域の幅は５μｍ程度が適当である。
第1b図参照 再び、直流アーク放電プラズマジェットCVD法を使用し
て、ダイヤモンド膜３を厚さ10μｍに形成する。この工
程においては、堆積する炭素がニッケル膜よりなるマス
ク２に固溶して、マスク２上にはダイヤモンド膜３は成
長しない。
て、ダイヤモンド膜３を厚さ10μｍに形成する。この工
程においては、堆積する炭素がニッケル膜よりなるマス
ク２に固溶して、マスク２上にはダイヤモンド膜３は成
長しない。
第1c図参照 硝酸を使用して、ニッケル膜よりなるマスク２の溶解除
去する。マスク２のあった領域は凹部21となる。
去する。マスク２のあった領域は凹部21となる。
第1d図参照 スクリーン印刷法を使用して、Ba3Y3Cu6O14なる組成の
セラミックスペーストを、凹部21中に充填し、大気中で
約900℃をもって焼成して、超電導材料膜よりなる第１
層配線41を形成する。
セラミックスペーストを、凹部21中に充填し、大気中で
約900℃をもって焼成して、超電導材料膜よりなる第１
層配線41を形成する。
第1e図参照 上記の工程を繰り返して上層配線51（図においては第２
層、第３層配線が示されている。）を形成する。
層、第３層配線が示されている。）を形成する。
以上の工程をもって製造された超電導配線ダイヤモンド
回路基板の特性を実験的に確認せるところ、超電導臨界
温度は86Kであり、また基板の熱伝導率は、周囲温度20
℃において1,000W/mKであり、77Kにおいて2,000W/mKで
あり、アルミナ等を主成分とする従来技術に係る多層セ
ラミック回路の場合の20W/mKより、はるかに向上してい
た。
回路基板の特性を実験的に確認せるところ、超電導臨界
温度は86Kであり、また基板の熱伝導率は、周囲温度20
℃において1,000W/mKであり、77Kにおいて2,000W/mKで
あり、アルミナ等を主成分とする従来技術に係る多層セ
ラミック回路の場合の20W/mKより、はるかに向上してい
た。
以上説明せるとおり、本発明に係る超電導配線ダイヤモ
ンド回路基板の製造方法は、直流アーク放電プラズマジ
ェットCVD法とBa3Y3Cu6O14等臨界温度の高い超電導材料
を焼結法を使用して製造する方法とが組み合わされてい
るので、従来製造することが困難であった、熱伝導率の
高いダイヤモンドを基板材とし、少なくとも液体窒素温
度において使用しうる超伝導材料を配線材料とする高実
装密度回路基板を製造することができ、高実装密度であ
り、少なくとも液体窒素温度において使用しうる高実装
密度回路基板を製造することができる。この製造方法を
使用して製造した高実装密度回路基板は、配線材料が超
伝導であるから、伝送損失がなく、信号の減衰がなく、
低電流・低電圧化がしやすく、配線を微細化することが
でき、熱伝導率が高いので、実装密度を高くすることが
でき高性能となる。
ンド回路基板の製造方法は、直流アーク放電プラズマジ
ェットCVD法とBa3Y3Cu6O14等臨界温度の高い超電導材料
を焼結法を使用して製造する方法とが組み合わされてい
るので、従来製造することが困難であった、熱伝導率の
高いダイヤモンドを基板材とし、少なくとも液体窒素温
度において使用しうる超伝導材料を配線材料とする高実
装密度回路基板を製造することができ、高実装密度であ
り、少なくとも液体窒素温度において使用しうる高実装
密度回路基板を製造することができる。この製造方法を
使用して製造した高実装密度回路基板は、配線材料が超
伝導であるから、伝送損失がなく、信号の減衰がなく、
低電流・低電圧化がしやすく、配線を微細化することが
でき、熱伝導率が高いので、実装密度を高くすることが
でき高性能となる。
第１（ａ）〜第１（ｅ）図は、本発明の一実施例に係る
超電導配線ダイヤモンド回路基板の製造方法の各工程を
示す図である。 １……ダイヤモンドの板状体、２……鉄、ニッケル、ま
たは、コバルトの膜よりなるマスク、21……凹部、３…
…ダイヤモンドの膜、４……セラミック系超電導材料の
膜、41……第１層配線層、51……上層配線層。
超電導配線ダイヤモンド回路基板の製造方法の各工程を
示す図である。 １……ダイヤモンドの板状体、２……鉄、ニッケル、ま
たは、コバルトの膜よりなるマスク、21……凹部、３…
…ダイヤモンドの膜、４……セラミック系超電導材料の
膜、41……第１層配線層、51……上層配線層。
Claims (1)
- 【請求項１】直流アーク放電プラズマジェットCVD法を
使用してダイヤモンドの板状体（１）を形成し、 鉄、ニッケル、または、コバルトを堆積して、鉄、ニッ
ケル、または、コバルトの膜よりなるマスク（２）を形
成し、フォトリソグラフィー法を使用して、配線形成領
域以外からこれを除去して、配線形成領域に鉄、ニッケ
ル、または、コバルトの膜よりなるマスク（２）を残留
し、 直流アーク放電プラズマジェットCVD法を使用して、前
記鉄、ニッケル、または、コバルトの膜よりなるマスク
（２）に挟まれた領域にダイヤモンド膜（３）を形成
し、 前記鉄、ニッケル、または、コバルトの膜よりなるマス
ク（２）を除去して凹部（21）を形成し、 該凹部（21）に、セラミックス系超電導材料のセラミッ
クスペーストを充填した後、焼成して、前記凹部（21）
をセラミックス系超電導材料の膜（４）をもって埋め込
んで第１層配線層（41）を形成し、 所望により、前記工程を複数回繰り返して、複数の上層
配線層（51）を形成する ことを特徴とする超電導配線ダイヤモンド回路基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62149418A JPH07112104B2 (ja) | 1987-06-16 | 1987-06-16 | 超電導配線ダイヤモンド回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62149418A JPH07112104B2 (ja) | 1987-06-16 | 1987-06-16 | 超電導配線ダイヤモンド回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63312694A JPS63312694A (ja) | 1988-12-21 |
| JPH07112104B2 true JPH07112104B2 (ja) | 1995-11-29 |
Family
ID=15474678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62149418A Expired - Lifetime JPH07112104B2 (ja) | 1987-06-16 | 1987-06-16 | 超電導配線ダイヤモンド回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112104B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3031719B2 (ja) * | 1994-08-24 | 2000-04-10 | ナショナル インスチチュート オブ テクノロジー アンド クオリティ | 無電解めっきニッケル層へのダイヤモンド膜蒸着法 |
| JP4529212B2 (ja) * | 2000-01-19 | 2010-08-25 | 住友電気工業株式会社 | ダイヤモンド配線基板およびその製造方法 |
| US9385294B2 (en) | 2014-09-26 | 2016-07-05 | International Business Machines Corporation | Diamond substrates for superconducting quantum circuits |
| US10886585B2 (en) * | 2018-09-20 | 2021-01-05 | International Business Machines Corporation | DC-capable cryogenic microwave filter with reduced Kapitza resistance |
-
1987
- 1987-06-16 JP JP62149418A patent/JPH07112104B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63312694A (ja) | 1988-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3445393B2 (ja) | ヒートシンクした電子部品の作成方法及びその電子部品 | |
| JP3441871B2 (ja) | 非等方導電性合成媒体及びそれにより相互接続されたデバイス | |
| JPH0583080B2 (ja) | ||
| JPH02197189A (ja) | 窒化アルミニウム回路基板及びその製造方法 | |
| JPS59169121A (ja) | 半導体デバイスの製造方法 | |
| JPH07112104B2 (ja) | 超電導配線ダイヤモンド回路基板の製造方法 | |
| EP0581438B1 (en) | Etching a diamond body with a molten or partially molten metal | |
| JP4383042B2 (ja) | セラミックス焼結体及びその製造方法 | |
| JPH01238191A (ja) | 銅若しくは銅ベース合金の導体とその菫青石セラミック基板との同時焼結方法 | |
| JPH08109069A (ja) | 窒化アルミニウム焼結体 | |
| JPS60128697A (ja) | 半導体素子搭載用多層配線基板 | |
| JP3869160B2 (ja) | 複層セラミックスヒータおよびその製造方法 | |
| JPS60253295A (ja) | 多層セラミツク基板の製造方法 | |
| JPH07153820A (ja) | 半導体製造用サセプタおよびその製造方法 | |
| KR20110007815A (ko) | 다이아몬드 복합 방열기판 및 그 제조방법 | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| JP3620908B2 (ja) | 回路基板及びこの回路基板を含む半導体装置 | |
| JP2598043B2 (ja) | 半導体装置の製造方法 | |
| JPS62219694A (ja) | 多層セラミツク回路基板 | |
| JPH0685461A (ja) | 窒化アルミニウム回路基板の製造方法 | |
| JPH0559071B2 (ja) | ||
| JPH0653624A (ja) | 高強度窒化アルミニウム回路基板およびその製造方法 | |
| WO1992007381A1 (en) | Method of preparing superconducting film | |
| JPH0661611A (ja) | 実装基板の製造方法 | |
| JPS61245558A (ja) | 抵抗回路素子 |