TWI529877B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI529877B
TWI529877B TW101128691A TW101128691A TWI529877B TW I529877 B TWI529877 B TW I529877B TW 101128691 A TW101128691 A TW 101128691A TW 101128691 A TW101128691 A TW 101128691A TW I529877 B TWI529877 B TW I529877B
Authority
TW
Taiwan
Prior art keywords
wafer
heat
semiconductor wafer
wiring substrate
disposed
Prior art date
Application number
TW101128691A
Other languages
English (en)
Other versions
TW201310590A (zh
Inventor
根來修司
Original Assignee
新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新光電氣工業股份有限公司 filed Critical 新光電氣工業股份有限公司
Publication of TW201310590A publication Critical patent/TW201310590A/zh
Application granted granted Critical
Publication of TWI529877B publication Critical patent/TWI529877B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Description

半導體裝置
於此所討論的實施例是有關半導體裝置。
半導體裝置被要求為緊密的及精巧的。於基材上設置複數個半導體晶片之多晶片封裝(multi-chip package；MCP)被熟知為滿足此需求的一種半導體裝置。
於此一半導體裝置中，散熱組件(例如金屬散熱板)是被設置於半導體晶片上以將從半導體晶片產生的熱逸散至外界。此佈置確保及增加從半導體晶片至半導體裝置的外部之熱的轉移。導熱元件(熱介面材料(thermal interface material；TIM))是被設置於半導體晶片與散熱板之間。導熱元件補償半導體晶片與散熱板的表面中之不均勻度，同時降低接觸熱阻。如此，可平順地將熱從半導體晶片轉移至散熱板。
第10圖顯示先前技術中使用散熱板之半導體裝置3的範例。半導體裝置3包含佈線基材60。第一晶片61與第二晶片62是被設置於佈線基材60上而彼此相鄰。散熱板63係附接至第一晶片61與第二晶片62且被其所共用。導熱元件64是被設置於第一晶片61之上表面與散熱板63之下表面之間以及第二晶片62之上表面與散熱板63之下表面之間。
第一晶片61與第二晶片62產生熱。導熱元件64將熱導引至散熱板63。如此可抑制第一晶片61與第二晶片62中的溫度上升。
先前技術中的範例係描述於日本公開專利公開號第2004-172489與 2009-43978號。
於半導體裝置3中，半導體單元(例如邏輯單元，其具有大熱阻且產生大量的熱量)可被形成於第一晶片61。再者，半導體單元(例如記憶體，其具有小熱阻且易因受熱而被破壞)可被形成於第二晶片62。於此情形中，產生大量的熱之邏輯晶片係與易因受熱而被破壞的記憶體晶片被一起設置。如上所述，由第一晶片61與第二晶片62所產生的熱是被導引至相同的散熱板63。散熱板63將由產生大量的熱之半導體晶片(亦即第一晶片)所產生的熱導引至易因受熱而被破壞的半導體晶片(亦即第二晶片62)。當熱傳導使第二晶片62的溫度增加至過高的溫度時，第二晶片62會無法正常運作。因此，先前技術的半導體裝置3關於熱的可靠度是相對低。
本實施例的目的係提供一種半導體裝置，其可改善關於熱的可靠度。
本實施例之一態樣是一種包含佈線基材之半導體裝置。一第一半導體晶片是被設置於該佈線基材上。一第二半導體晶片是被設置於該佈線基材上。該第二半導體晶片產生少於該第一半導體晶片的熱。一散熱板是被設置於該佈線基材上且部分在高於該第一及第二半導體晶片之位置處。該散熱板是被連接至該第一半導體晶片。該散熱板包含一開口，其是被形成於對應至該第二半導體晶片之上表面的位置處。該第二半導體晶片之上表面係透過該開口而自該散熱板整個暴露。
本實施例的以上態樣提供一種半導體裝置，其可改善關於熱的可靠 度。
本發明之其他態樣與優點在參考以下說明與所附圖式之後將變得清楚易懂。
半導體裝置之實施例將參考所附圖式加以說明，圖式僅示意地顯示結構以幫助了解而被非以正確尺度繪製。
第一實施例
第一實施例將參考第1至3圖加以說明。參照第1圖，半導體裝置1包含針柵陣列(pin grid array；PGA)類型的佈線基材10、第一晶片21(第一半導體晶片)、第二晶片22(第二半導體晶片)、及散熱板30。第一晶片21與第二晶片22是被設置於佈線基材10中且彼此相鄰。散熱板30是被設置於第一晶片21上。於所示範例中，第一晶片21與第二晶片22是被設置為在水平方向相鄰且形成一平面結構。第一晶片21為邏輯晶片，其具有高熱阻且產生大量的熱。第二晶片22為記憶體晶片，其具有低於第一晶片21之熱阻且係易因受熱而被破壞。再者，第二晶片22為產生較第一晶片21為少的熱之半導體晶片。邏輯晶片的範例包含中央處理單元(CPU)晶片及圖形處理單元(GPU)晶片。記憶體晶片的範例包含動態隨機存取記憶體(DRAM)晶片、靜態隨機存取記憶體(SRAM)晶片、及快閃記憶體晶片。
佈線基材10包含基材主體11、形成於基材主體11之上表面上的接觸墊12、及形成於基材主體11之下表面的針腳13。基材主體11僅需具有可經 由基材內部電氣連接接觸墊12與針腳13之結構。因此，佈線層不必形成於基材主體11內。如此，可消除佈線層的需求。當佈線層被形成於基材主體11中，複數個佈線層係與被設置於其間之層間絕緣層堆疊，且接觸墊12與針腳13係經由形成於佈線層與樹脂層中的貫孔而電氣連接。基材主體11可為包含基材核心之有核(cored build-up)基材或不包含基材核心之無核基材。
第一晶片21包含電路形成表面(下表面，如第1圖所示)。電極凸塊21a是被形成於第一晶片21之電路形成表面上且覆晶接合(flip-chip bond)至接觸墊12。電鍍(例如鎳電鍍或金電鍍)可被施加至各連接墊12上之銅層的表面。電極凸塊21a可由例如金凸塊或銲料凸塊形成。銲料凸塊可從例如包含鉛(Pb)的合金；錫(Sn)與銅(Cu)的合金；錫與銀(Ag)的合金；錫、銀、與銅的合金或類似物中形成。
底部填充(underfill)樹脂23是被填充於第一晶片21之下表面與佈線基材10之上表面之間。底部填充樹脂23可由例如環氧樹脂之絕緣樹脂形成。
第二晶片22(其係在側向方向中與第一晶片21隔開)包含電路形成表面(下表面，如第1圖所示)。電極凸塊22a是被形成於第二晶片22之電路形成表面上且覆晶接合至接觸墊12。電極凸塊22a可由例如金凸塊或銲料凸塊形成。銲料凸塊可由例如包含鉛(Pb)的合金；錫(Sn)與銅(Cu)的合金；錫與銀(Ag)的合金；錫、銀、銅的合金；或類似物來形成。
底部填充樹脂24是被填充於第二晶片22之下表面與佈線基材10之上表面之間。底部填充樹脂24可由例如環氧樹脂之絕緣樹脂來形成。
第一晶片21可具有例如0.5至1mm的高度。第二晶片22可具有與第一晶片21相同、小於第一晶片21、或大於第一晶片21的高度。舉例來說，第二晶片22可具有0.3至5mm之高度。
半導體裝置1需要在第一晶片21(邏輯晶片)與第二晶片22(記憶體晶片)之間具有帶寬度(bandwidth)。要輕易獲得帶寬度的話，較佳地是將第一晶片21設置於第二晶片22鄰近。於非限制性的範例中，第一晶片21與第二晶片22係以大約2至3mm的距離隔開。
散熱板30是被設置於較第一晶片21與第二晶片22為高的位置。散熱板30亦稱為熱傳佈器。散熱板30可由例如銅、銀、鋁、或這些金屬的合金、或類似物來形成。
散熱板30是被接合至佈線基材10。具體言之，接合元件34將散熱板30接合於佈線基材10大約第一晶片21與第二晶片22的周圍部分。接合元件34可由例如矽聚合物樹脂來形成。
散熱板30包含平面部分31與框架型態的壁部分32(其是被與平面部分31一體成型)。壁部分32包含一藉由接合元件34接合至佈線基材10之底表面。平面部分31與壁部分32在散熱板30中形成中空部份33。中空部份33與佈線基材10形成容置部份H1，其容置第一晶片21與第二晶片22。導熱元件25(TIM)將第一晶片21相對於電路形成表面(第1圖中之上表面)之表面熱耦合至散熱板30中之中空部份33的端表面33A。導熱元件25將從第一晶片21產生的熱逸散至散熱板30。散熱板30之平面部分31可具有舉例來說大約0.5至4mm的厚度。導熱元件25可被與樹脂粘著劑一起形成為例如銦(In)之高導熱物質、矽(或烴)潤滑脂(silicone(or hydrocarbon)grease)、金屬充填劑、 或石墨的膜。導熱元件25具有舉例來說20至30μm的厚度。
參照第2圖之平面圖，散熱板30包含開口30X，其係形成於對應至第二晶片22之上表面的位置處。開口30X係大於第二晶片22。於例示範例中，開口30X具有對應第二晶片22之形狀(例如四角形狀)。再者，開口30X具有大於第二晶片22之面積，如從上方觀看。於例示範例中，開口30X為通孔。第2圖顯示第二晶片22之上側，其形成空間A1(空氣)與空間A2(空氣)。空間A1是被形成於開口30X之下端與第二晶片22之上表面之間。空間A2是被形成於開口30X中。空間A1與A2將第二晶片22所產生的熱逸散至外界。再者，空間A1與A2將第二晶片22與散熱板30隔開。空間A1與A2作用為由第二晶片22產生的熱之散熱通道。此外，空間A1與A2亦作用為熱絕緣件，其抑制由散熱板30至第二晶片22的熱傳導。空間A1與A2可被稱為空氣通道或流動空氣層。
散熱板30係透過，舉例來說，鍛造製程或切削製程而製成。
操作
於半導體裝置3中，第一晶片21產生大量的熱。導熱元件25將第一晶片21所產生的熱傳導引至散熱板30。此處，散熱板30包含位於相對於第二晶片22之位置處的開口30X以暴露第二晶片22之整個上表面。再者，空間A1(間隙)是被形成於開口30X與第二晶片22之間。空間A1與A2作用為第二晶片22與散熱板30之間的熱絕緣件。因此，第二晶片22與散熱板30之間沒有熱耦合的接觸。如此，可抑制透過散熱板30將熱從第一晶片21傳導引至 第二晶片22的情況。
此實施例具有下述優點。
(1)開口30X(其暴露易因受熱而被破壞之第二晶片22的整個上表面)是被形成於對應於第二晶片22之位置處的散熱板30中。開口30X中之空間A2阻隔了透過散熱板30從第一晶片21至第二晶片22的熱傳導。如此，可降低來自第一晶片21的熱於第二晶片22上的效應，且第一晶片21的熱不會增加第二晶片22的溫度。因此，例如因高溫所造成第二晶片22無法正常運作之問題的發生是被抑制。結果，半導體裝置1關於熱的可靠度是被改善。
(2)散熱板30包含開口30X(空間A2)。因此，舉例來說，如第3圖所示，當第二晶片22具有大於第一晶片21的高度時，第二晶片22是被置於開口30X中。如此，即使當第一晶片21與第二晶片22具有不同高度時，消除了根據第一晶片21與第二晶片22的不同高度而改變散熱板30的形狀之需求。再者，不需要根據第一晶片21與第二晶片22在形狀上的不同，在散熱板30中之中空部份33的端表面33A中形成階梯部份。
如第3圖所示，即使當第二晶片22具有導致部分的第二晶片22被置放於開口30X中的高度時，開口30X係大於第二晶片22。因此，第二晶片22沒有接觸散熱板30，且空間A3是被形成於第二晶片22的側壁與散熱板30之間。空間A3的空氣抑制了透過散熱板30將熱從第一晶片21傳導引至第二晶片22的情況。
第一實施例的修改範例
第一實施例可被如下所述修改。
參照第4圖，當第二晶片22具有導致部分的第二晶片被置放於散熱板30之開口30X中的高度時，隔熱樹脂35可被設置於界定開口30X的壁面上。於第4A與4B圖所示的範例中，隔熱樹脂35是被設置於開口30X之壁面與第二晶片22之間。多孔樹脂(例如海綿狀乙酯樹脂)可被使用作為隔熱樹脂35。再者，隔熱樹脂35可為糊狀樹脂或薄膜樹脂。隔熱樹脂35係藉由黏著劑或類似物而被黏附至開口30X之壁面。
隔熱樹脂35具有較空間A3的空氣為高的隔熱能力。因此，被設置於開口30X之壁面與第二晶片22之間的隔熱樹脂35在較佳的方式下抑制了從散熱板30傳導引至第二晶片22的熱。
參照第5圖，隔熱樹脂36可被設置於第一晶片21與第二晶片22之間的佈線基材10上。隔熱樹脂36將容置部份H1(其係由散熱板30與佈線基材10所界定)分隔成對應至第一晶片21的區間與對應至第二晶片22的區間。如此，可降低透過第一晶片21與第二晶片22之間的空間之熱的轉移。較佳地，隔熱樹脂36熱隔離第一晶片21與第二晶片22。於第5圖中，隔熱樹脂36是被形成以覆蓋整個開口30X之壁面且圍繞第二晶片22與底部填充樹脂24。多孔樹脂(例如海綿狀乙酯樹脂)可被使用作為隔熱樹脂36。再者，隔熱樹脂35可為糊狀樹脂或薄膜樹脂。隔熱樹脂35係藉由黏著劑或類似物而被黏附至開口30X之壁面。再者，設置於第二晶片22與底部填充樹脂24周圍的 四側處之片狀樹脂亦可被使用作為隔熱樹脂36。替代地，圍繞第二晶片22與底部填充樹脂24之四角形管的樹脂可被使用作為隔熱樹脂36。隔熱樹脂36係藉由例如黏著劑而黏附至佈線基材10之上表面及至開口30X之壁面。
依此方式，在第一晶片21與第二晶片22之間的隔熱樹脂36之設置，可透過較佳方式為水平方向(側向方向)的空間，來阻隔自第一晶片21(其產生大量的熱)至第二晶片22之熱的轉移。隔熱樹脂36在至少第一晶片21與第二晶片22之間的佈置可獲得如上所述的相同優點。因此，隔熱樹脂36不需要圍繞整個第二晶片22。
第二實施例
現在將參考第6圖來說明第二實施例。與第1至5圖中的元件類似或相同的那些組件係給予類似或相同的元件符號。此等組件將不會詳細說明。
如第6A圖所示，半導體裝置2包含針柵陣列(pin grid array；PGA)類型的佈線基材10、第一晶片21、第二晶片22、散熱板30、散熱板40、及隔熱樹脂41。第一晶片21與第二晶片22是被設置於佈線基材10上且彼此相鄰。散熱板30是被設置於第一晶片21上。散熱板40是被設置於第二晶片22上。隔熱樹脂41是被設置於散熱板30及40之間。
導熱元件25將第一晶片21之上表面熱耦合至散熱板30(第一散熱板)中之中空部份33的端表面33A。散熱板30包含相對於第二晶片22之位置處的開口30X。開口30X係大於第二晶片22，如從上方觀看。導熱元件25將從第一晶片21產生的熱逸散至散熱板30。
導熱元件26將第二晶片22之上表面熱耦合至散熱板40(第二散熱板)之底表面。散熱板40(其為平面的)是被設置於散熱板30之開口30X中且與散熱板30隔開。散熱板40可由例如銅、銀、鋁、或這些金屬的合金、或類似物來形成。導熱元件26可被與樹脂粘著劑一起形成為例如銦(In)之高導熱物質、矽(或烴)潤滑脂(silicone(or hydrocarbon)grease)、金屬充填劑、或石墨的膜。
如第6B圖所示，隔熱樹脂41是被設置於散熱板40與散熱板30之界定開口30X的壁面之間。多孔樹脂(例如海綿狀乙酯樹脂)可被使用作為隔熱樹脂41。再者，隔熱樹脂41可為糊狀樹脂或薄膜樹脂。隔熱樹脂41係藉由黏著劑或類似物而被黏附至開口30X之壁面。
依此方式，於本實施例中，第一晶片21是被單獨地熱耦合至散熱板30，而第二晶片22是被單獨地熱耦合至散熱板40。散熱板30與散熱板40係彼此隔開。由第一晶片21所產生的熱係逸散至散熱板30，而由第二晶片22所產生的熱係逸散至散熱板40。依此方式，於本實施例之半導體裝置2中，第一晶片21之散熱通道係與第二晶片22之散熱通道隔開。再者，隔熱樹脂41是被設置於散熱板30與40(其形成散熱通道)之間。隔熱樹脂41以較佳方式阻隔透過散熱板30從第一晶片21至第二晶片22的熱傳導。
本實施例具有下述優點。
(1)第一晶片21之散熱通道與第二晶片22之散熱通道隔開，且隔熱樹脂41是被設置於散熱板30與40(其形成第一與第二晶片21及22之散熱通道) 之間。如此，可以較佳方式抑制透過散熱板30從第一晶片21至第二晶片22的熱傳導。因此，第一晶片21的熱不會增加第二晶片22的溫度。如此，例如因高溫所造成第二晶片22無法正常運作之問題的發生是被抑制。結果，半導體裝置2關於熱的可靠度是被改善。
(2)第一晶片21是被熱耦合至散熱板30。因此，由第一晶片21所產生的熱是被轉移至散熱板30。如此，可有效率地將來自第一晶片21的熱逸散且可抑制第一晶片21的溫度增加。再者，第二晶片22是被熱耦合至散熱板40。因此，由第二晶片22所產生的熱是被轉移至散熱板40。如此，可有效率地將來自第二晶片22的熱逸散且可抑制第二晶片22的溫度增加。
第二實施例之修改範例
第二實施例可如下述修改。
參照第7圖，隔熱樹脂42(其係形成於散熱板40與散熱板30之界定開口30X的壁面之間)可從第一晶片21與第二晶片22之間的佈線基材10延伸。隔熱樹脂42將容置部份H1(參照第1圖)(其係由散熱板30與佈線基材10所界定)分隔成對應至第一晶片21的區間與對應至第二晶片22的區間。較佳地，隔熱樹脂42熱隔離第一晶片21與第二晶片22。隔熱樹脂42是被形成圍繞第二晶片22與底部填充樹脂24。隔熱樹脂42係藉由例如黏著劑而黏附至佈線基材10之上表面及至開口30X之壁面。
依此方式，在第一晶片21與第二晶片22之間的隔熱樹脂42之設置， 可透過較佳方式為水平方向(側向方向)的空間，來阻隔自第一晶片21(其產生大量的熱)至第二晶片22之熱的轉移。
應了解的是，對於所屬技術領域中具有通常知識者而言，本發明可在不超出本發明之精神與範疇的情況下以許多其他特定形式來實現。特別地，應了解的是，本發明可以下列形式來實現。
在以上實施例中，散熱片可被設置於散熱板30之上。散熱片可藉由例如導熱結構直接連接或間接連接至散熱板30之上表面。第8圖顯示第一實施例之修改範例。如第8圖所示，散熱鰭50是被設置於例如導熱元件51(其是被設置於散熱板30之上表面上)之上表面上。導熱元件51將散熱板30與散熱鰭50熱耦合。因此，由第一晶片21所產生的熱首先被轉移至散熱板30。接著，導熱元件51將熱傳導引至散熱鰭50，其將熱轉移至外界(典型地，空氣)。於此情形中，導熱元件52可將第二晶片22之上表面與散熱鰭50熱耦合。如此，可將第二晶片22所產生的熱轉移至外界。於此情形中，第一晶片21之熱轉移通道係藉由散熱鰭50連接至第二晶片22之熱轉移通道。由第一晶片21所產生的熱首先被轉移至散熱板30，接著被傳導引至散熱鰭50。因此，從散熱鰭50轉移至第二晶片22的熱之量是小於當散熱板30與第二晶片22是被熱耦合之時。因此，即使在此種結構中，因來自第一晶片21的熱而使第二晶片22的溫度增加的情形可被抑制。再者，第二晶片22與散熱鰭50的熱耦合係有效率地將從第二晶片22所產生的熱逸散。
於第二實施例之半導體裝置2中，散熱鰭50亦可被設置於散熱板30與40之上。
散熱鰭50可被藉由對無氧銅施加鍍鎳或由具有高熱導之材料(例如鋁)而形成。不同的冷卻或散熱部(例如熱管或氣室)可被提供以取代散熱鰭50。再者，多種類型的冷卻或散熱部(例如熱管或氣室)可被設置於散熱板30與散熱鰭50之間。
於以上各實施例中，散熱板30(其包含中空部份33)是被接合至佈線基材10。再者，佈線基材10與散熱板30形成容置部份H1，其容置第一晶片21與第二晶片22。然而，本發明並不限於此種結構。舉例來說，如第9圖所示，包含基材主體14之佈線基材10A可具有中空部份14A(其提供一設置表面以設置第一晶片21與第二晶片22)。平面散熱板30A可被接合至基材主體14之周圍部分，使得基材主體14與散熱板30A形成可容置第一晶片21與第二晶片22之容置部份H2。接合元件37接合佈線基材10A及散熱板30A。接合元件37可由例如矽聚合物樹脂來形成。
第9圖顯示第一實施例之半導體裝置1的修改範例。然而，第二實施例之半導體裝置3可以相同方式修改。
以上各實施例是被應用至PGA類型的佈線基材10，但亦可被應用至例如底板柵陣列(land grid array；LGA)類型的佈線基材或球柵陣列(ball grid array)類型的佈線基材。
於以上各實施例中，第一晶片21與第二晶片22是被覆晶接合至佈線基材10上。然而，第一晶片21與第二晶片22可被例如透過引線接合而設置於佈線基材10上。再者，覆晶設置與引線接合設置可被同時執行。
於以上各實施例中，兩個半導體晶片是被設置於佈線基材10上。然而，舉例來說，三或更多半導體晶片可被設置於佈線基材10上。
本範例與實施例僅為例示用而非限制用，且本發明並不受限於此處所載說明，但可在後附申請專利範圍的範疇及其等效內進行修改。
1,3‧‧‧半導體裝置
10,10A,6‧‧‧佈線基材
11,14‧‧‧基材主體
12‧‧‧接觸墊
13‧‧‧針腳
21,61‧‧‧第一晶片
22,62‧‧‧第二晶片
21a,22a‧‧‧電極凸塊
23,24‧‧‧底部填充樹脂
25,26,51,52,64‧‧‧導熱元件
30,40,63‧‧‧散熱板
30X‧‧‧開口
31‧‧‧平面部分
32‧‧‧壁部分
33,14A‧‧‧中空部分
33A‧‧‧端表面
34,37‧‧‧接合元件
A1,A2,A3‧‧‧空間
H1,H2‧‧‧容置部份
35,36,41,42‧‧‧隔熱樹脂
50‧‧‧散熱鰭
本發明及其目的與優點可藉由參考較佳實施例的說明及所附圖式而清楚易懂，其中：第1圖為顯示半導體裝置之第一實施例的剖面圖；第2圖為顯示第1圖之半導體裝置的平面圖；第3圖為顯示第1圖之半導體裝置的第一修改範例之剖面圖；第4A圖為顯示第1圖之半導體裝置的第二修改範例之剖面圖；而第4B圖為平面圖；第5圖為顯示半導體裝置的第三修改範例之剖面圖；第6A圖為顯示半導體裝置的第二實施例之剖面圖；而第6B圖為平面圖；第7圖為顯示第6A圖之半導體裝置的修改範例之剖面圖；第8圖為顯示第1圖之半導體裝置的第四修改範例之剖面圖；第9圖為顯示第1圖之半導體裝置的第四修改範例之剖面圖；及第10圖為顯示先前技術之半導體裝置的剖面圖。
1‧‧‧半導體裝置
10‧‧‧佈線基材
11‧‧‧基材主體
12‧‧‧接觸墊
13‧‧‧針腳
21‧‧‧第一晶片
22‧‧‧第二晶片
21a,22a‧‧‧電極凸塊
23,24‧‧‧底部填充樹脂
25‧‧‧導熱元件
30‧‧‧散熱板
30X‧‧‧開口
31‧‧‧平面部分
32‧‧‧壁部分
33‧‧‧中空部分
33A‧‧‧端表面
34‧‧‧接合元件
A1,A2‧‧‧空間
H1‧‧‧容置部份

Claims (11)

  1. 一種半導體裝置，包含：一佈線基材；一第一半導體晶片，設置於該佈線基材上；一第二半導體晶片，設置於該佈線基材上，其中該第二半導體晶片產生的熱量少於該第一半導體晶片所產生的；以及一散熱板，設置於該佈線基材上且一部分地比該第一半導體晶片及該第二半導體晶片的位置為高，其中該散熱板是被連接至該第一半導體晶片，該散熱板包含一開口，該開口是被形成於該第二半導體晶片之一上表面所對應的一位置處，及透過該開口，該第二半導體晶片之上表面是由該散熱板完全的暴露出來，該第二半導體晶片的上表面與該散熱板在其之間界定出一空間。
  2. 如請求項1之半導體裝置，其中該空間隔開該第二半導體與該散熱板。
  3. 如請求項1之半導體裝置，其中該第二半導體晶片是被置放於該開口中，且該半導體裝置更包含一隔熱樹脂，隔熱樹脂係形成於該第二半導體晶片與界定該開口之一壁面之間。
  4. 如請求項1之半導體裝置，更包含一隔熱樹脂，其是被設置於該第一半導體晶片及該第二半導體晶片之間的佈線基材上。
  5. 如請求項3之半導體裝置，更包含一隔熱樹脂，其是被設置於該第 一半導體晶片及該第二半導體晶片之間的佈線基材上。
  6. 如請求項1之半導體裝置，其中該第二半導體晶片沒有接觸到界定該開口之一壁面。
  7. 如請求項6之半導體裝置，其中一空氣通道是被形成於該第二半導體晶片與界定該開口之該壁面之間。
  8. 如請求項6之半導體裝置，其中一隔熱樹脂是被形成於該第二半導體晶片與界定該開口之該壁面之間。
  9. 一種半導體裝置，包含：一佈線基材；一第一半導體晶片，設置於該佈線基材上；一第二半導體晶片，設置於該佈線基材上，其中該第二半導體晶片產生的熱量少於該第一半導體晶片所產生的；以及一散熱板，設置於該佈線基材上且局部比該第一半導體晶片及該第二半導體晶片的位置為高，其中該散熱板是被連接至該第一半導體晶片，該散熱板包含一開口，該開口是被形成於該第二半導體晶片之一上表面所對應的一位置處，及該第二半導體晶片是被置放於該開口中，且該第二半導體晶片之上表面是透過該開口由該散熱板完全的暴露 出來；及一散熱部，其是被設置於該散熱板上且與該散熱板及該第二半導體晶片連接。
  10. 一種半導體裝置，包含：一佈線基材；一第一半導體晶片，設置於該佈線基材上；一第二半導體晶片，設置於該佈線基材上，其中該第二半導體晶片產生的熱少於該第一半導體晶片所產生的熱；一第一散熱板，設置於該佈線基材上且一部分地比該第一半導體晶片及該第二半導體晶片之位置為高，其中該第一散熱板是被連接至該第一半導體晶片且包含一開口，該開口是被形成於該第二半導體晶片之一上表面所對應的位置處；一第二散熱板，設置於該開口中且與該第二半導體晶片連接；及一隔熱樹脂，形成於該第二散熱板與界定該開口之一壁面之間。
  11. 如請求項10之半導體裝置，其中該隔熱樹脂是被設置於該第一半導體晶片及該第二半導體晶片之間的佈線基材上。
TW101128691A 2011-08-18 2012-08-09 半導體裝置 TWI529877B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011178933A JP5779042B2 (ja) 2011-08-18 2011-08-18 半導体装置

Publications (2)

Publication Number Publication Date
TW201310590A TW201310590A (zh) 2013-03-01
TWI529877B true TWI529877B (zh) 2016-04-11

Family

ID=47712063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128691A TWI529877B (zh) 2011-08-18 2012-08-09 半導體裝置

Country Status (5)

Country Link
US (1) US8558372B2 (zh)
JP (1) JP5779042B2 (zh)
KR (1) KR102005313B1 (zh)
CN (1) CN102956584B (zh)
TW (1) TWI529877B (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006889B2 (en) * 2011-11-11 2015-04-14 Skyworks Solutions, Inc. Flip chip packages with improved thermal performance
JP5974454B2 (ja) * 2011-11-14 2016-08-23 イビデン株式会社 電子部品
CN103117275B (zh) 2013-01-31 2015-08-19 华为技术有限公司 一种芯片封装结构及芯片封装方法
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
WO2014148026A1 (ja) * 2013-03-21 2014-09-25 日本電気株式会社 ヒートシンク構造、半導体装置及びヒートシンク搭載方法
JP2015029043A (ja) * 2013-06-26 2015-02-12 京セラ株式会社 電子装置および光モジュール
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
US9082743B2 (en) 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9735082B2 (en) 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
US9754855B2 (en) * 2014-01-27 2017-09-05 Hitachi, Ltd. Semiconductor module having an embedded metal heat dissipation plate
US9330997B1 (en) * 2014-03-14 2016-05-03 Altera Corporation Heat spreading structures for integrated circuits
JP6312527B2 (ja) 2014-05-23 2018-04-18 新日本無線株式会社 放熱板を備えた電子部品の実装構造
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
FR3023059B1 (fr) 2014-06-25 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre comportant un dissipateur de chaleur
US10685904B2 (en) * 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof
US9818720B2 (en) * 2015-07-02 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
US9748184B2 (en) * 2015-10-15 2017-08-29 Micron Technology, Inc. Wafer level package with TSV-less interposer
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10182514B2 (en) 2016-06-27 2019-01-15 International Business Machines Corporation Thermal interface material structures
US10062664B2 (en) * 2016-06-30 2018-08-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging device with heat sink
US9859262B1 (en) * 2016-07-08 2018-01-02 Globalfoundries Inc. Thermally enhanced package to reduce thermal interaction between dies
CN106413343B (zh) * 2016-09-12 2019-04-26 华为技术有限公司 散热器、散热装置、散热系统及通信设备
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
MY192082A (en) * 2016-12-27 2022-07-26 Intel Corp Interconnect core
US10643920B1 (en) * 2017-03-24 2020-05-05 Juniper Networks, Inc. Lid for semiconductor electronic package
JP2019012714A (ja) * 2017-06-29 2019-01-24 株式会社ディスコ 半導体パッケージの製造方法
US10957611B2 (en) * 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
KR102356999B1 (ko) * 2017-09-26 2022-02-04 한국전자통신연구원 반도체 장치 및 이의 제조 방법
KR102039710B1 (ko) * 2017-10-19 2019-11-01 삼성전자주식회사 유기 인터포저를 포함하는 반도체 패키지
KR20190055662A (ko) * 2017-11-15 2019-05-23 에스케이하이닉스 주식회사 열 재분배 패턴을 포함하는 반도체 패키지
KR102460720B1 (ko) 2017-11-16 2022-10-31 삼성전자주식회사 반도체 소자 패키지를 포함하는 전자 장치
US10775576B2 (en) * 2018-03-01 2020-09-15 Ayar Labs, Inc. Thermal management system for multi-chip-module and associated methods
KR102086364B1 (ko) * 2018-03-05 2020-03-09 삼성전자주식회사 반도체 패키지
WO2019189647A1 (ja) * 2018-03-30 2019-10-03 日本電産エレシス株式会社 回路基板
US10770369B2 (en) * 2018-08-24 2020-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP7061949B2 (ja) * 2018-10-24 2022-05-02 ルネサスエレクトロニクス株式会社 半導体装置
US11029475B2 (en) 2019-04-08 2021-06-08 Cisco Technology, Inc. Frame lid for in-package optics
WO2020251574A1 (en) * 2019-06-13 2020-12-17 Bae Systems Information And Electronic Systems Integration Inc. Hermetically sealed electronics module with enhanced cooling of core integrated circuit
US11037860B2 (en) 2019-06-27 2021-06-15 International Business Machines Corporation Multi layer thermal interface material
US20210035921A1 (en) * 2019-07-30 2021-02-04 Intel Corporation Soldered metallic reservoirs for enhanced transient and steady-state thermal performance
US11784108B2 (en) 2019-08-06 2023-10-10 Intel Corporation Thermal management in integrated circuit packages
US20210043573A1 (en) * 2019-08-06 2021-02-11 Intel Corporation Thermal management in integrated circuit packages
US11830787B2 (en) 2019-08-06 2023-11-28 Intel Corporation Thermal management in integrated circuit packages
US11948855B1 (en) * 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
US11728282B2 (en) * 2019-10-17 2023-08-15 Advanced Semiconductor Engineering, Inc. Package structure, assembly structure and method for manufacturing the same
US20210249322A1 (en) * 2020-02-11 2021-08-12 Intel Corporation Barrier structures for underfill containment
US11769710B2 (en) * 2020-03-27 2023-09-26 Xilinx, Inc. Heterogeneous integration module comprising thermal management apparatus
US11774190B2 (en) 2020-04-14 2023-10-03 International Business Machines Corporation Pierced thermal interface constructions
CN111415927A (zh) * 2020-05-19 2020-07-14 华进半导体封装先导技术研发中心有限公司 封装结构及其制备方法
CN212517170U (zh) * 2020-05-30 2021-02-09 华为技术有限公司 一种芯片封装结构及电子设备
WO2022067589A1 (zh) * 2020-09-29 2022-04-07 华为技术有限公司 一种芯片封装和电子设备
JP2022091491A (ja) * 2020-12-09 2022-06-21 新光電気工業株式会社 放熱板、半導体装置及び放熱板の製造方法
US11837520B2 (en) 2020-12-23 2023-12-05 Fujitsu Limited Semiconductor device and semiconductor device fabrication method
US11676912B2 (en) * 2020-12-23 2023-06-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
CN114937660A (zh) * 2022-04-21 2022-08-23 盛合晶微半导体(江阴)有限公司 一种电子封装结构
CN117784325A (zh) * 2022-09-20 2024-03-29 华为技术有限公司 光收发模块及通信设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864732A (ja) * 1994-08-26 1996-03-08 Mitsubishi Electric Corp 半導体集積回路装置
JPH11318695A (ja) * 1998-05-15 1999-11-24 Toshiba Home Techno Corp 家庭用加熱機器
US6275381B1 (en) * 1998-12-10 2001-08-14 International Business Machines Corporation Thermal paste preforms as a heat transfer media between a chip and a heat sink and method thereof
JP4023054B2 (ja) * 1999-12-07 2007-12-19 株式会社デンソー 電子回路ユニット
US6888722B2 (en) * 1999-12-30 2005-05-03 Intel Corporation Thermal design for minimizing interface in a multi-site thermal contact condition
JP2002289750A (ja) * 2001-03-26 2002-10-04 Nec Corp マルチチップモジュールおよびその放熱構造
JP3960115B2 (ja) * 2001-05-24 2007-08-15 松下電器産業株式会社 携帯用電力増幅器
JP2004172489A (ja) * 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
US7031162B2 (en) * 2003-09-26 2006-04-18 International Business Machines Corporation Method and structure for cooling a dual chip module with one high power chip
JP4686318B2 (ja) 2005-09-28 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US7995344B2 (en) * 2007-01-09 2011-08-09 Lockheed Martin Corporation High performance large tolerance heat sink
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
JP5009085B2 (ja) 2007-08-09 2012-08-22 新光電気工業株式会社 半導体装置
JP2010034431A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置の製造方法
JP4842346B2 (ja) * 2009-04-21 2011-12-21 シャープ株式会社 電子部品モジュールおよびその製造方法
JP2011023587A (ja) * 2009-07-16 2011-02-03 Shinko Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN102956584A (zh) 2013-03-06
US8558372B2 (en) 2013-10-15
KR20130020570A (ko) 2013-02-27
TW201310590A (zh) 2013-03-01
JP5779042B2 (ja) 2015-09-16
KR102005313B1 (ko) 2019-07-30
CN102956584B (zh) 2017-03-01
US20130043581A1 (en) 2013-02-21
JP2013042030A (ja) 2013-02-28

Similar Documents

Publication Publication Date Title
TWI529877B (zh) 半導體裝置
US10978373B2 (en) Semiconductor device methods of manufacture
US10062665B2 (en) Semiconductor packages with thermal management features for reduced thermal crosstalk
KR100586698B1 (ko) 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
JP4086068B2 (ja) 半導体装置
JP5661095B2 (ja) 半導体デバイス、半導体デバイスを形成する方法
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
US7656015B2 (en) Packaging substrate having heat-dissipating structure
TWI467726B (zh) 堆疊封裝結構
US7772692B2 (en) Semiconductor device with cooling member
JP5081578B2 (ja) 樹脂封止型半導体装置
TW201428936A (zh) 將中央處理單元／圖形處理單元／邏輯晶片嵌入疊合式封裝結構基板之方法
JP2011035352A (ja) 半導体装置
KR20110036150A (ko) 열방출 수단을 갖는 적층 칩 반도체 패키지
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP5357706B2 (ja) 半導体実装構造体
KR20110115304A (ko) 방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
KR20220126320A (ko) 반도체 패키지
JP2020188082A (ja) 半導体パッケージ
TW201620090A (zh) 封裝裝置與其製作方法
US11973000B2 (en) Heat dissipation plate and semiconductor device
JP7236930B2 (ja) 放熱装置
WO2014171403A1 (ja) 半導体装置
JP4371946B2 (ja) 半導体装置及びその基板接続構造