JPH04324963A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH04324963A
JPH04324963A JP9462091A JP9462091A JPH04324963A JP H04324963 A JPH04324963 A JP H04324963A JP 9462091 A JP9462091 A JP 9462091A JP 9462091 A JP9462091 A JP 9462091A JP H04324963 A JPH04324963 A JP H04324963A
Authority
JP
Japan
Prior art keywords
integrated circuit
wiring board
circuit device
hybrid integrated
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9462091A
Other languages
English (en)
Inventor
Futoshi Hosoya
太 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9462091A priority Critical patent/JPH04324963A/ja
Publication of JPH04324963A publication Critical patent/JPH04324963A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は混成集積回路装置に関し
、特にトランスファーモールド樹脂封止が施された混成
集積回路装置に関する。
【0002】
【従来の技術】従来のトランスファーモールド樹脂封止
された混成集積回路装置は、図7に示したように、高密
度な配線を実現するための配線基板1及びその上に搭載
された電子部品2の全面がトランスファーモールド樹脂
3で覆われている。
【0003】
【発明が解決しようとする課題】この従来のトランスフ
ァーモールド型混成集積回路装置では、工程処理上問題
となるためトランスファーモールド後に基板に接続した
い部品や、可動部分を有し封止のされない状態で使用さ
れる電子部品や、光を使用するため黒色であるトランス
ファーモールド樹脂で覆われると使用することができな
い電子部品や、大型のためトランスファーモールド樹脂
からはみ出してしまう電子部品や、大きな発熱のためパ
ッケージの放熱性が良くないと搭載できない半導体素子
等を搭載することができなかった。また、たとえ搭載可
能であってもそれを実現するのは非常に困難であった。
【0004】
【課題を解決するための手段】本発明の混成集積回路装
置は、配線基板と、この上に搭載される電子部品と、こ
れらを覆うトランスファーモールド樹脂とを有する混成
集積回路装置において、前記配線基板の表面の一部が前
記トランスファーモールド樹脂で封止されず露出してい
る。
【0005】
【実施例】次に本発明について図面を参照して説明する
。図1は本発明をフラットパッケージ型のトランスファ
ーモールド樹脂封止された混成集積回路に適用した例の
縦断面図である。配線基板1に半導体素子や小型チップ
部品等の電子部品2及び外部リード4を接続し、トラン
スファーモールド樹脂3で封止する。トランスファーモ
ールドは配線基板1の決められたある部分がトランスフ
ァーモールド樹脂3で覆われないようにその部分に密着
してトランスファーモールド樹脂3が流れ込まないよう
に作られた金型を用いておこなわれ、トランスファーモ
ールド樹脂3には配線基板1の一部が露出する凹部が作
られる。
【0006】図2は第2実施例の縦断面図である。トラ
ンスファーモールド樹脂3の凹部で配線基板1の露出し
ているところにEPROM7がダイボンディングされ基
板6上の配線5にボンディングワイヤ8により接続され
、透明封止樹脂9によりこの凹部が封止されている。 EPROMは透明封止樹脂9を透過した紫外光により記
憶内容の消去がおこなわれる。
【0007】図3は第3実施例の縦断面図である。配線
基板1の露出部の裏面に半導体素子10がダイボンディ
ングされ電気的に接続されている。配線基板1の露出部
にはトランスファーモールド樹脂の凹部に嵌合するよう
な形状を持ったヒートシンク12が接着剤11で密着し
ている。半導体素子で発生し、配線基板1を伝わった熱
は、ヒートシンク12により速やかに放熱される。
【0008】図4は第4実施例の縦断面図である。露出
した配線基板1の配線5に大型チップ部品13がハンダ
14で付けられる。品質・信頼性上問題があれば配線基
板1,大型チップ部品13は封止樹脂を上から滴下する
ことにより封止樹脂により覆われる。大型チップ部品は
配線基板1上に搭載した状態でトランスファーモールド
樹脂3の上面よりも上方に突き出ている。
【0009】図5は第5実施例の縦断面図である。露出
した配線基板1の配線5上に半固定抵抗15がハンダ1
4で接続される。半固定抵抗15は取付後上からつまみ
を回すことにより抵抗が調節される。露出した基板面及
びハンダ14による接続部は封止樹脂により覆われるの
が品質・信頼性上好ましい。
【0010】図6は第6実施例である。第1〜第5実施
例のものでは上面にトランスファーモールド樹脂3の配
線基板1の一部を露出させる凹部が形成されているのに
対し、この実施例では下面に凹部が形成されている。こ
の実施例の混成集積回路装置は、先の実施例と同様の工
程で、またトランスファーモールド金型は同じものを用
いて樹脂封止し、最後に、外部リード4を先の実施例と
は逆の方向、すなわち、トランスファーモールド樹脂の
凹部の方向に折り曲げることによりでき上る。
【0011】上記各実施例において、トランスファーモ
ールド樹脂3の凹部を除く領域D(図1参照)の外部リ
ード上側の厚さd1(図1参照)と外部リード下側の厚
さd2を同じにすると、凹部がパッケージの上面に必要
であるものでも下面に必要でもあるものでも同じトラン
スファーモールド金型を用いて、凹部以外が同じ外形寸
法に標準化された混成集積回路装置をつくることができ
、金型の数が少数で済み、コストが少なくて済むという
利点がある。
【0012】
【発明の効果】以上説明したように本発明は、トランス
ファーモールド樹脂による封止を配線基板の全面に施さ
ずに一部を露出させたので、従来のトランスファーモー
ルド型の混成集積回路装置では搭載することのできなか
った、光を使用する素子,大型の電子部品(例えばトラ
ンスファーモールド樹脂内に納められる高さが2mmに
対し高さがそれ以上のもの)、可動部分のある電子部品
が搭載可能となり、ハンダ付けを必要としフラックスに
よる汚染やトランスファーモールド時には170℃程度
の高温となるのでハンダの溶融の問題があるため半導体
素子のベアチップと同時に搭載することが困難であった
電子部品が容易に搭載できるようになり、又配線基板上
にヒートシンクを直接取付けられるために放熱性が良く
なり、より大きな電力を消費する半導体素子(例えば全
面をトランスファーモールド封止されたものが1W程度
に対し、図3の構造のものは、約3Wのもの)を搭載す
ることが可能となる。これらの効果によりトランスファ
ーモールド型混成集積装置の用途が大幅に拡大する。
【図面の簡単な説明】
【図1】本発明の基本的構成を示した実施例の縦断面図
【図2】第2実施例の縦断面図。
【図3】第3実施例の縦断面図。
【図4】第4実施例の縦断面図。
【図5】第5実施例の縦断面図。
【図6】第6実施例の断面図。
【図7】従来例の縦断面図。
【符号の説明】
1    配線基板 2    電子部品 3    トランスファーモールド樹脂4    外部
リード 5    配線 6    基板 7    EPROM 8    ボンディングワイヤ 9    透明封止樹脂 10    半導体素子 11    接着剤 12    ヒートシンク 13    大型チップ部品 14    ハンダ 15    半固定抵抗

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  外部リードが接続した配線基板と、こ
    の表面に搭載される電子部品と、これらを覆うトランス
    ファーモールド樹脂とを有する混成集積回路装置におい
    て、前記配線基板の表面の一部が前記トランスファーモ
    ールド樹脂で封止されていないことを特徴とする混成集
    積回路装置。
  2. 【請求項2】  請求項1記載の混成集積回路装置にお
    いて、前記トランスファーモールド樹脂の前記外部リー
    ドを境としてその上側の厚さと下側の厚さが前記配線基
    板が露出した領域を除いて同じであることを特徴とする
    混成集積回路装置。
  3. 【請求項3】  請求項1または請求項2記載の混成集
    積回路装置において、前記トランスファーモールド樹脂
    で封止されていない領域の配線基板面に電子部品あるい
    は放熱体を搭載したことを特徴とする混成集積回路装置
JP9462091A 1991-04-25 1991-04-25 混成集積回路装置 Pending JPH04324963A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9462091A JPH04324963A (ja) 1991-04-25 1991-04-25 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9462091A JPH04324963A (ja) 1991-04-25 1991-04-25 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH04324963A true JPH04324963A (ja) 1992-11-13

Family

ID=14115304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9462091A Pending JPH04324963A (ja) 1991-04-25 1991-04-25 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH04324963A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164564A (ja) * 2007-12-14 2009-07-23 Denso Corp 電子装置およびその製造方法
US8207607B2 (en) 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
JP2013030598A (ja) * 2011-07-28 2013-02-07 Sumitomo Bakelite Co Ltd 発熱デバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164564A (ja) * 2007-12-14 2009-07-23 Denso Corp 電子装置およびその製造方法
US8207607B2 (en) 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
US8749055B2 (en) 2007-12-14 2014-06-10 Denso Corporation Semiconductor device with resin mold
US9087924B2 (en) 2007-12-14 2015-07-21 Denso Corporation Semiconductor device with resin mold
JP2013030598A (ja) * 2011-07-28 2013-02-07 Sumitomo Bakelite Co Ltd 発熱デバイス

Similar Documents

Publication Publication Date Title
US6984889B2 (en) Semiconductor device
US5610442A (en) Semiconductor device package fabrication method and apparatus
KR20000048725A (ko) 샌드위치 디자인을 가진 마이크로일렉트로닉 부품
JP3251323B2 (ja) 電子回路デバイス
JPH04324963A (ja) 混成集積回路装置
JPH0661372A (ja) ハイブリッドic
JPH0382060A (ja) 半導体装置
JPH03214763A (ja) 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置
JPH04114455A (ja) 半導体装置及びその実装構造
JPH0922970A (ja) 電子部品
JPH03238852A (ja) モールド型半導体集積回路
JP2736161B2 (ja) 半導体装置
KR100244826B1 (ko) 반도체장치 및 그 제조방법
JPH0685427A (ja) 半導体パッケージ搭載基板
JPH09186272A (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
JP3048707B2 (ja) 混成集積回路
JPS6329413B2 (ja)
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JPH0817974A (ja) 放熱構造を持つbga型lsiパッケージ
JPH01282846A (ja) 混成集積回路
JP2002184890A (ja) 表面実装型半導体装置
JPH04124860A (ja) 半導体パッケージ
JPH03234047A (ja) 半導体装置
JPS6184043A (ja) プラグインパツケ−ジ
JPH05211247A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990721