KR960002764A - 캐패시터를 구비한 반도체 패키지 및 그 제조방법 - Google Patents
캐패시터를 구비한 반도체 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR960002764A KR960002764A KR1019940012953A KR19940012953A KR960002764A KR 960002764 A KR960002764 A KR 960002764A KR 1019940012953 A KR1019940012953 A KR 1019940012953A KR 19940012953 A KR19940012953 A KR 19940012953A KR 960002764 A KR960002764 A KR 960002764A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- die pad
- thin film
- dielectric
- circuit board
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
리드 프레임의 다이패드상에 접착된 반도체 칩을 본딩 와이어에 의해 내부 리드 전기적으로 연결한 후 다이패드의 하부를 노출시켜서 에폭시수지로 몰딩한 고속 박형 반도체패키지에 있어서, 노이즈를 방지하기 위하여 감결합 커패시터를 별도로 설치하지만 노이즈를 제거하는 데는 한계가 있으므로, 노출된 다이패드의 하부 표면에 수지 또는 금속산화물로 된 유전체 박막을 형성시켜 유전체 박막과 결합될 부분이 형성된 인쇄회로기판을 준비하고, 인쇄회로기판에 상기 유전체 박막이 형성된 반도체 패키지를 실장시켰다. 따라서, 유전체 형성에 의한 노이즈 제거방법은 패키지의 하면과 인쇄회로기판사이가 매우 좁은 모든 박형 패키지에 적용될 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 이 발명에 따른 캐패시터를 구비한 반도체 패키지의 일실시예를 나타낸 것으로서, (가)는 그 단면도, (나)는 Ⅲ-Ⅲ선으로 바라본 평면도.
Claims (7)
- 리드 프레임의 다이패드상에 접착제에 의해 접착된 반도체 칩이 본딩 와이어에 의해 리드 프레임의 내부 리드와 전기적으로 연결되어 있고, 상기 반도체 칩 및 상기 다이패드는 외부 환경으로부터 보호하기 위하여 에폭시 몰딩수지로 몰딩되어 있는 박형 반도체 패키지에 있어서, 상기 다이패드의 노출된 하부 표면과 전원 및 신호 공급라인이 형성된 인쇄회로기판사이에 유전체 박막을 개재시키는 것을 특징으로 하는 캐패시터를 구비한 반도체 패키지.
- 제1항에 있어서, 상기 유전체 박막은 수지로 이루어진 것을 특징으로 하는 캐패시터를 구비한 반도체 패키지.
- 제2항에 있어서, 상기 수지로 폴리이미드 또는 에폭시 수지중의 어느 하나로 이루어진 것을 특징으로 하는 캐패시터를 구비한 반도체 패키지.
- 제1항에 있어서, 상기 유전체 박막은 금속산화믈로 이루어진 것을 특징으로 하는 캐패시터를 구비한 반도체 패키지.
- 제4항에 있어서, 유전체는 산화탄탈륨, 바륨-티타늄 산화물, 산화규소, 질화규소 중 어느 하나를 이루어진 것을 특징으로 하는 캐패시터를 구비한 반도체 패키지.
- 제1항에 있어서, 상기 박형 반도체 패키지가 3차원으로 적층된 것을 특징으로 하는 캐패시터를 구비한 반도체 패키지.
- 박형 반도체 패키지의 제조방법에 있어서, 리드 프레임의 다이패드상에 접착제에 의해 접착된 반도체 칩을 본딩 와이어에 의해 리드 프레임의 내부 리드와 전기적으로 연결한 후 상기 반도체 칩 및 상기 다이패드를 외부 환경으로부터 보호하기 위하여 다이패드의 하부를 노출시켜서 에폭시 몰딩 컴파운드를 몰딩하는 단계와; 상기 다이패드의 노출된 하부 표면에 유전체 박막을 형성시키는 단계와; 상기 유전체 부분과 결합될 부분이 형성된 인쇄회로기판을 준비하는 단계와; 상기 인쇄회로기판에 상기 유전체 박막이 형성된 반도체 패키지를 부착시키는 단계로 구성된 것을 특징으로 하는 캐패시터를 구비한 반도체 패키지의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940012953A KR0134649B1 (ko) | 1994-06-09 | 1994-06-09 | 캐패시터를 구비한 반도체 패키지 및 그 제조방법 |
DE19520700A DE19520700B4 (de) | 1994-06-09 | 1995-06-07 | Halbleiterbausteinanordnung |
TW084105724A TW271496B (ko) | 1994-06-09 | 1995-06-07 | |
FR9506758A FR2724054B1 (fr) | 1994-06-09 | 1995-06-08 | Structure de montage de boitier semiconducteur |
JP7143110A JP2991636B2 (ja) | 1994-06-09 | 1995-06-09 | 半導体パッケージの基板への実装構造 |
US08/769,799 US5834832A (en) | 1994-06-09 | 1996-12-17 | Packing structure of semiconductor packages |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940012953A KR0134649B1 (ko) | 1994-06-09 | 1994-06-09 | 캐패시터를 구비한 반도체 패키지 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960002764A true KR960002764A (ko) | 1996-01-26 |
KR0134649B1 KR0134649B1 (ko) | 1998-04-20 |
Family
ID=19384968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940012953A KR0134649B1 (ko) | 1994-06-09 | 1994-06-09 | 캐패시터를 구비한 반도체 패키지 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0134649B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100520669B1 (ko) * | 1999-05-06 | 2005-10-10 | 주식회사 하이닉스반도체 | Tsi 공정에 의한 초미세 패턴의 형성방법 |
CN116441752A (zh) * | 2023-04-27 | 2023-07-18 | 广州丰江微电子有限公司 | 高精度定位引线框架切割系统 |
-
1994
- 1994-06-09 KR KR1019940012953A patent/KR0134649B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100520669B1 (ko) * | 1999-05-06 | 2005-10-10 | 주식회사 하이닉스반도체 | Tsi 공정에 의한 초미세 패턴의 형성방법 |
CN116441752A (zh) * | 2023-04-27 | 2023-07-18 | 广州丰江微电子有限公司 | 高精度定位引线框架切割系统 |
CN116441752B (zh) * | 2023-04-27 | 2023-11-21 | 广州丰江微电子有限公司 | 高精度定位引线框架切割系统 |
Also Published As
Publication number | Publication date |
---|---|
KR0134649B1 (ko) | 1998-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5646831A (en) | Electrically enhanced power quad flat pack arrangement | |
KR960705357A (ko) | 반도체 장치 | |
KR970063688A (ko) | 패턴닝된 리드프레임을 이용한 멀티 칩 패키지 | |
KR20010022174A (ko) | 반도체 장치 및 그 제조방법 | |
KR960002764A (ko) | 캐패시터를 구비한 반도체 패키지 및 그 제조방법 | |
KR960002775A (ko) | 수지-봉합(resin-sealed) 반도체 소자 | |
JP2541532B2 (ja) | 半導体モジュ―ル | |
KR100444168B1 (ko) | 반도체패키지 | |
JPH06101493B2 (ja) | プラスチツクチツプキヤリア | |
KR100945501B1 (ko) | 반도체 패키지 | |
KR100273226B1 (ko) | 버텀리드패키지 | |
KR0159965B1 (ko) | 히트싱크가 내장된 반도체 패키지 | |
KR0185571B1 (ko) | 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지 | |
KR200286322Y1 (ko) | 반도체패키지 | |
KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
KR100567045B1 (ko) | 반도체 패키지 | |
KR940010298A (ko) | 반도체 패키지 및 그의 제조방법 | |
KR200154510Y1 (ko) | 리드 온 칩 패키지 | |
KR19980019660A (ko) | 접착력을 향상시키기 위한 인쇄회로기판을 이용한 cob 패키지 | |
JPH01286344A (ja) | 電子部品搭載用基板 | |
KR940010292A (ko) | 반도체 패키지 | |
KR980004169A (ko) | 카드 몸체에 칩이 내장된 아이씨 카드 | |
KR930009035A (ko) | 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법 | |
KR940008052A (ko) | 반도체 패키지 | |
KR950004510A (ko) | 버텀리드형 반도체 패키지의 구조 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |