KR940008052A - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR940008052A KR940008052A KR1019920017753A KR920017753A KR940008052A KR 940008052 A KR940008052 A KR 940008052A KR 1019920017753 A KR1019920017753 A KR 1019920017753A KR 920017753 A KR920017753 A KR 920017753A KR 940008052 A KR940008052 A KR 940008052A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- semiconductor
- chip
- semiconductor package
- pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
이 발명은 COL(Chip on Lead) 기술을 이용하여 2개 이상의 반도체 칩이 하나의 패키지내에 탐재될 수 있도록 리드 프레임을 설계한 반도체 패키지에 관한 것이다. 이 발명의 반도체 패키지는 일반 플라스틱 패키지에 적용되는 리드 프레임과 달리 리드 프레임 패드 뿐만 아니라 리드 프레임에 부착된 접착 테이프위에 여러개의 반도체칩이 탑재 가능하도록 설계되었다. 또한, 이 발명의 반도체 패키지에 있어 리드 프레임에 착된 접착 테이프의 형상은 2개 이상의 반도체 칩이 다이어태치 및 와이어 본딩이 가능하도록 설계되었다. 이와같이 구성된 이 발명은 COL 구조를 가진 리드 프레임위에 여러개의 반도체 칩을 적용시켜 하나의 패키지로 실현함으로서 제조공정의 단순화 및 제조원가를 현저히 줄일 수 있는 반도체 패키지를 제공할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 이 발명의 일 실시예를 나타내는 반도체 패키지의 평면도.
제4도 내지 제5도는 이 발명의 일 실시예에 따른 반도체 패키지의 단면도.
제6도는 이 발명의 다른 실시예를 나타내는 반도체 패키지의 평면도이다.
Claims (7)
- 다수의 리드가 구비된 리드 프레임의 패드상에 주연에 회로 및 여러개의 외부단자가 형성된 반도체 칩이 부착되어 반도체 칩의 칩 패드와 와이어 본딩되는 COL(Chip on Lead) 구조를 가진 반도체 패키지에 있어서, 리드 프레임상에 전기적으로 절연하기 위한 접착 테이프를 리드 프레임의 중앙 패드가 노출되도록 부착하고, 상기 리드 프레임에 부착된 접착 테이프위에 여러개의 반도체 칩을 탑재하여 리드 프레임과 각각의 반도체 칩들이와이어 본딩되도록 설계된 반도체 패키지.
- 제1항에 있어서, 상기 리드 프레임은 반도체 칩상에 칩 패드와 전기적으로 연결할 수 있도록 설계된 반도체 패키지.
- 제1항에 있어서, 상기 리드 프레임의 중앙 패드는 반도체 칩을 탑재하여 다른 전자적인 기능을 부여할 수 있거나, 리드 프레임 패드위에 반도체 칩을 탑재하지 않고 리드 프레임을 지지하는 기능을 할 수 있도록 적절한 형상으로 구성된 반도체 패키지.
- 제1항에 있어서, 상기 접착 테이프의 형상은 2개 이상의 반도체 칩이 다이 어태치 및 와이어 본딩이 가능하도록 설계된 반도체 패키지.
- 제1항에 있어서, 반도체 패키지는 일반 플라스틱 패키지에 적용되는 리드 프레임과 달리 리드 프레임 패드 뿐만 아니라 리드 프레임에 부착된 접착 테이프위에 여러개의 반도체 칩이 탑재 가능하록 설계된 반도체 패키지.
- 다수의 리드가 구비된 리드 프레임의 패드상에 주연에 회로 및 여러개의 외부단자가 형성된 반도체 칩이 부착되어 반도체 칩의 칩 패드와 와이어 본딩되는 COL(Chip on Lead) 구조를 가진 반도체 패키지에 있어서, 리드 프레임의 노출되도록 홀(hole)이 형성된 절연용의 접착 테이프를 부착하고, 상기 리드 프레임에 부착된 접착 테이프위에 여러개의 반도체 칩을 탑재하여 리드 프레임과 각각의 반도체 칩들이 와이어 본딩되도록 설계된 반도체 패키지.
- 제6항에 있어서, 상기 홀의 형성은 그 홀 사이에 노출된 리드프레임과 반도체 칩과의 전기적으로 연결하기 위한 반도체 패키지.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920017753A KR950008240B1 (ko) | 1992-09-29 | 1992-09-29 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920017753A KR950008240B1 (ko) | 1992-09-29 | 1992-09-29 | 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940008052A true KR940008052A (ko) | 1994-04-28 |
| KR950008240B1 KR950008240B1 (ko) | 1995-07-26 |
Family
ID=19340269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920017753A KR950008240B1 (ko) | 1992-09-29 | 1992-09-29 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950008240B1 (ko) |
-
1992
- 1992-09-29 KR KR1019920017753A patent/KR950008240B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950008240B1 (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| KR950007068A (ko) | 적층형 반도체 장치의 제조방법 및 그에 따른 반도체 패키지 | |
| KR940008052A (ko) | 반도체 패키지 | |
| JPS63136657A (ja) | 両面実装電子回路ユニツト | |
| KR950025966A (ko) | 볼 그리드 어레이 리드프레임 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| KR930009035A (ko) | 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법 | |
| KR200154510Y1 (ko) | 리드 온 칩 패키지 | |
| KR0159965B1 (ko) | 히트싱크가 내장된 반도체 패키지 | |
| KR200169730Y1 (ko) | 반도체 패키지의 리드프레임 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| KR960004090B1 (ko) | 반도체 패키지 | |
| KR970013280A (ko) | 더미 패드(dummy pad)를 갖는 리드프레임 및 그를 이용한 칩 패키지 | |
| KR940010298A (ko) | 반도체 패키지 및 그의 제조방법 | |
| KR970077561A (ko) | 금속 기판을 이용한 칩 스케일 패키지(Chip Scale Package) | |
| KR930007920Y1 (ko) | 양면 박막회로판을 갖는 이중 패키지 구조 | |
| KR970013233A (ko) | 기판을 이용한 센터 패드(center pad)형태의 칩이 적용된 멀티칩 패키지 | |
| KR100369501B1 (ko) | 반도체패키지 | |
| KR980006210A (ko) | 부가된 테스트 패드를 갖는 멀티 칩 패키지용 기판 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| KR970023917A (ko) | 와이어의 단락을 방지하기 위한 반도체 패키지 | |
| KR970053649A (ko) | 와이어리스 반도체 패키지 | |
| KR970013283A (ko) | 탭 테이프를 이용한 적층칩 패킹 구조 | |
| KR960002764A (ko) | 캐패시터를 구비한 반도체 패키지 및 그 제조방법 | |
| KR970063687A (ko) | 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010607 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |