JP2014053638A - 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 - Google Patents
半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 Download PDFInfo
- Publication number
- JP2014053638A JP2014053638A JP2013237306A JP2013237306A JP2014053638A JP 2014053638 A JP2014053638 A JP 2014053638A JP 2013237306 A JP2013237306 A JP 2013237306A JP 2013237306 A JP2013237306 A JP 2013237306A JP 2014053638 A JP2014053638 A JP 2014053638A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- die pad
- terminal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置10は、各々が内部端子面13bと外部端子面13aとを有する複数の端子部13と、ダイパッド12と、ダイパッド12上に搭載された半導体素子15とを備えている。ダイパッド12、端子部13、半導体素子15、および接続部17は、封止樹脂部11により封止されている。各端子部13の外部端子面13aおよびダイパッド12の外面12aは同一平面上に並び、各端子部13は、ニッケル層13cと、金層13dおよび銀層13eからなるボンディング用貴金属めっき層13fとを有している。該貴金属めっき層13fの合計厚みは、貴金属めっき層13fの表面がニッケル層13cの粗面13Rを維持する程度の厚みとなっている。
【選択図】図1
Description
ここで、図1は、本発明による半導体装置の一実施の形態を示す概略断面図であり、図2は、端子部の拡大図である。また図3は、ダイパッドの拡大図であり、図4は、本発明による半導体装置用基板の一実施の形態を示す概略断面図である。また図5は、本発明による半導体装置用基板の製造方法の一実施の形態を示す工程図であり、図6は、基板上に端子部(ダイパッド)を形成する工程を示す図である。また図7は、本発明による半導体装置の製造方法の一実施の形態を示す工程図である。
図1において、半導体装置10はLGAタイプの樹脂封止型半導体装置であり、各々が内部端子面13bと外部端子面13aとを有する複数の端子部13と、この端子部13の配列の略中央に設けられたダイパッド12とを備えている。各端子部13の外部端子面13aおよびダイパッド12の外面12aは、同一平面上に並んでいる。
図4において、半導体装置用基板20は、金属基板21と、この金属基板21上に設けられ、各々が内部端子面13bと外部端子面13aとを有する複数の端子部13と、金属基板21上に設けられ、内面12bと外面12aとを有するダイパッド12とを備えている。また金属基板21の所定位置に開口22が形成されている。なお各端子部13の外部端子面13aおよびダイパッド12の外面12aは、同一平面上に並んでいる。
11 封止樹脂部
12 ダイパッド
12c ニッケル(Ni)層
12d 金層
12e 銀層
12f 貴金属めっき層
12R 粗面
13 端子部
13c ニッケル(Ni)層
13d 金層
13e 銀層
13f 貴金属めっき層
13R 粗面
15 半導体素子
16 電気絶縁性材料
17 ワイヤ(接続部)
20 半導体装置用基板
21 金属基板
22 開口
Claims (16)
- 各々が内部端子面と外部端子面とを有する複数の端子部と、
ダイパッドと、
ダイパッド上に搭載され、各端子部の内部端子面と接続部により電気的に接続された半導体素子と、
各端子部の外部端子面を外方へ露出させるようにダイパッド、端子部、半導体素子、および接続部を封止する封止樹脂部とを備え、
各端子部の外部端子面およびダイパッドの外面は同一平面上に並び、
各端子部は、上面が粗面となるニッケル層と、ニッケル層上に設けられたボンディング用貴金属めっき層とを有し、
該貴金属めっき層の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みとなることを特徴とする半導体装置。 - 該貴金属めっき層の合計厚みは、0.5μm以下となることを特徴とする請求項1に記載の半導体装置。
- 該貴金属めっき層は、Au/Ag、Pd、Pd/Au、Pd/Ag、またはAu/Pdのうちいずれかの層構成からなることを特徴とする請求項1または2に記載の半導体装置。
- 少なくともダイパッドの内面に撥水処理加工がなされていることを特徴とする請求項1乃至3のいずれか1項記載の半導体装置。
- 金属基板と、
該金属基板上に設けられ、各々が内部端子面と外部端子面とを有する複数の端子部と、
該金属基板上に設けられ、内面と外面とを有するダイパッドとを備え、
各端子部の外部端子面およびダイパッドの外面は同一平面上に並び、
各端子部は、上面が粗面となるニッケル層と、ニッケル層上に設けられたボンディング用貴金属めっき層とを有し、
該貴金属めっき層の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みとなることを特徴とする半導体装置用基板。 - 該貴金属めっき層の合計厚みは、0.5μm以下となることを特徴とする請求項5に記載の半導体装置用基板。
- 該貴金属めっき層は、Au/Ag、Pd、Pd/Au、Pd/Ag、またはAu/Pdのうちいずれかの層構成からなることを特徴とする請求項6に記載の半導体装置用基板。
- 少なくともダイパッドの内面に撥水処理加工がなされていることを特徴とする請求項5乃至7のいずれか1項記載の半導体装置用基板。
- 半導体装置の製造方法において、
金属基板の表面に所望のめっきパターンを有するレジストを設けるとともに、金属基板の裏面に所望のエッチングパターンを有するレジストを設ける工程と、
金属基板の裏面側をカバーで覆って金属基板の表面側にめっきを施し、各々が外部端子面と内部端子面とを有する複数の端子部を形成するとともに、内面と外面とを有するダイパッドを形成し、かつ裏面側のカバーを剥離する工程と、
金属基板の表面側をカバーで覆って金属基板の裏面側にエッチングを施して、金属基板に所望の開口を形成し、かつ表面側のカバーを剥離する工程と、
金属基板の表面側および裏面側のレジストを同時に剥離する工程と、
ダイパッド上に半導体素子を搭載する工程と、
半導体素子と端子部の内部端子面とを接続部により接続する工程と、
金属基板上のダイパッド、端子部、半導体素子、および接続部を封止樹脂により樹脂封止する工程と、
裏面側の金属基板を除去する工程と、
封止樹脂を半導体素子毎にダイシングする工程とを備え、
端子部を形成する工程は、上面が粗面となるニッケル層を形成する工程と、ニッケル層上にボンディング用貴金属めっき層を形成する工程とを有し、
該貴金属めっき層の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みとなることを特徴とする半導体装置の製造方法。 - 端子部を形成する工程において、該貴金属めっき層の合計厚みは、0.5μm以下となることを特徴とする請求項9に記載の半導体装置の製造方法。
- 該貴金属めっき層は、Au/Ag、Pd、Pd/Au、Pd/Ag、またはAu/Pdのうちいずれかの層構成からなることを特徴とする請求項10に記載の半導体装置の製造方法。
- ダイパッド上に半導体素子を搭載する工程の前に、少なくともダイパッドの内面を撥水処理加工する工程が設けられていることを特徴とする請求項9乃至11のいずれか1項記載の半導体装置の製造方法。
- 半導体装置用基板の製造方法において、
金属基板の表面に所望のめっきパターンを有するレジストを設けるとともに、金属基板の裏面に所望のエッチングパターンを有するレジストを設ける工程と、
金属基板の裏面側をカバーで覆って金属基板の表面側にめっきを施し、各々が外部端子面と内部端子面とを有する複数の端子部を形成するとともに、内面と外面とを有するダイパッドを形成し、かつ裏面側のカバーを剥離する工程と、
金属基板の表面側をカバーで覆って金属基板の裏面側にエッチングを施して、金属基板に所望の開口を形成し、かつ表面側のカバーを剥離する工程と、
金属基板の表面側および裏面側のレジストを同時に剥離する工程とを備え、
端子部を形成する工程は、上面が粗面となるニッケル層を形成する工程と、ニッケル層上にボンディング用貴金属めっき層を形成する工程とを有し、
該貴金属めっき層の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みとなることを特徴とする半導体装置用基板の製造方法。 - 端子部を形成する工程において、該貴金属めっき層の合計厚みは、0.5μm以下となることを特徴とする請求項13に記載の半導体装置用基板の製造方法。
- 該貴金属めっき層は、Au/Ag、Pd、Pd/Au、Pd/Ag、またはAu/Pdのうちいずれかの層構成からなることを特徴とする請求項14に記載の半導体装置用基板の製造方法。
- 少なくともダイパッドの内面を撥水処理加工する工程が更に設けられていることを特徴とする請求項13乃至15のいずれか1項記載の半導体装置用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013237306A JP2014053638A (ja) | 2013-11-15 | 2013-11-15 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013237306A JP2014053638A (ja) | 2013-11-15 | 2013-11-15 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012264264A Division JP5418928B2 (ja) | 2012-12-03 | 2012-12-03 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016083929A Division JP2016165005A (ja) | 2016-04-19 | 2016-04-19 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014053638A true JP2014053638A (ja) | 2014-03-20 |
Family
ID=50611748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013237306A Pending JP2014053638A (ja) | 2013-11-15 | 2013-11-15 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014053638A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10116935A (ja) * | 1996-10-08 | 1998-05-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH11354666A (ja) * | 1998-06-10 | 1999-12-24 | Noge Denki Kogyo:Kk | 樹脂封止パッケージおよび端子形成用基板 |
JP2002016181A (ja) * | 2000-04-25 | 2002-01-18 | Torex Semiconductor Ltd | 半導体装置、その製造方法、及び電着フレーム |
JP2003303919A (ja) * | 2002-04-10 | 2003-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2006093576A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置及びその製造方法 |
JP2006093575A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置およびその製造方法 |
-
2013
- 2013-11-15 JP JP2013237306A patent/JP2014053638A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10116935A (ja) * | 1996-10-08 | 1998-05-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH11354666A (ja) * | 1998-06-10 | 1999-12-24 | Noge Denki Kogyo:Kk | 樹脂封止パッケージおよび端子形成用基板 |
JP2002016181A (ja) * | 2000-04-25 | 2002-01-18 | Torex Semiconductor Ltd | 半導体装置、その製造方法、及び電着フレーム |
JP2003303919A (ja) * | 2002-04-10 | 2003-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2006093576A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置及びその製造方法 |
JP2006093575A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5151438B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
US6933594B2 (en) | Leadless plastic chip carrier with etch back pad singulation | |
KR101026586B1 (ko) | 반도체 장치의 개선된 습기 신뢰성 및 개선된 납땜가능성을 위한 리드프레임을 포함하는 반도체 장치 및 그제조 방법 | |
JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
TWI479626B (zh) | 導線架基板及其製造方法以及半導體裝置 | |
KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
US20120097430A1 (en) | Packaging substrate and method of fabricating the same | |
JP4329678B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
US7825501B2 (en) | High bond line thickness for semiconductor devices | |
JP2013145825A (ja) | 半導体装置用リードフレーム | |
US20240162168A1 (en) | Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads | |
KR101648602B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
JP2014078658A (ja) | 半導体パッケージ用基板、及びその製造方法 | |
JP5418928B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP2016165005A (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP5500130B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
JP2004207381A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
JP2014053638A (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
KR101134706B1 (ko) | 리드 프레임 및 이의 제조 방법 | |
JP5609911B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
JP5807815B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP5482743B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
JP5403435B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
KR20130059580A (ko) | 반도체 패키지 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150525 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150601 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160419 |