JP2016165005A - 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 - Google Patents
半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 Download PDFInfo
- Publication number
- JP2016165005A JP2016165005A JP2016083929A JP2016083929A JP2016165005A JP 2016165005 A JP2016165005 A JP 2016165005A JP 2016083929 A JP2016083929 A JP 2016083929A JP 2016083929 A JP2016083929 A JP 2016083929A JP 2016165005 A JP2016165005 A JP 2016165005A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- die pad
- terminal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 121
- 239000000758 substrate Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 149
- 238000007747 plating Methods 0.000 claims abstract description 92
- 229910052737 gold Inorganic materials 0.000 claims abstract description 58
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 58
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 53
- 229910052709 silver Inorganic materials 0.000 claims abstract description 50
- 239000011347 resin Substances 0.000 claims abstract description 25
- 229920005989 resin Polymers 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 64
- 239000002184 metal Substances 0.000 claims description 64
- 229910052763 palladium Inorganic materials 0.000 claims description 34
- 238000007789 sealing Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 15
- 239000005871 repellent Substances 0.000 claims description 10
- 230000002940 repellent Effects 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- 239000010970 precious metal Substances 0.000 claims 2
- 239000010931 gold Substances 0.000 abstract description 93
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 38
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 29
- 239000004332 silver Substances 0.000 abstract description 29
- 238000005538 encapsulation Methods 0.000 abstract 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 62
- 239000010949 copper Substances 0.000 description 14
- 239000010944 silver (metal) Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 235000019270 ammonium chloride Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PQTCMBYFWMFIGM-UHFFFAOYSA-N gold silver Chemical compound [Ag].[Au] PQTCMBYFWMFIGM-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- KERTUBUCQCSNJU-UHFFFAOYSA-L nickel(2+);disulfamate Chemical compound [Ni+2].NS([O-])(=O)=O.NS([O-])(=O)=O KERTUBUCQCSNJU-UHFFFAOYSA-L 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】全体を薄くでき、安価で、かつ製造が容易な半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法を提供する。【解決手段】半導体装置１０は、各々が内部端子面１３ｂと外部端子面１３ａとを有する複数の端子部１３と、ダイパッド１２と、ダイパッド１２上に搭載された半導体素子１５とを備えている。ダイパッド１２、端子部１３、半導体素子１５、および接続部１７は、封止樹脂部１１により封止されている。各端子部１３の外部端子面１３ａおよびダイパッド１２の外面１２ａは同一平面上に並び、各端子部１３は、ニッケル層１３ｃと、金層１３ｄおよび銀層１３ｅからなるボンディング用貴金属めっき層１３ｆとを有している。該貴金属めっき層１３ｆの合計厚みは、貴金属めっき層１３ｆの表面がニッケル層１３ｃの粗面１３Ｒを維持する程度の厚みとなっている。【選択図】図１
Description
本発明は、表面実装タイプの樹脂封止型半導体装置およびその製造方法、ならびにこのような半導体装置を製造する際に用いられる半導体装置用基板およびその製造方法に関する。
近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、外部端子（ピン）の総和の増加や更なる多端子（ピン）化が要請されている。
このような半導体装置としては、リードフレームにＩＣチップ、ＬＳＩチップなどの半導体チップが搭載され、絶縁性樹脂で封止された構造をもつ半導体パッケージがある。このような半導体装置では、高集積化および小型化が進むに従ってパッケージの構造が、ＳＯＪ（Small Outline J-Leaded Package）やＱＦＰ（Quad Flat Package）のような樹脂パッケージの側壁から外部リードが外側に突出したタイプを経て、外部リードが外側に突出せずに樹脂パッケージの裏面に外部リードが露出するように埋設された、ＱＦＮ（Quad Flat Non-leaded package）やＳＯＮ（Small Outline Non-leaded Package）などの薄型で実装面積の小さいタイプに進展している。
またＱＦＰが抱える実装効率、実装性の問題を回避するために、半田ボールをパッケージの外部端子として備えた表面実装型パッケージであるＢＧＡ(Ball Grid Array)と呼ばれる樹脂封止型の半導体装置が量産されている。また、ＢＧＡの半田ボールに代えてマトリックス状の平面電極からなる外部端子が設けられた表面実装型パッケージとして、ＬＧＡ(Land Grid Array)と呼ばれる半導体装置が存在する。
図８は、このような従来の半導体装置の１つを示している。図８において、半導体装置５０は、水平方向に突出する突起部５３ａを有する断面きのこ形状の端子部５３と、水平方向に突出する突起部５２ａを有する断面きのこ形状のダイパッド５２と、このダイパッド５２上に搭載され、各端子部５３とワイヤ５７により電気的に接続された半導体素子５５とを有している。また、これらダイパッド５２、端子部５３、半導体素子５５、およびワイヤ５７は、封止樹脂部５１により封止されている。
図８において、半導体装置５０の端子部５３およびダイパッド５２が突起部５３ａ、５２ａを有しているのは、端子部５３やダイパッド５２が上述した封止樹脂部５１から外れることを防止するためである。しかしながら、端子部５３およびダイパッド５２をこのような断面きのこ形状とするためには、端子部５３およびダイパッド５２のめっきの厚みを少なくとも２０μｍ以上とする必要がある。したがって、端子部５３およびダイパッド５２を作成するために時間が長くかかり、製造コストの上昇に繋がっている。また半導体装置５０の製造工程において、端子部５３間に形成されるドライフィルムレジストを確実に剥離するため、各端子部５３間に１５０μｍ以上のスペースを設けることが必要となる。
また従来より、半導体装置の端子部の内部端子面側に、ワイヤボンディング用の貴金属めっきが施される場合がある。しかしながら、このような貴金属めっきは、一般的に０．５μｍ〜２．０μｍ程度の厚い金層からなっているため、非常に高価である。
特開昭５９−２０８７５６号公報
特開２００２−９１９６号公報
特開２００２−２８９７３９号公報
本発明はこのような点を考慮してなされたものであり、全体を薄くすることができるとともに、安価で、かつ容易に製造することができる半導体装置およびその製造方法、ならびにこのような半導体装置を製造する際に用いられる半導体装置用基板およびその製造方法を提供することを目的とする。
本発明は、各々が内部端子面と外部端子面とを有する複数の端子部と、ダイパッドと、ダイパッド上に搭載され、各端子部の内部端子面と接続部により電気的に接続された半導体素子と、各端子部の外部端子面を外方へ露出させるようにダイパッド、端子部、半導体素子、および接続部を封止する封止樹脂部とを備え、各端子部の外部端子面およびダイパッドの外面は同一平面上に並び、各端子部は、上面が粗面となるニッケル層と、ニッケル層上に設けられたボンディング用貴金属めっき層とを有し、該貴金属めっき層の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みとなることを特徴とする半導体装置である。
本発明は、該貴金属めっき層の合計厚みは、０．５μｍ以下となることを特徴とする半導体装置である。
本発明は、該貴金属めっき層は、Ａｕ／Ａｇ、Ｐｄ、Ｐｄ／Ａｕ、Ｐｄ／Ａｇ、またはＡｕ／Ｐｄのうちいずれかの層構成からなることを特徴とする半導体装置である。
本発明は、少なくともダイパッドの内面に撥水処理加工がなされていることを特徴とする半導体装置である。
本発明は、金属基板と、該金属基板上に設けられ、各々が内部端子面と外部端子面とを有する複数の端子部と、該金属基板上に設けられ、内面と外面とを有するダイパッドとを備え、各端子部の外部端子面およびダイパッドの外面は同一平面上に並び、各端子部は、上面が粗面となるニッケル層と、ニッケル層上に設けられたボンディング用貴金属めっき層とを有し、該貴金属めっき層の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みとなることを特徴とする半導体装置用基板である。
本発明は、該貴金属めっき層の合計厚みは、０．５μｍ以下となることを特徴とする半導体装置用基板である。
本発明は、該貴金属めっき層は、Ａｕ／Ａｇ、Ｐｄ、Ｐｄ／Ａｕ、Ｐｄ／Ａｇ、またはＡｕ／Ｐｄのうちいずれかの層構成からなることを特徴とする半導体装置用基板である。
本発明は、少なくともダイパッドの内面に撥水処理加工がなされていることを特徴とする半導体装置用基板である。
本発明は、半導体装置の製造方法において、金属基板の表面に所望のめっきパターンを有するレジストを設けるとともに、金属基板の裏面に所望のエッチングパターンを有するレジストを設ける工程と、金属基板の裏面側をカバーで覆って金属基板の表面側にめっきを施し、各々が外部端子面と内部端子面とを有する複数の端子部を形成するとともに、内面と外面とを有するダイパッドを形成し、かつ裏面側のカバーを剥離する工程と、金属基板の表面側をカバーで覆って金属基板の裏面側にエッチングを施して、金属基板に所望の開口を形成し、かつ表面側のカバーを剥離する工程と、金属基板の表面側および裏面側のレジストを同時に剥離する工程と、ダイパッド上に半導体素子を搭載する工程と、半導体素子と端子部の内部端子面とを接続部により接続する工程と、金属基板上のダイパッド、端子部、半導体素子、および接続部を封止樹脂により樹脂封止する工程と、裏面側の金属基板を除去する工程と、封止樹脂を半導体素子毎にダイシングする工程とを備え、端子部を形成する工程は、上面が粗面となるニッケル層を形成する工程と、ニッケル層上にボンディング用貴金属めっき層を形成する工程とを有し、該貴金属めっき層の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みとなることを特徴とする半導体装置の製造方法である。尚、バックエッチング後における外部端子面の半田濡れ性を確保するために、バックエッチング後に無電解金めっきを施しても良い。あるいは、あらかじめ基板製造時の一番最初のめっきとして、ニッケルめっきを施す前に半田にぬれる金めっきや金めっき／パラジウムめっき等の多層めっきを施しておいても良い。
本発明は、端子部を形成する工程において、該貴金属めっき層の合計厚みは、０．５μｍ以下となることを特徴とする半導体装置の製造方法である。
本発明は、該貴金属めっき層は、Ａｕ／Ａｇ、Ｐｄ、Ｐｄ／Ａｕ、Ｐｄ／Ａｇ、またはＡｕ／Ｐｄのうちいずれかの層構成からなることを特徴とする半導体装置の製造方法である。
本発明は、ダイパッド上に半導体素子を搭載する工程の前に、少なくともダイパッドの内面を撥水処理加工する工程が設けられていることを特徴とする半導体装置の製造方法である。
本発明は、半導体装置用基板の製造方法において、金属基板の表面に所望のめっきパターンを有するレジストを設けるとともに、金属基板の裏面に所望のエッチングパターンを有するレジストを設ける工程と、金属基板の裏面側をカバーで覆って金属基板の表面側にめっきを施し、各々が外部端子面と内部端子面とを有する複数の端子部を形成するとともに、内面と外面とを有するダイパッドを形成し、かつ裏面側のカバーを剥離する工程と、金属基板の表面側をカバーで覆って金属基板の裏面側にエッチングを施して、金属基板に所望の開口を形成し、かつ表面側のカバーを剥離する工程と、金属基板の表面側および裏面側のレジストを同時に剥離する工程とを備え、端子部を形成する工程は、上面が粗面となるニッケル層を形成する工程と、ニッケル層上にボンディング用貴金属めっき層を形成する工程とを有し、該貴金属めっき層の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みとなることを特徴とする半導体装置用基板の製造方法である。
本発明は、端子部を形成する工程において、該貴金属めっき層の合計厚みは、０．５μｍ以下となることを特徴とする半導体装置用基板の製造方法である。
本発明は、該貴金属めっき層は、Ａｕ／Ａｇ、Ｐｄ、Ｐｄ／Ａｕ、Ｐｄ／Ａｇ、またはＡｕ／Ｐｄのうちいずれかの層構成からなることを特徴とする半導体装置用基板の製造方法である。
本発明は、少なくともダイパッドの内面を撥水処理加工する工程が更に設けられていることを特徴とする半導体装置用基板の製造方法である。
本発明によれば、各端子部はニッケル層と薄い貴金属めっき層（Ａｕ／Ａｇ、Ｐｄ、Ｐｄ／Ａｕ、Ｐｄ／Ａｇ、Ａｕ／Ｐｄ）とからなっているので、従来の厚い金層を含む端子部と比較して安価に製造することができる。また、従来の厚い金層を含むめっき層の場合と比較して、各端子部の内部端子面にワイヤを容易に取付けることができる。すなわち各端子部の内部端子面にワイヤを取付ける際（ワイヤーボンディング）の条件（例えば温度、超音波強度等）を緩やかなものとすることができる。
また、本発明によれば、端子部のニッケル層上面が粗面となるとともに、薄い貴金属めっき層（Ａｕ／Ａｇ、Ｐｄ、Ｐｄ／Ａｕ、Ｐｄ／Ａｇ、Ａｕ／Ｐｄ）の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みに抑えられている。したがって、内部端子面の最表面が粗面となるので、端子部が封止樹脂部から外れることを防止することができる。
さらに、本発明によれば、端子部の形状を水平方向に突出する突起部を有する断面きのこ形状としても、しなくてもよく、きのこ形状としない場合は、端子部の厚みを薄くすることができ、かつ端子部間のスペースを狭くすることができる。これにより、半導体装置全体を薄型に構成することができる。また端子部が薄いので、端子部を作成するのに必要なめっき加工時間を短縮することができ、半導体装置の製造コストを低減することができる。さらに、端子部間の隙間を狭くすることができる。
以下、本発明の一実施の形態について、図１乃至図７を参照して説明する。
ここで、図１は、本発明による半導体装置の一実施の形態を示す概略断面図であり、図２は、端子部の拡大図である。また図３は、ダイパッドの拡大図であり、図４は、本発明による半導体装置用基板の一実施の形態を示す概略断面図である。また図５は、本発明による半導体装置用基板の製造方法の一実施の形態を示す工程図であり、図６は、基板上に端子部（ダイパッド）を形成する工程を示す図である。また図７は、本発明による半導体装置の製造方法の一実施の形態を示す工程図である。
ここで、図１は、本発明による半導体装置の一実施の形態を示す概略断面図であり、図２は、端子部の拡大図である。また図３は、ダイパッドの拡大図であり、図４は、本発明による半導体装置用基板の一実施の形態を示す概略断面図である。また図５は、本発明による半導体装置用基板の製造方法の一実施の形態を示す工程図であり、図６は、基板上に端子部（ダイパッド）を形成する工程を示す図である。また図７は、本発明による半導体装置の製造方法の一実施の形態を示す工程図である。
まず、図１乃至図３により、本実施の形態による半導体装置の概略について説明する。
図１において、半導体装置１０はＬＧＡタイプの樹脂封止型半導体装置であり、各々が内部端子面１３ｂと外部端子面１３ａとを有する複数の端子部１３と、この端子部１３の配列の略中央に設けられたダイパッド１２とを備えている。各端子部１３の外部端子面１３ａおよびダイパッド１２の外面１２ａは、同一平面上に並んでいる。
図１において、半導体装置１０はＬＧＡタイプの樹脂封止型半導体装置であり、各々が内部端子面１３ｂと外部端子面１３ａとを有する複数の端子部１３と、この端子部１３の配列の略中央に設けられたダイパッド１２とを備えている。各端子部１３の外部端子面１３ａおよびダイパッド１２の外面１２ａは、同一平面上に並んでいる。
また、ダイパッド１２の内面１２ｂ上に、電気絶縁性材料１６を介して半導体素子１５がその素子面と反対側を固着されて搭載されている。この半導体素子１５の端子１５ａは、各端子部１３の内部端子面１３ｂにワイヤ（接続部）１７によって電気的に接続されている。そして、端子部１３の外部端子面１３ａと、ダイパッド１２の外面１２ａを外方へ露出させるように、ダイパッド１２、端子部１３、半導体素子１５、およびワイヤ１７が封止樹脂部１１により封止されている。なお、封止樹脂部１１は、従来から樹脂封止型半導体装置に用いられている電気絶縁性の樹脂材料を用いることができ、特に制限はない。
図２に示すように、各端子部１３は、上面が粗面１３Ｒとなるニッケル（Ｎｉ）層１３ｃと、ニッケル層１３ｃ上の金（Ａｕ）層１３ｄと、金層１３ｄ上の銀（Ａｇ）層１３ｅとを有している。このうち金層１３ｄおよび銀層１３ｅによって貴金属めっき層１３ｆが構成される。この貴金属めっき層１３ｆの合計厚みは、貴金属めっき層１３ｆの表面（すなわち銀層１３ｅの表面であって内部端子面１３ｂ）がニッケル層１３ｃの粗面１３Ｒを維持する程度の厚みとなっている。このような貴金属めっき層１３ｆは、Ａｕ／Ａｇめっき層に限らず、Ｐｄ、Ｐｄ／Ａｕ、Ｐｄ／Ａｇ、またはＡｕ／Ｐｄのいずれかの層構成であれば、薄いめっきでボンディング可能となる。なお、上述した「Ａｕ／Ａｇ」とは、外部端子面１３ａ側から内部端子面１３ｂ側に、順にＡｕ層およびＡｇ層が設けられていることをいう。
また金層１３ｄおよび銀層１３ｅの厚みは、それぞれ０．０１μｍ乃至０．５μｍとなっている。この金層１３ｄ（銀層１３ｅ）の厚みが０．０１μｍを下回ると、ボンディング性が低下する。他方、金層１３ｄ（銀層１３ｅ）の厚みが０．５μｍを上回ると、内部端子面１３ｂがニッケル層１３ｃの粗面１３Ｒを維持することが難しい。すなわち貴金属めっき層１３ｆ（金層１３ｄおよび銀層１３ｅ）の合計厚みは、０．５μｍ以下となることが好ましい。
また図２において、各端子部１３の高さｈ（すなわちニッケル層１３ｃ、金層１３ｄ、および銀層１３ｅの厚さの合計）は、５μｍ乃至２０μｍとなっている。このように、端子部１３の厚みを薄くすることができるので、半導体装置１０全体の厚さを２００μｍ乃至３００μｍ程度まで薄くすることができる。また各端子部１３間の間隔ｗは（図１参照）、約１００μｍとなっている。
一方、銀層１３ｅの表面（すなわち内部端子面１３ｂ）の粗さは、少なくともＲａ：０．１６μｍ以上、Ｒｔ：２．３０以上、総面積パラメータ８０００μｍ2以上となることが好ましい。このように銀層１３ｅの表面が粗くなっていることにより、端子部１３を封止している封止樹脂部１１にこの銀層１３ｅの粗い表面が係合し、これにより端子部１３を封止樹脂部１１に確実に固定することができる。他方、総面積パラメータが８０００μｍ2未満であると、このように端子部１３を封止樹脂部１１に強固に固定することが難しい。なお、上述した総面積パラメータは、株式会社菱化システム製の非接触表面形状計測システム（VertScan R5300H）により測定および算出したものである。
ダイパッド１２は、各端子部１３と同様にして作成される。したがって、ダイパッド１２の構成は、図２に示す各端子部１３の構成と略同一である。すなわち図３に示すように、ダイパッド１２は、上面が粗面１２Ｒとなるニッケル（Ｎｉ）層１２ｃと、ニッケル層１２ｃ上の金（Ａｕ）層１２ｄと、金層１２ｄ上の銀（Ａｇ）層１２ｅとを有している。
このうち金層１２ｄおよび銀層１２ｅによって貴金属めっき層１２ｆが構成される。これらニッケル層１２ｃ、金層１２ｄ、および銀層１２ｅの各厚さは、上述した端子部１３のニッケル層１３ｃ、金層１３ｄ、および銀層１３ｅの厚さとそれぞれ略同一である。またダイパッド１２の内面１２ｂの粗さは、上述した端子部１３の内部端子面１３ｂの粗さと略同一である。なお、後述するように、ダイパッド１２の内面１２ｂに撥水処理加工がなされていても良い。
このうち金層１２ｄおよび銀層１２ｅによって貴金属めっき層１２ｆが構成される。これらニッケル層１２ｃ、金層１２ｄ、および銀層１２ｅの各厚さは、上述した端子部１３のニッケル層１３ｃ、金層１３ｄ、および銀層１３ｅの厚さとそれぞれ略同一である。またダイパッド１２の内面１２ｂの粗さは、上述した端子部１３の内部端子面１３ｂの粗さと略同一である。なお、後述するように、ダイパッド１２の内面１２ｂに撥水処理加工がなされていても良い。
なお、図２および図３において、端子部１３（ダイパッド１２）は、外部端子面１３ａ（１２ａ）側から内部端子面１３ｂ（１２ｂ）側にニッケル層１３ｃ（１２ｃ）、金層１３ｄ（１２ｄ）、銀層１３ｅ（１２ｅ）という順でめっき層が積層されている（以下、このようなめっき層の構成をＮｉ／Ａｕ／Ａｇという）。しかしながら、端子部１３（ダイパッド１２）を構成するめっき層の構成は、これに限らず、（１）Ｎｉ／Ｐｄ、（２）Ｎｉ／Ｐｄ／Ａｕ、（３）Ｎｉ／Ｐｄ／Ａｇ、（４）Ｎｉ／Ａｕ／Ｐｄ、（５）Ｎｉ／Ｃｕ／Ｎｉ／Ｐｄ、（６）Ｎｉ／Ｃｕ／Ｎｉ／Ｐｄ／Ａｕ、（７）Ｎｉ／Ｃｕ／Ｎｉ／Ｐｄ／Ａｇ、（８）Ｎｉ／Ｃｕ／Ｎｉ／Ａｕ／Ｐｄ、（９）Ａｕ／Ｎｉ／Ｐｄ、（１０）Ａｕ／Ｎｉ／Ｐｄ／Ａｕ、（１１）Ａｕ／Ｎｉ／Ｐｄ／Ａｇ、（１２）Ａｕ／Ｎｉ／Ａｕ／Ｐｄ、（１３）Ａｕ／Ｎｉ／Ｃｕ／Ｎｉ／Ｐｄ、（１４）Ａｕ／Ｎｉ／Ｃｕ／Ｎｉ／Ｐｄ／Ａｕ、（１５）Ａｕ／Ｎｉ／Ｃｕ／Ｎｉ／Ｐｄ／Ａｇ、（１６）Ａｕ／Ｎｉ／Ｃｕ／Ｎｉ／Ａｕ／Ｐｄ、（１７）Ａｕ／Ｐｄ／Ｎｉ／Ｐｄ、（１８）Ａｕ／Ｐｄ／Ｎｉ／Ｐｄ／Ａｕ、（１９）Ａｕ／Ｐｄ／Ｎｉ／Ｐｄ／Ａｇ、（２０）Ａｕ／Ｐｄ／Ｎｉ／Ａｕ／Ｐｄ、（２１）Ａｕ／Ｐｄ／Ｎｉ／Ｃｕ／Ｎｉ／Ｐｄ、（２２）Ａｕ／Ｐｄ／Ｎｉ／Ｃｕ／Ｎｉ／Ｐｄ／Ａｕ、（２３）Ａｕ／Ｐｄ／Ｎｉ／Ｃｕ／Ｎｉ／Ｐｄ／Ａｇ、（２４）Ａｕ／Ｐｄ／Ｎｉ／Ｃｕ／Ｎｉ／Ａｕ／Ｐｄという構成であってもよい。
次に、図４を用いて、上述した半導体装置１０を製造する際に用いられる半導体装置用基板２０について説明する。
図４において、半導体装置用基板２０は、金属基板２１と、この金属基板２１上に設けられ、各々が内部端子面１３ｂと外部端子面１３ａとを有する複数の端子部１３と、金属基板２１上に設けられ、内面１２ｂと外面１２ａとを有するダイパッド１２とを備えている。また金属基板２１の所定位置に開口２２が形成されている。なお各端子部１３の外部端子面１３ａおよびダイパッド１２の外面１２ａは、同一平面上に並んでいる。
図４において、半導体装置用基板２０は、金属基板２１と、この金属基板２１上に設けられ、各々が内部端子面１３ｂと外部端子面１３ａとを有する複数の端子部１３と、金属基板２１上に設けられ、内面１２ｂと外面１２ａとを有するダイパッド１２とを備えている。また金属基板２１の所定位置に開口２２が形成されている。なお各端子部１３の外部端子面１３ａおよびダイパッド１２の外面１２ａは、同一平面上に並んでいる。
なお金属基板２１は、銅または銅合金からなることが望ましい。
各端子部１３は、上述したように（図２参照）、上面が粗面１３Ｒとなるニッケル（Ｎｉ）層１３ｃと、ニッケル層１３ｃ上の金（Ａｕ）層１３ｄと、金層１３ｄ上の銀（Ａｇ）層１３ｅとを有している。このうち金層１３ｄおよび銀層１３ｅの合計厚みは、銀層１３ｅの表面（すなわち内部端子面１３ｂ）がニッケル層１３ｃの粗面１３Ｒを維持する程度の厚み、すなわち０．５μｍ以下となることが好ましい。なお、金層１３ｄおよび銀層１３ｅによって貴金属めっき層１３ｆが構成される。
一方ダイパッド１２は、上述したように（図３参照）、上面が粗面１２Ｒとなるニッケル（Ｎｉ）層１２ｃと、ニッケル層１２ｃ上の金（Ａｕ）層１２ｄと、金層１２ｄ上の銀（Ａｇ）層１２ｅとを有している。なお金層１２ｄおよび銀層１２ｅによって貴金属めっき層１２ｆが構成される。
次に、本実施の形態による半導体装置用基板の製造方法について、図５（ａ）−（ｅ）、図６（ａ）−（ｃ）を用いて説明する。
図５において、まず金属基板２１を準備する（図５（ａ））。この金属基板２１は、上述したように銅または銅合金からなることが望ましい。
次に、金属基板２１の表面に所望のめっき用パターンを有するレジスト層３１を設けるとともに、裏面に所望のエッチング用パターンを有するレジスト層３２を設ける（図５（ｂ））。このうち表面側のレジスト層３１は、ダイパッド１２および端子部１３の形成部位に相当する箇所に開口部３１ａ、３１ｂが形成され、この開口部３１ａ、３１ｂには金属基板２１が露出している。この表面側のレジスト層３１の厚さは、形成しようとするダイパッド１２および端子部１３の厚さより厚いことが好ましい。一方、裏面側のレジスト層３２は、開口２２の形成部位に相当する箇所に開口部３２ａが形成され、この開口部３２ａには金属基板２１が露出している。
次に、金属基板２１の裏面側をカバー３３で覆って、金属基板２１の表面側に電解めっきを施す。これにより金属基板２１上に金属を析出させて、各々が外部端子面１３ａと内部端子面１３ｂとを有する複数の端子部１３を形成するとともに、内面１２ｂと外面１２ａとを有するダイパッド１２を形成する（図５（ｃ））。
この場合、図６（ａ）−（ｃ）に示すように、まず基板２１上に電気めっきを施して、上面が粗面１３Ｒ（１２Ｒ）となるニッケル層１３ｃ（１２ｃ）を形成する（図６（ａ））。この際、めっき液として、例えば高塩化ニッケル濃度のスルファミン酸ニッケル浴またはワット浴を用いることができる。
次に、ニッケル層１３ｃ（１２ｃ）上に金層１３ｄ（１２ｄ）を形成する（図６（ｂ））。この場合、めっき液として例えばストライクめっき浴を用いることができる。その後、金層１３ｄ（１２ｄ）上に銀層１３ｅ（１２ｅ）を形成する（図６（ｃ））。このようにして金層１３ｄ（１２ｄ）および銀層１３ｅ（１２ｅ）からなる貴金属めっき層１３ｆ（１２ｆ）が形成される。この場合、めっき液として例えばフラッシュめっき浴を用いることができる。
次に、図５（ｄ）に示すように、金属基板２１の表面側をカバー３４で覆うとともに、金属基板２１の裏面側のカバー３３を剥離する。次に金属基板２１の裏面側にエッチングを施すことにより、金属基板２１上のレジスト層３２の開口部３２ａに対応する位置に、所望の開口２２を形成する。なお、この開口２２は、後述する半導体装置の製造工程において半導体装置用基板２０を搬送する際に用いられる。
次に、金属基板２１の表面側のカバー３４を剥離し、更に金属基板２１の表面側および裏面側のレジスト層３１、３２を同時に剥離する。このようにして、図４に示す半導体装置用基板２０を得ることができる（図５（ｅ））。
なお、半導体装置の製造工程（後述）において半導体素子１５をダイパッド１２上に固着しやすくするように、少なくともダイパッド１２の内面１２ｂ上に撥水処理加工がなされていることが好ましい。これにより、電気絶縁性材料１６が、ダイパッド１２の内面１２ｂに形成された粗面上に広がり過ぎることによりめっき面と封止樹脂間の密着強度が損なわれる恐れがない、あるいは、ダイパッド上へボンディングする際に失敗する恐れがない。
次に、本実施の形態による半導体装置の製造方法について、図５（ａ）−（ｅ）、図７（ａ）−（ｅ）を用いて説明する。
まず、図５（ａ）−（ｅ）に示す工程により、図４に示す半導体装置用基板２０を作成する。次に、半導体装置用基板２０のダイパッド１２上に電気絶縁性材料１６を介して半導体素子１５を搭載する（図７（ａ））。
次に、半導体素子１５の端子１５ａと、半導体装置用基板２０の端子部１３の内部端子面１３ｂとを、ワイヤ（接続部）１７を用いてそれぞれ接続する（ワイヤボンディング）（図７（ｂ））。この場合、ワイヤボンディングの条件（例えば温度、超音波強度等）が比較的広いので、各端子部１３の内部端子面１３ｂにワイヤ１７を取付けるのが容易であり、半導体装置１０を製造する際の歩留まりを向上させることができる。
その後、金属基板２１上のダイパッド１２、端子部１３、半導体素子１５、およびワイヤ１７を封止樹脂１１により封止する（図７（ｃ））。次いで、裏面側の金属基板２１を除去する。この場合、例えばエッチングにより金属基板２１を除去する（図７（ｄ））。
この場合、エッチング液として塩化アンモニウム系のエッチング液を使用することができる。
この場合、エッチング液として塩化アンモニウム系のエッチング液を使用することができる。
次に、半田濡れ性を向上させるため、端子部１３の外部端子面１３ａに無電解ニッケルめっきを施し、次いで無電解金めっきを施す。
次に、封止樹脂１１を半導体素子１５毎にダイシングすることにより、図１に示す半導体装置１０を作成する（図７（ｅ））。
このように、本実施の形態によれば、各端子部１３はニッケル層１３ｃと金層１３ｄと銀層１３ｅとからなっているので、従来の厚い金層とを含む端子部と比較して安価に製造することができる。また、従来の厚い金層を含む端子部の場合と比較して、各端子部１３の内部端子面１３ｂにワイヤ１７を容易に取付けることができる。すなわち各端子部１３の内部端子面１３ｂにワイヤ１７を取付ける際（ワイヤボンディング）の条件（例えば温度、超音波強度等）を緩やかなものとすることができる。
また、本実施の形態によれば、端子部１３のニッケル層１３ｃ上面が粗面１３Ｒとなるとともに、貴金属めっき層１３ｆ（金層１３ｄおよび銀層１３ｅ）の合計厚みは、銀層１３ｅの表面がニッケル層１３ｃの粗面１３Ｒを維持する程度の厚みに抑えられている。したがって、内部端子面１３ｂの最表面が粗面となるので、端子部１３が封止樹脂部１１から外れることを防止することができる。
さらに、本実施の形態によれば、端子部１３の形状が水平方向に突出する突起部を有する断面きのこ形状としてもしなくてもよいので、端子部１３およびダイパッド１２の厚みを薄くすることができ、かつ端子部１３間のスペースを狭くすることができる。これにより、半導体装置１０全体を薄型に構成することができる。また端子部１３が薄いので、端子部１３を作成するのに必要なめっき加工時間を短縮することができ、半導体装置１０の製造コストを低減することができる。さらに、端子部１３間の隙間を狭くすることができる。
１０ 半導体装置
１１ 封止樹脂部
１２ ダイパッド
１２ｃ ニッケル（Ｎｉ）層
１２ｄ 金層
１２ｅ 銀層
１２ｆ 貴金属めっき層
１２Ｒ 粗面
１３ 端子部
１３ｃ ニッケル（Ｎｉ）層
１３ｄ 金層
１３ｅ 銀層
１３ｆ 貴金属めっき層
１３Ｒ 粗面
１５ 半導体素子
１６ 電気絶縁性材料
１７ ワイヤ（接続部）
２０ 半導体装置用基板
２１ 金属基板
２２ 開口
１１ 封止樹脂部
１２ ダイパッド
１２ｃ ニッケル（Ｎｉ）層
１２ｄ 金層
１２ｅ 銀層
１２ｆ 貴金属めっき層
１２Ｒ 粗面
１３ 端子部
１３ｃ ニッケル（Ｎｉ）層
１３ｄ 金層
１３ｅ 銀層
１３ｆ 貴金属めっき層
１３Ｒ 粗面
１５ 半導体素子
１６ 電気絶縁性材料
１７ ワイヤ（接続部）
２０ 半導体装置用基板
２１ 金属基板
２２ 開口
Claims (16)
- 各々が内部端子面と外部端子面とを有する複数の端子部と、
ダイパッドと、
ダイパッド上に搭載され、各端子部の内部端子面と接続部により電気的に接続された半導体素子と、
各端子部の外部端子面を外方へ露出させるようにダイパッド、端子部、半導体素子、および接続部を封止する封止樹脂部とを備え、
各端子部の外部端子面およびダイパッドの外面は同一平面上に並び、
各端子部は、上面が粗面となるニッケル層と、ニッケル層上に設けられたボンディング用貴金属めっき層とを有し、
該貴金属めっき層の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みとなることを特徴とする半導体装置。 - 該貴金属めっき層の合計厚みは、０．５μｍ以下となることを特徴とする請求項１に記載の半導体装置。
- 該貴金属めっき層は、Ａｕ／Ａｇ、Ｐｄ、Ｐｄ／Ａｕ、Ｐｄ／Ａｇ、またはＡｕ／Ｐｄのうちいずれかの層構成からなることを特徴とする請求項１または２に記載の半導体装置。
- 少なくともダイパッドの内面に撥水処理加工がなされていることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
- 金属基板と、
該金属基板上に設けられ、各々が内部端子面と外部端子面とを有する複数の端子部と、 該金属基板上に設けられ、内面と外面とを有するダイパッドとを備え、
各端子部の外部端子面およびダイパッドの外面は同一平面上に並び、
各端子部は、上面が粗面となるニッケル層と、ニッケル層上に設けられたボンディング用貴金属めっき層とを有し、
該貴金属めっき層の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みとなることを特徴とする半導体装置用基板。 - 該貴金属めっき層の合計厚みは、０．５μｍ以下となることを特徴とする請求項５に記載の半導体装置用基板。
- 該貴金属めっき層は、Ａｕ／Ａｇ、Ｐｄ、Ｐｄ／Ａｕ、Ｐｄ／Ａｇ、またはＡｕ／Ｐｄのうちいずれかの層構成からなることを特徴とする請求項６に記載の半導体装置用基板。
- 少なくともダイパッドの内面に撥水処理加工がなされていることを特徴とする請求項５乃至７のいずれか１項記載の半導体装置用基板。
- 半導体装置の製造方法において、
金属基板の表面に所望のめっきパターンを有するレジストを設けるとともに、金属基板の裏面に所望のエッチングパターンを有するレジストを設ける工程と、
金属基板の裏面側をカバーで覆って金属基板の表面側にめっきを施し、各々が外部端子面と内部端子面とを有する複数の端子部を形成するとともに、内面と外面とを有するダイパッドを形成し、かつ裏面側のカバーを剥離する工程と、
金属基板の表面側をカバーで覆って金属基板の裏面側にエッチングを施して、金属基板に所望の開口を形成し、かつ表面側のカバーを剥離する工程と、
金属基板の表面側および裏面側のレジストを同時に剥離する工程と、
ダイパッド上に半導体素子を搭載する工程と、
半導体素子と端子部の内部端子面とを接続部により接続する工程と、
金属基板上のダイパッド、端子部、半導体素子、および接続部を封止樹脂により樹脂封止する工程と、
裏面側の金属基板を除去する工程と、
封止樹脂を半導体素子毎にダイシングする工程とを備え、
端子部を形成する工程は、上面が粗面となるニッケル層を形成する工程と、ニッケル層上にボンディング用貴金属めっき層を形成する工程とを有し、
該貴金属めっき層の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みとなることを特徴とする半導体装置の製造方法。 - 端子部を形成する工程において、該貴金属めっき層の合計厚みは、０．５μｍ以下となることを特徴とする請求項９に記載の半導体装置の製造方法。
- 該貴金属めっき層は、Ａｕ／Ａｇ、Ｐｄ、Ｐｄ／Ａｕ、Ｐｄ／Ａｇ、またはＡｕ／Ｐｄのうちいずれかの層構成からなることを特徴とする請求項１０に記載の半導体装置の製造方法。
- ダイパッド上に半導体素子を搭載する工程の前に、少なくともダイパッドの内面を撥水処理加工する工程が設けられていることを特徴とする請求項９乃至１１のいずれか１項記載の半導体装置の製造方法。
- 半導体装置用基板の製造方法において、
金属基板の表面に所望のめっきパターンを有するレジストを設けるとともに、金属基板の裏面に所望のエッチングパターンを有するレジストを設ける工程と、
金属基板の裏面側をカバーで覆って金属基板の表面側にめっきを施し、各々が外部端子面と内部端子面とを有する複数の端子部を形成するとともに、内面と外面とを有するダイパッドを形成し、かつ裏面側のカバーを剥離する工程と、
金属基板の表面側をカバーで覆って金属基板の裏面側にエッチングを施して、金属基板に所望の開口を形成し、かつ表面側のカバーを剥離する工程と、
金属基板の表面側および裏面側のレジストを同時に剥離する工程とを備え、
端子部を形成する工程は、上面が粗面となるニッケル層を形成する工程と、ニッケル層上にボンディング用貴金属めっき層を形成する工程とを有し、
該貴金属めっき層の合計厚みは、該貴金属めっき層の表面がニッケル層の粗面を維持する程度の厚みとなることを特徴とする半導体装置用基板の製造方法。 - 端子部を形成する工程において、該貴金属めっき層の合計厚みは、０．５μｍ以下となることを特徴とする請求項１３に記載の半導体装置用基板の製造方法。
- 該貴金属めっき層は、Ａｕ／Ａｇ、Ｐｄ、Ｐｄ／Ａｕ、Ｐｄ／Ａｇ、またはＡｕ／Ｐｄのうちいずれかの層構成からなることを特徴とする請求項１４に記載の半導体装置用基板の製造方法。
- 少なくともダイパッドの内面を撥水処理加工する工程が更に設けられていることを特徴とする請求項１３乃至１５のいずれか１項記載の半導体装置用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016083929A JP2016165005A (ja) | 2016-04-19 | 2016-04-19 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016083929A JP2016165005A (ja) | 2016-04-19 | 2016-04-19 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013237306A Division JP2014053638A (ja) | 2013-11-15 | 2013-11-15 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016165005A true JP2016165005A (ja) | 2016-09-08 |
Family
ID=56876188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016083929A Pending JP2016165005A (ja) | 2016-04-19 | 2016-04-19 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016165005A (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPH10116935A (ja) * | 1996-10-08 | 1998-05-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2002289739A (ja) * | 2001-03-23 | 2002-10-04 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 |
| JP2003158234A (ja) * | 2001-11-21 | 2003-05-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2003303919A (ja) * | 2002-04-10 | 2003-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2004339584A (ja) * | 2003-05-16 | 2004-12-02 | Mitsui High Tec Inc | リードフレーム及びそのめっき方法 |
| JP2004349497A (ja) * | 2003-05-22 | 2004-12-09 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
| JP2006310397A (ja) * | 2005-04-26 | 2006-11-09 | Dainippon Printing Co Ltd | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 |
| JP2007048911A (ja) * | 2005-08-09 | 2007-02-22 | Aoi Electronics Co Ltd | 半導体装置、半導体装置の製造方法およびその製造方法に用いるシート |
-
2016
- 2016-04-19 JP JP2016083929A patent/JP2016165005A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPH10116935A (ja) * | 1996-10-08 | 1998-05-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2002289739A (ja) * | 2001-03-23 | 2002-10-04 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 |
| JP2003158234A (ja) * | 2001-11-21 | 2003-05-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2003303919A (ja) * | 2002-04-10 | 2003-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2004339584A (ja) * | 2003-05-16 | 2004-12-02 | Mitsui High Tec Inc | リードフレーム及びそのめっき方法 |
| JP2004349497A (ja) * | 2003-05-22 | 2004-12-09 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
| JP2006310397A (ja) * | 2005-04-26 | 2006-11-09 | Dainippon Printing Co Ltd | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 |
| JP2007048911A (ja) * | 2005-08-09 | 2007-02-22 | Aoi Electronics Co Ltd | 半導体装置、半導体装置の製造方法およびその製造方法に用いるシート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5151438B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| US6933594B2 (en) | Leadless plastic chip carrier with etch back pad singulation | |
| US6989294B1 (en) | Leadless plastic chip carrier with etch back pad singulation | |
| US6498099B1 (en) | Leadless plastic chip carrier with etch back pad singulation | |
| TWI295846B (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| KR101026586B1 (ko) | 반도체 장치의 개선된 습기 신뢰성 및 개선된 납땜가능성을 위한 리드프레임을 포함하는 반도체 장치 및 그제조 방법 | |
| JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
| TWI421910B (zh) | 半導體元件基板、其製造方法及半導體裝置 | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| TWI479626B (zh) | 導線架基板及其製造方法以及半導體裝置 | |
| KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP4329678B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| US7825501B2 (en) | High bond line thickness for semiconductor devices | |
| JP2013145825A (ja) | 半導体装置用リードフレーム | |
| KR101648602B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| JP2014078658A (ja) | 半導体パッケージ用基板、及びその製造方法 | |
| JP5418928B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| US11862579B2 (en) | Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads | |
| JP2016165005A (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| JP2004207381A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| JP5500130B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP2014053638A (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| JP5609911B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP5807815B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| KR20130059580A (ko) | 반도체 패키지 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170908 |